中文数据手册
MCP41010数据手册中文版
抽头控制 电阻 寄存器 阵列 1*
PDIP/SOIC/TSSOP
CS SCK SI VSS PB1 PW1 PA1 1 2 14 13 VDD SO SHDN RS PB0 PW0 PA0
MCP42XXX
3 4 5 6 7
12 11 10 9 8
* 只有在双 MCP42XXX 器件上才有电位器 P1。
DS11195C_CN 第 2 页
2006 Microchip Technology Inc.
MCP41XXX/42XXX
直流特性：50 kΩ 器件
电气特性：除非另外声明，否则 VDD = +2.7V 至 5.5V 且 TA = -40°C 至 +85°C （规定 TSSOP 器件只能在 +25°C 和 +85°C 条件下工作） 。 典型规范值：VDD = 5V、 VSS = 0V、 VB = 0V 且 TA = +25°C。 参数 变阻器模式 标称电阻 变阻器差分非线性度 变阻器积分非线性度 变阻器温度系数 抽头电阻 抽头电流 标称电阻匹配 电位器分压器 分辨率 单调性 差分非线性度 积分非线性度 分压器温度系数 满量程误差 零刻度误差 电阻端子 电压范围 电容 （CA 或 CB） 电容 动态特性 （测试所有动态特性时 VDD = 5V） 带宽 -3dB 稳定时间 电阻噪声电压 串扰 施密特触发器高电平输入电压 施密特触发器低电平输入电压 施密特触发器输入迟滞 低输出电压 高输出电压 输入泄漏电流 引脚电容 （所有输入 / 输出） 电源要求 工作电压范围 输入电流，有源 输入电流，静态 电源灵敏度 注 1： 2： 3： 4： 5： 6： VDD IDDA IDDS PSS PSS 2.7 － － － － － 340 0.01 0.0015 0.0015 5.5 500 1 0.0035 0.0035 V µA µA %/% %/% VDD = 5.5V， CS = VSS， fSCK = 10 MHz， SO = 开路，编码 FFh （注 6） CS， SHDN， RS = VDD = 5.5V， SO = 开路 （注 6） VDD = 4.5V - 5.5V， VA = 4.5V，编码 80h VDD = 2.7V - 3.3V， VA = 2.7V，编码 80h BW tS eNWB CT VIH VIL VHYS VOL VOH ILI CIN， COUT － － － － 0.7VDD － － － VDD - 0.5 -1 － 280 8 20 -95 － － .05VDD － － － 10 － － － － － .3VDD － 0.40 － +1 － V V µA pF IOL = 2.1 mA， VDD = 5V IOH = -400 µA， VDD = 5V CS = VDD， VIN = VSS 或 VDD，包括 VA SHDN=0 VDD = 5.0V， TA = +25°C， fc = 1 MHz MHz µS nV/√Hz dB V V VB = 0V，在编码为 80h，输出负载 = 30 µF 时测 得 VA = VDD， VB = 0V，误差范围为 ±1%，从编码 00h 过渡到 80h，输出负载 = 30 pF VA = 开路，编码 80h， f = 1 kHz VA = VDD， VB = 0V （注 5） CW VA,B,W 0 － － － 11 5.6 VDD － － pF pF 注4 f = 1 MHz，编码 = 80h，请参见图 2-30 f =1 MHz，编码 = 80h，请参见图 2-30 N N DNL INL ∆VW/∆T VWFSE VWFSE VWZSE VWZSE 8 8 -1 -1 － -1 -1 0 0 － － ±1/4 ±1/4 1 -0.25 -0.35 +0.25 +0.35 － － +1 +1 － 0 0 +1 +1 位 位 LSB LSB LSB LSB LSB LSB 注3 注3 编码 FFh， VDD = 5V，请参见图 2-25 编码 FFh， VDD = 3V，请参见图 2-25 编码 00h， VDD = 5V，请参见图 2-25 编码 00h， VDD = 3V，请参见图 2-25 R R-DNL R-INL ∆RAB/∆T RW RW IW ∆R/R 35 -1 -1 － － － -1 － 50 ±1/4 ±1/4 800 125 175 － 0.2 65 +1 +1 － 175 250 +1 1 kΩ LSB LSB ppm/°C Ω Ω mA % 仅 MCP42050， P0 到 P1 ； TA = +25°C VDD = 5.5V， IW = 1 mA，编码 00h VDD = 2.7V， IW = 1 mA，编码 00h TA = +25°C （注 1） 注2 注2 符号 最小值 典型值 最大值 单位 条件
ADI中文版数据手册说明书
ADI 中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI 不对翻译中存在的差异或由此产生的错误负责。
如需确认任何词语的准确性，请参考ADI 提供的最新英文版数据手册。
消除影响JESD204B 链路传输的因素作者：Ian Beavers ，ADI 公司应用工程师JESD204B 串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。
作为第三代标准，它提供更高的通道速率最大值(每通道高达12.5 Gbps)，支持确定延迟和谐波帧时钟。
此外，得益于转换器性能的提升——这些转换器兼容开放市场FPGA 解决方案，并且可扩展——现已能轻松传输大量待处理的数据。
FPGA 供应商已讨论了许多年有关千兆串行/解串(SERDES)接口的话题，虽然过去大部分模数转换器(ADC)和数模转换器(DAC)并未配备这类高速串行接口。
FPGA 和转换器不与任何通用标准接口，无法利用SERDES 的高带宽。
JESD204B 兼容型转换器能够解决这个问题，而人们针对这种新功能提出了一些问题。
什么是8b/10b 编码，为什么JESD204B 接口需使用这种编码？无法确保差分通道上的直流平衡信号不受随机非编码串行数据干扰，因为很有可能会传输大量相反的1或0数据。
通过串行链路传输的随机数据还可能长时间无活动状态，并在相对较长的时间内为全1或全0。
发生这种情况时，未编码串行数据流的直流平衡被隔离，产生两种极端情况中的一种。
此时，若链路上再次传输有效数据，则很有可能发生位错误，因为线路重新开始偏置。
另外，一个长期的问题是电子迁移，因为相对差分对的另一侧，会保持一侧的差分直流电压。
为了克服这些问题，通常在差分串行数据流中(包括JESD204B)采用8b/10b 编码方案。
8b/10b 编码采用10个数据位，通过查找表方式从源端发送器发送8位初始信息。
这种方式具有25%的固有开销(10b/8b = 1.25)，效率较低。
CC2530数据手册(中文)
RF 接收
测量按照 TI 公司 CC2530EM 设计参考进行，若无其他规定，则 TA=25℃，VDD=3V， fc=2440MHz。 黑体字仅适用于整个工作范围，TA= -40℃到 125℃，VDD=2V 到 3.6V，fc=2394MHz 到 2507MHz。
参 数 测试条件 根据 IEEE 802.15.4，PER=1%。IEEE 802.15.4 需求的灵敏度为-85dBm。 根据 IEEE 802.15.4，PER=1%。IEEE 802.15.4 需求的饱和度为-20dBm。 要求信号强度-82dBm， 相邻的已调制信道 相邻信道抑制 信道间隔 5MHz 间隔 5MHz， 根据 IEEE 802.15.4， PER=1%。 IEEE 802.15.4 需求的相邻信道抑制为 0dB。 要求信号强度-82dBm， 相邻的已调制信道 相邻信道抑制 信道间隔-5MHz 间隔-5MHz，根据 IEEE 802.15.4， PER=1%。IEEE 802.15.4 需求的相邻信道 抑制为 0dB。 要求信号强度-82dBm， 相邻的已调制信道 交替信道抑制 信道间隔 10MHz 间隔 10MHz，根据 IEEE 802.15.4， PER=1%。IEEE 802.15.4 需求的相邻信道 抑制为 30dB。 要求信号强度-82dBm， 相邻的已调制信道 交替信道抑制 信道间隔-10MHz 信道抑制 ≥20MHz ≤-20MHz 间隔-10MHz，根据 IEEE 802.15.4， PER=1%。IEEE 802.15.4 需求的相邻信道 抑制为 30dB。 要求信号强度-82dBm，不需要的信号在 802.15.4 调制的信道中，逐步通过 2405～ 2480MHz 的整个信道。PER=1%。 6 华亨科技有限公司深圳分公司 http://www. 57 57 dB 57 dB 57 dB 49 dB 49 dB 最小值 典型值 -97 最大值 -92 -88 单位 dBm
Datasheet MLX90614 中文 数据手册 rev008
3901090614 Rev 008
第 2 / 52 页
数据手册 2013/2/28
MLX90614 系列
单区视场和双区视场 TO-39 封装 红外温度传感器
3 目录
1 功能图 ........................................................................................................................................................................................................ 1 2 概述 ............................................................................................................................................................................................................ 1 3 目录 ............................................................................................................................................................................................................ 3 4 术语缩写 ...........................................................
UART（中文版的数据手册）
UART（中⽂版的数据⼿册）第⼗⼀章异步串⼝通信概述S3C2410的UART提供3个独⽴的异步串⾏通信端⼝，每个端⼝可以基于中断或者DMA进⾏操作。
换句话说，UART控制器可以在CPU和UART之间产⽣⼀个中断或者DMA请求来传输数据。
UART在系统时钟下运⾏可⽀持⾼达230.4K 的波特率，如果使⽤外部设备提供的UEXTCLK，UART的速度还可以更⾼。
每个UART通道各含有两个16位的接收和发送FIFO。
S3C2410的UART包括可编程的波特率，红外接收/发送，⼀个或两个停⽌位插⼊，5-8位数据宽度和奇偶校验。
每个UART包括⼀个波特率发⽣器、⼀个发送器、⼀个接收器和⼀个控制单元，如图11-1所⽰。
波特率发⽣器的输⼊可以是PCLK或者UEXTCLK。
发送器和接收器包含16位的FIFO和移位寄存器，数据被送⼊FIFO，然后被复制到发送移位寄存器准备发送，然后数据按位从发送数据引脚TxDn输出。
同时，接收数据从接收数据引脚RxDn按位移⼊接收移位寄存器，并复制到FIFO。
特性—RxD0, TxD0, RxD1, TxD1, RxD2, 和TxD2基于中断或者DMA操作—UART Ch 0, 1, 和 2 具有 IrDA 1.0 & 16 字节 FIFO—UART Ch 0 和 1 具有 nRTS0, nCTS0, nRTS1, 和 nCTS1—⽀持发⽣/接收握⼿图11-1 UART⽅框图串⼝操作下述部分描述了UART的⼀些操作，包括数据发送、数据接收、中断产⽣、波特率发⽣、loop-back模式、红外模式和⾃动流控制。
数据发送发送数据的帧结构是可编程的，它由1个起始位、5-8个数据位、1个可选的奇偶位和1-2个停⽌位组成，这些可以在线控制寄存器ULCONn中设定。
接收器可以产⽣⼀个断点条件——使串⾏输出保持1帧发送时间的逻辑0状态。
当前发送字被完全发送出去后，这个断点信号随后发送。
断点信号发送之后，继续发送数据到Tx FIFO(如果没有FIFO则发送到Tx保持寄存器)。
P89LPC901_902_903中文数据完整手册
3. 定购信息......................................................................................................................................5 3.1 定购选择..............................................................................................................................5
4. 功能框图......................................................................................................................................6 5. 管脚信息......................................................................................................................................7 5.1 管脚配置................................................................................................................................7 5.2 管脚描述................................................................................................................................8 6. 逻辑符号.................................................................................................................................... 11 7. 特殊功能寄存器........................................................................................................................12 8.功能描述......................................................................................................................................20 8.1 增强型 CPU.........................................................................................................................20 8.2 时钟......................................................................................................................................20 8.2.1 时钟定义 .......................................................................................................................20 8.2.2 CPU 时钟(OSCCLK) .................................................................................................21 8.2.3 低频振荡器选项（P89LPC901） ...............................................................................21 8.2.4 中频振荡器选项（P89LPC901） ................................................................................21 8.2.5 高频振荡器选项（P89LPC901） ................................................................................21 8.2.6 时钟输出（P89LPC901） ...........................................................................................21 8.3 片内 RC 振荡器选项 ..........................................................................................................21 8.4 看门狗振荡器选项 ..............................................................................................................22 8.5 外部时钟输入选项(P89LPC901)........................................................................................22 8.6 CPU 时钟（CCLK）唤醒延迟 ...........................................................................................23 8.7 CPU 时钟（CCLK）调整：DIVM 寄存器 .....................................................................23 8.8 低功耗选择 ..........................................................................................................................23 8.9 存储器结构 ..........................................................................................................................23 8.10 数据 RAM 的分配...........................................................................................................23 8.11 中断 ....................................................................................................................................23 8.11.1 外部中断输入 .............................................................................................................24 8.12 I/O 口 ................................................................................................................................25 8.12.1 I/O 口配置 ................................................................................................................25 8.12.2 准双向口输出配置 .....................................................................................................25 8.12.3 开漏输出配置 .............................................................................................................26
ADI中文版数据手册说明书
Rev. 0 Document FeedbackInformation furnished by Analog Devices is believed to be accurate and reliable. However , no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Speci cations subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. T rademarks and registered trademarks are the property of their respective owners.One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. Technical Support ADI 中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI 不对翻译中存在的差异或由此产生的错误负责。
如需确认任何词语的准确性，请参考ADI 提供的最新英文版数据手册。
典型应用电路CHANNEL 2BUCK REGULATOR (1.2A/2.5A/4A)CHANNEL 3BUCK REGULATOR(1.2A)OSCILLATOR INT VREG 100mAQ1Q2L1L2VREGSYNC/MODERT FB1BST1SW1DL1PGND DL2SW2BST2FB2L3BST3SW3FB3PGND3L4BST4SW4FB4PGND4VREGPVIN1COMP1EN1PVIN2COMP2EN2PVIN3PWRGD SS34COMP3EN3PVIN4COMP4EN4C2C1C4C3C5C6C7C8C9C10C11C12C134.5V TO 15VVOUT1VOUT2VOUT3VOUT4R ILIM1R ILIM2VREGEXPOSED PADSS12C0VDDCHANNEL 5200mA LDO REGULATORFB5PVIN5EN5VOUT5C14C15VOUT51.7V TO 5.5VADP5052CHANNEL 1BUCK REGULATOR (1.2A/2.5A/4A)CHANNEL 4BUCK REGULATOR(1.2A)10900-001图1.带四通道降压调节器和200 mA LDO 调节器的5通道集成式电源解决方案产品特性宽输入电压范围：4.5 V 至15 V输出精度：±1.5%(整个温度范围内)可调开关频率范围：250 kHz 至1.4 MHz 可调/固定输出选项，可通过工厂熔丝调节电源调节通道1和通道2：带低端FET 驱动器的可编程1.2 A/2.5 A/4 A 同步降压调节器通道3和通道4：1.2 A 同步降压调节器通道5：200 mA 低压差(LDO)调节器针对小负载要求，5.1 V LDO 电源始终处于激活状态8 A 单通道输出(通道1和通道2并联工作)精密使能，0.8 V 精确阈值有源输出放电开关FPWM 或自动PWM/PSM 模式选择频率同步输入或输出针对OVP/OCP 故障提供可选的闩锁保护所选通道的电源良好指示UVLO 、OCP 和TSD 保护48引脚7 mm × 7 mm LFCSP 封装结温范围：−40°C 至+125°C应用小型蜂窝基站FPGA 和处理器应用安防和监控医疗应用概述ADP5052在一个48引脚LFCSP 封装中集成了四个高性能降压调节器和一个200 mA 低压差(LDO)调节器，可满足严苛的性能和电路板空间要求。
DS18B20数据手册-中文版
概述DS18B20数字温度传感器提供9-Bit 到12-Bit的摄氏温度测量精度和一个用户可编程的非易失性且具有过温和低温触发报警的报警功能。
DS18B20采用的1-Wire通信即仅采用一个数据线（以及地）与微控制器进行通信。
该传感器的温度检测范围为-55℃至+125℃，并且在温度范围超过-10℃至85℃之外时还具有+-0.5℃的精度。
此外，DS18B20可以直接由数据线供电而不需要外部电源供电。
每片DS18B20都有一个独一无二的64位序列号，所以一个1-Wire总线上可连接多个DS18B20设备。
因此，在一个分布式的大环境里用一个微控制器控制多个DS18B20是非常简单的。
这些特征使得其在HV AC环境控制，在建筑、设备及机械的温度监控系统，以及温度过程控制系统中有着很大的优势。
特性·独特的1-Wire总线接口仅需要一个管脚来通信。
·每个设备的内部ROM上都烧写了一个独一无二的64位序列号。
·多路采集能力使得分布式温度采集应用更加简单。
·无需外围元件。
·能够采用数据线供电；供电范围为3.0V至5.5V。
·温度可测量范围为：-55℃至+125℃（-67℉至+257℉）。
·温度范围超过-10℃至85℃之外时具有+-0.5℃的精度。
·内部温度采集精度可以由用户自定义为9-Bits至12-Bits。
DS18B20 分辨率可编程1-Wire数字温度传感器·温度转换时间在转换精度为12-Bits时达到最大值750ms。
·用户自定义非易失性的的温度报警设置。
·定义了温度报警搜索命令和当温度超过用户自定义的设定值时。
·可选择的8-Pin SO (150 mils), 8-PinμSOP，及3-Pin TO-92封装。
·与DS1822程序兼容。
·应用于温度控制系统，工业系统，民用产品，温度传感器，或者任何温度检测系统中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
AD9854特征·300M内部时钟频率·可进行频移键控（FSK），二元相移键控（BPSK），相移键控（PSK），脉冲调频（CHIRP），振幅调制（AM）操作·正交的双通道12位D/A转换器·超高速比较器，3皮秒有效抖动偏差·外部动态特性：80 dB无杂散动态范围（SFDR）@ 100 MHz (±1 MHz) A·4倍到20倍可编程基准时钟乘法器·两个48位可编程频率寄存器·两个14位可编程相位补偿寄存器·12位振幅调制和可编程的通断整形键控功能·单引脚FSK和BPSK数据输入接口·PSK功能可由I/O接口实现·具有线性和非线性的脉冲调频（FM CHIRP）功能，带有引脚可控暂停功能·具有过渡FSK功能·在时钟发生器模式下，有小于25 ps RMS抖动偏差·可自动进行双向频率扫描·能够对信号进行sin(x)/x校正·简易的控制接口：可配置为10MHZ串行接口，2线或3线SPI兼容接口或100MHZ 8位并行可编程接口·3.3V单电源供电·具有多路低功耗功能·单输入或差分输入时钟·小型80脚LQFP 封装应用·便携式频率特性分析仪·可编程时钟发生器·应用于雷达和扫频系统的脉冲调频信号源·测试和测量设备·商业和业余的射频（RF）发射机概述AD9854数字合成器是高集成度的器件，它采用先进的DDS技术，片内整合了两路高速、高性能正交D/A转换器通过数字化编程可以输出I、Q两路合成信号。
在高稳定度时钟的驱动下，AD9854将产生一高稳定的频率、相位、幅度可编程的正弦和余弦信号，作为本振用于通信，雷达等方面。
AD9854的DDS核具有48位的频率分辨率（在300M系统时钟下，频率分辨率可达1uHZ）。
输出17位相位截断保证了良好的无杂散动态范围指标。
AD9854允许输出的信号频率高达150MHZ，而数字调制输出频率可达100MHZ。
通过内部高速比较器正弦波转换为方波输出，可用作方便的时钟发生器。
器件有两个14位相位寄存器和一个用作BPSK操作的引脚。
对于高阶的PSK调制，可通过I/O接口改变相位控制字实现。
具有改进DDS结构的12位I和Q通道D/A转换器可以提供较大的带宽并有较好的窄带无杂散动态范围（SFDR）。
如果不使用Q通道的正交功能，它还可以通过配置，由用户编程控制D/A转换。
当配置高速比较器时，12位D/A输出的方波可以用来做时钟发生器。
它还有两个12位数字正交可编程幅度调制器，和通断整形键控功能，并有一个非常好的可控方波输出。
同时脉冲调制功能在宽带扫频中也有重要应用。
AD9854的300M系统时钟可以通过4X和20X可编程控制电路由较低的外部基准时钟得到。
直接的300M时钟也可以通过单端或差分输入。
AD9854还有单脚输入的常规FSK和改进的斜率FSK输出。
AD9854采用先进的0.35微米COMS工艺在3.3V单电源供电的情况下提供强大的功能。
AD9854采用节省空间的80脚LQFP表面装配封装和改进散热的80脚LQFP封装。
AD9854的引脚与AD9852的单频信号发生器模式相兼容。
AD9854的特定操作允许温度是工业级范围：-40到85摄氏度。
引脚配置和功能描述图1 管脚配置RD/CSFSK/BPSK/HOLD SHAPED KEYING AVDDAGNDVOUTVINPIOUT2IOUT2 DACBPDAC RPLL FILTERREFCLK REFCLKS/P SELECT MASTER RESET操作说明AD9854正交数字信号发生器是一款有着广泛应用的非常灵活的器件。
器件包括一个48位的相位累加器，可编程基准时钟乘法器，反辛格滤波器，数字乘法器，两个12位/300HZ 数模转换器，一个高速模拟比较器和内部逻辑电路。
这款高度集成的器件可以用作本机震荡发生器，灵活的时钟发生器和FSK/BPSK调制器。
Analog Devics股份有限公司的技术指南提供了关于器件功能模块的操作说明。
指南包括利用DDS器件产生信号的技术描述并提供了适合多种数字化实体的基本应用。
文件，《关于数字信号发生器的技术指南》在AD公司DDS网页DDS技术库中提供。
操作模式AD9854有5种可编程操作模式。
为了选择某一模式，必须对控制寄存器（并行操作地址：1FH）中的3个相关位进行编程设置。
具体描述在下表：表2. 模式选择表在每种模式下都有许多功能不被允许。
单信号模式（模式000）这是用户复位之后的一种默认模式。
也可以通过用户编程使能这种模式。
相位累加器用以产生信号的频率，它有48位有效值，取自频率调整寄存器1，它的默认值为0。
保留寄存器的默认值更能决定输出信号的质量。
用户复位后，默认设置配置器件，输出0HZ，0相位的信号。
在上电复位时，在I和Q 通道输出的是一半满幅电流的直流信号。
这是默认模式的0幅度输出。
选择幅度开关键控模式则需要更多细节的输出幅度控制。
若输出用户定义的信号需要对28个寄存器全部或部分进行编程。
表35显示了从默认0HZ到用户定义输出频率的变化。
和所有AD DDS器件一样，频率控制字有如下定义：FTW = (Desired Output Frequency × 2N)/SYSCLK式中：N相位累加器的资源（本器件48位）。
Frequency 以HZ表示。
FTW （频率调整字）是一个定义数字。
一旦定义数字选定，它必须转换为内部的权重为1或0的48位串行二进制码。
建立的DAC输出信号频率范围从直流到1/2系统时钟。
改变频率时相位是连续的，这意味着新的频率的相位取样值参考之前输出频率的相位取样值。
AD9854的I和Q通道输出的信号总是保持90度的相位差。
调整每个通道的输出相位两个14位相位寄存器并不是独立的。
换而言之，两DAC输出通过相位补偿互相影响。
单信号模式允许用户控制以下信号参数：·48位输出频率精度·12位输出幅度精度-固定的，用户定义的幅度-可变的，可编程幅度控制-自动的，可编程，单引脚控制，幅度成型键控·14位输出相位精度这些参数可以在100MHZ并行速度下通过8位并行端口或10MHZ串行端口通过编程改变和调整。
联合这些属性在单信号模式下可以实现FM，AM，PM，FSK，PSK和ASK操作。
无斜率FSK（模式001）当这种模式被选中，输出的DDS频率是一个选择频率控制寄存器1和2的函数，它的输出取决于29脚逻辑电平的高低。
29脚为逻辑低电平时选择F1（频率控制字1，并行地址为04H到09H），29脚为逻辑高电平时选择F2（频率控制字2，并行地址为0AH到0FH）。
改变频率相位连续，并且和FSK数据引脚内部一致。
但是，FSK数据信号和DAC输出存在线性时延。
无斜率FSK ，是传统FSK，它传输的是数字信号，它在数字通信中有着重要作用。
但是它会影响RF发射机的使用带宽，因此用斜率FSK来改善使用带宽。
斜率FSK（模式010）这种FSK模式下，频率从F1到F2不是直接变化，而是通过扫频和斜率形成。
线性扫频和斜率形成可以很容易的自动完成，不过这都是许多设置中的一项。
其它频率传输的设置，用户可以配置增量控制寄存器，来编程控制扫频间隔和扫频速度。
频率斜率变化不管是线性还是非线性都会输出许多介于F1和F2之间的频率，而不仅是这两个基本输出。
图37和38描述了一线性斜率FSK信号的频率输出与时间的关系。
需要注意，在斜率FSK模式下，频率步进字是要求编程设置的，它被用作双作用的补足值。
须要注意的另一个问题是，最低频率一定要放在频率控制寄存器1中。
斜率FSK通过同缓慢的、用户定义变化率的实时频率来改善传统FSK对带宽的限制。
输出信号在F1和F2频率点保持时间与其它实时点相同或稍大。
与传统FSK不同，斜率FSK 要求:F1和F2分别存储低频率和高频率，而不能任意。
用户必须通过编程来设定DDSd的中间频率变化的步进量of C48位)和每一步所持续的时间△T (20位)。
另外，如果要想让频率输出从0开始变化必须先给CLR ACC1位送一个正脉冲。
对于分段的非线性频率传输，必须对影响输出的寄存器进行编程设置。
并行寄存器1AHex~1CHex构成一个20位的斜率时钟寄存器。
它是一个减计数器，当计数值为0时输出一个脉冲信号。
在29脚的输入电平没有变化时计数器一直有效。
这个计数器在系统时钟下运行，最大频率是300MHZ。
每两个脉冲之间的时间周期用下式表示：（N+1）*（System Clock Period）此处N是用户编程设置的20位斜率变化率。
N的允许范围是1到（2^20-1）。
斜率变化时钟决定频率F1和F2 之间的实时频率持续时间。
当频率达到目标频率时计数器自动停止，而F1和F2两频率点的持续时间由29脚输入的电平决定，电平的高低决定到达的频率点的状态。
图39 FSK功能模块图并行寄存器10Hex~15Hex构成一个48位的双作用的斜率步进寄存器。
当接收到斜率变化时钟时，这个48位控制字被累加。
此控制字被用来加或减到控制正弦或余弦输出的相位步进的频率控制字寄存器F1或F2。
在这种模式下，29脚的电平状态决定输出的频率是增量或减量斜率。
其频率变化率是20位斜率变化寄存器的功能，一旦目标频率到达，计数器将停止计数即频率累加过程停止。
一般来说，频率步进字与频率控制字相比是一个比较小的值，举个例子，如果F1和F2分别是1KHZ和13MHZ，那么步进频率字只有25HZ。
图41显示了，电平过早的变化使频率的斜率变化翻转，并且以相同的变化率返回原状态。
控制寄存器（1FHex）中含有一个“三角形”位。
在010模式下设置此位为高电平将会再频率F1和F2之间进行三角形自动扫频，而不会受29脚电平变化的影响，如图40。
一旦这个位设置为1，29脚的状态将不会起作用。
这一功能需要设置频率变化率和频率步进字来保证F1和F2之间的连续线性扫频具有相同的持续时间。
使用此功能，可以对直流到最大输出频率之间的自动扫频。
在斜率FSK模式下29脚的电平和“三角形”位的上升沿决定扫频是从F1或F2开始（如图42）。
如果29脚电平是高电平而不是低电平，扫频则从F2开始而不是F1。
在F1和F2之间的斜率变化时，通过改变20位频率变化控制字和频率步进控制字，可增加斜率FSK模式的灵活性。
结合多个线性斜率变化和各分段的不同斜率设置，可实现非线性的频率变化。
在不同的设置下，DDS的输出频率在Fl和F2之间以不同的方式变化，实现多种方式扫频。