实验2七人表决器概要
七人表决器实验报告
竭诚为您提供优质文档/双击可除七人表决器实验报告篇一：哈工大电工学新技术实践实验报告-7人表决器总成绩：一、设计任务1、有七人参与表决，显示赞同者个数。
2当赞同者达到及超过4人时，绿灯显示表示通过。
二、设计条件本设计基于软件multisim10.0.1进行仿真，在电机楼实验室20XX5进行验证。
三、设计要求1、熟悉74Ls161，74Ls151，数码管的工作原理。
2、设计相应的电路图，标注元件参数，并进行仿真验证。
四、设计内容1.电路原理图（含管脚接线）电路原理图如图1所示图1电路原理图2.计算与仿真分析仿真结果如图2、3、4所示图2仿真结果图4仿真结果4.调试流程调试流程如图5所示图5调试流程5.设计和使用说明74Ls151芯片为互补输出的8选1数据选择器，引脚排列如图6所示，功能见表1。
选择控制端（地址端）为c～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，g为使能端，低电平有效。
（1）使能端g＝1时，不论c～A状态如何，均无输出（Y＝0，w＝1），多路开关被禁止。
（2）使能端g＝0时，多路开关正常工作，根据地址码c、b、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。
如：cbA＝000，则选择D0数据到输出端，即Y＝D0。
如：cbA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。
图674Ls151引脚排列表174Ls151功能表74Ls161功能：（1）异步置“0”功能：接好电源和地，将清除端接低电平无论其他各输入端的状态如何，测试计数器的输出端，如果操作无误Q3~Q0均为0。
（2）预置数功能：将清除端接高电平，预置控制端接低电平，数据输入端D3~D0置0011，在cp的上升沿作用后，测试输出端Q3~Q0的电平。
如果操作准确，D3~D0的数据为0011，说明D3~D0的数据已预置到Q3~Q0端。
（3）计数和进位功能：将LD、cr、ceT、cep端均接高电平，cLK端输入单脉冲，记录输出端状态。
单片机七人表决器
单片机七人表决器一.方案设计1.设计主题：七人投票装置。
2.培训要求利用at89s51单片机设计并制作会议表决计票器电路。
具体要求如下：1.可供57人投票。
每个人都有一个“同意”和一个“不同意”按钮。
投票时，首先按下的两个键之一有效。
如果再次按下另一个键，上一个键的有效性将被清除；对于每次投票，每个键只能在第一次按下时有效，多次按下的次数无效，除非前一个键的有效性已被澄清或尚未生效。
2、会议主持人可利用按键控制表决开始和结束；开始表决后，点亮黄色指示灯，表示可以进行表决，同时清楚原来的表决结果；结束表决后显示表决结果；“同意”多于“反对”点亮绿色指示灯，反之点亮红色指示灯。
3.在实现上述功能的基础上，增加了“同意”和“不同意”数字的显示。
二．硬件电路设计和原理。
1.硬件设计思路：设计题目为5―7人表决器，题目选为七人表决器，七个按键表示同意，七个按键表示反对，各按键与单片机的输入端口相连，因此可选用单片机的四个i/o口，因为在单片机内部p1和p2都有上啦电阻，而p0没有上啦电阻，要在外部加上一个上拉电阻，为了简化电路，把p1和p2口选为按键同意和反对的输入端，因为表决考试和结束要使用主机按钮进行控制，我使用外部中断0和外部中断来控制其开始和结束；设计要求中需要四个灯，包括两个红灯、一个黄灯和一个绿灯。
三个灯用于输出显示。
可使用单片机的I/O口，另一个红灯作为电源灯，判断是否通电。
由于端口P1和端口P2用作密钥的同意和反对，因此P2的剩余I/O端口与三个指示灯连接，并分别与P2 3、P2连接。
4，p2。
5个端口。
因为P0端口是低级别且有效的，所以我的P0端口与LED reality连接，以显示反对和同意的人数。
采用动态显示方式。
为了确保两个显示器不再同时显示相同的数字，LED显示器的公共端由另一组信号控制，并通过延迟使其分别显示。
2.元件参数确定：设计中需要四个灯，包括两个红灯、一个绿灯和一个黄灯。
七人表决器实验
3.3实验三七人表决器设计3.3.1实验目的1、掌握用QuartusII软件设计基本数字系统流程及注意事项。
2、进一步熟练掌握程序的编译、仿真、生成模块及芯片引脚号码锁定方法。
3、掌握分层设计的方法和注意事项4、在实验报告中，总结数字系统设计步骤及注意事项。
3.3.2实验内容基于QuartusII软件及VHDL语言实现七人表决器。
当参与表决的7人中有4个或4个以上赞同时，表决器输出“1”表示通过，否则输出“0”表示不通过，并显示赞成和反对的人数。
用7个开关作为表决器的7个输入变量，数码管显示人数，LED灯显示是否通过。
本实验4学时。
3.3.3实验仪器ZY11EDA13BE型实验箱。
3.3.4实验原理分析实验要求，七人表决器系统主要由两个模块构成：投票计数模块和数码管显示模块。
一、建立项目（1）新建文件夹。
路径及文件名中不可出现汉字。
（2）新建项目。
一个数字系统可以由多个模块构成，使所有模块连接在一起的总文件叫做顶层文件，只有顶层文件名可以且必须与项目名相同。
项目取名为bjq7。
（3）选择芯片二、建立文件首先，建立各个VHDL功能模块。
1.投票计数模块。
（1）新建VHDL文件编辑VHDL程序。
投票计数模块输入为七个电平开关input，输出为同意的人数agree，反对的人数disagree，是否通过指示灯y，程序清单如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity BJQ isport(input:in std_logic_vector(6downto0);七个输入开关agree:out std_logic_vector(3downto0);同意的人数disagree:out std_logic_vector(3downto0);不同意的人数y:out std_logic);是否通过标志end;architecture one of BJQ isbeginprocess(input)variable cnt:integer range0to7;variable cnt0:integer range0to7;begincnt:=0;for i in6downto0loopif input(i)='1'thencnt:=cnt+1;end if;end loop;cnt0:=7-cnt;if cnt>3then y<='0';else y<='1';end if;case cnt iswhen0=>agree<="0000";when1=>agree<="0001";when2=>agree<="0010";when3=>agree<="0011";when4=>agree<="0100";when5=>agree<="0101";when6=>agree<="0110";when7=>agree<="0111";when others=>agree<="0000";end case;case cnt0iswhen0=>disagree<="0000";when1=>disagree<="0001";when2=>disagree<="0010";when3=>disagree<="0011";when4=>disagree<="0100";when5=>disagree<="0101";when6=>disagree<="0110";when7=>disagree<="0111";when others=>disagree<="0000";end case;end process;end;程序输入完成后进行保存，名字与实体名一致BJQ。
七人表决器的设计(数字电路)
预习报告
班号：学号：姓名：
一、设计题目
七人表决器的设计
二、设计任务
设计一个七人表决器，并进行模拟仿真。
三、设计要求
①有七人参与表决，显示赞同者个数。
②当赞同者达到及超过4人时，绿灯显示表示通过。
四、设计内容
1.①采用74LS161，74LS151。
②设计相应的电路图，标注元件参数，并进行仿真验证。
2.电路原理及仿真图
五、设计环境
Multisim
六、仪器设备及元器件
EEL—69模拟、数字电子技术实验箱一台
集成运算放大器实验插板一块
直流稳压电源一台
双踪示波器一台
数字万用表一块
主要元器件
两个同步加法计数器74LS161、两个数字选择器74LS151、一个与非门74LS00、导线等。
实验2七人表决器概要
1
ZY11EDA13BE实验箱简介
2
1. 实验箱俯视图
3
本实验箱采用先进的主板＋适配板＋扩展板的灵活 结构，并采用ALTERA公司ACEX系列3万门的 FPGA器件EP1K30QC208－2为核心处理芯片。提 供1968个寄存器，24576个存储位，30000个典型门 ，因此EP1K30非常适合于构建复杂逻辑功能和存 储功能。
8
电源的打开顺序是:先打开交流开关,再打开直流开关, 最后打开各个模块的控制开关。电源关掉的顺序刚 好相反。
9
4用配置/编程模块，可以使 用本模块对ALTERA、LATTICE、XILINX等国际著名P LD公司的几乎所有isp器件或FPGA/CPLD器件进行编程 下载并且能自动识别目标器件。
43
3)锁定后重新编译；
引脚重新定义后必须再通过编译器 “Compile”对文件重新进行编译，以 便将引脚信息编入下载文件中。此时 回到原来的设计文件“7vote.gdf”上 的输入输出信号旁都标有其对应的管 脚号。
44
编程下载
1）将25针下载电缆线一端插入LPT1（打印 机口即并行口），另一端连接到实验箱主板 系统的通用编程模块DB25接口，再用十针连 接线一端插入该模块JTAG下载接口固定不变， 另一端连接到主板系统的配置模块中目标芯 片的下载接口，打开系统主板电源。
4
2. 核心芯片俯视图
5
EP1K30包含一个嵌入式阵列来完成存储功能， 一个逻辑阵列来完成通用逻辑功能和众多的引 脚从而使其可以作为接口与系统组件有效连接。 做实验时切记不要用手触摸核心芯片A，静电可 能会损坏此贴片芯片。
6
3. 电源模块
7
电源模块包括3个开关，7个电压输出插孔。其 中交流开关用于打开从220V交流电源接入的内部 变压器，为实验箱提供基本工作电源。打开交流 开关，电源指示灯PL0亮，实验箱进入待机状态。 按钮开关APW1用于打开主板中模块工作电源，按 下APW1后，电源指示灯PL1亮，实验箱进入工作 状态，为系统提供+5V,+3.3V,+2.5V,+1.8V电源 。 按钮开关APW2用于打开＋12V，－12V电源，按 下APW2后，电源指示灯PL2、PL3亮。
七人表决器设计
EDA 课程设计报告书课题名称 七人表决器设计姓 名 学 号 院、系、部 电气系 专 业 电子信息工程指导教师2013年12月3日※※※※※※※※※ ※※ ※※ ※※ ※※※※※※※※※2011级EDA课程设计七人表决器设计一、设计目的1.熟悉Quartus II软件的使用。
2.熟悉EDA开发的基本流程。
二、设计要求所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。
七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4人时，则认为同意；反之，当否决的票数大于或者等于4人时，则认为不同意。
实验中用7个拨挡开关来表示七个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。
表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。
三、流程图设计四、程序设计（程序代码）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY asdfgh ISPORT(clk:IN STD_LOGIC;am:IN STD_LOGIC_VECTOR(6 DOWNTO 0);y:OUT STD_LOGIC;y1:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END ENTITY asdfgh;ARCHITECTURE one OF asdfgh ISSIGNAL q:STD_LOGIC;SIGNAL q1:STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINPROCESS(am)VARIABLE shu:INTEGER;BEGINshu:=0;IF clk'EVENT AND clk='1' THENIF am(0)='1' THEN shu:=shu+1;END IF;IF am(1)='1' THEN shu:=shu+1;END IF;IF am(2)='1' THEN shu:=shu+1;END IF;IF am(3)='1' THEN shu:=shu+1;END IF;IF am(4)='1' THEN shu:=shu+1;END IF;IF am(5)='1' THEN shu:=shu+1;END IF;IF am(6)='1' THEN shu:=shu+1;END IF;CASE shu ISWHEN 0 => q<='0';q1<="0111111";WHEN 1 => q<='0';q1<="0000110";WHEN 2 => q<='0';q1<="1011011";WHEN 3 => q<='0';q1<="1001111";WHEN 4 => q<='1';q1<="1100110";WHEN 5 => q<='1';q1<="1101101";WHEN 6 => q<='1';q1<="1111101";WHEN 7 => q<='1';q1<="0000111";WHEN OTHERS => q<='Z';q1<="ZZZZZZZ";END CASE;y<=q;y1<=q1;END IF;END PROCESS;END ARCHITECTURE one;五、仿真图及结果图（结果说明）当a[6]-a[0]依次输入为1101001时，则数码管y1[6]-y1[0]为1100110,即数码管显示为4，LED灯即为高电平，即为亮。
多人表决器实验报告总结
多人表决器实验报告总结
本次多人表决器实验旨在探究多人间的民主决策机制和表决器的使用方法及其效果。
实验过程中，我们设计了一个简单的投票系统，并邀请了几个志愿者进行了测试。
实验结果表明，多人表决器可以较好地解决多人间的决策问题，能够提高集体决策的准确性和效率。
使用多人表决器可以规范化投票程序，避免了个别人员的干扰和影响，提高了集体达成共识的可能性。
同时，我们也发现了多人表决器的一些问题和不足，例如：对于一些争议性较大的议题，表决器可能无法完全反映每个人的意见，或者可能会存在部分群体的利益被忽略的情况。
因此，在实际使用表决器时，需要注意把握好权衡和平衡的度。
综上，多人表决器的使用可以带来一定的好处，但也需要结合实际情况进行权衡和考量，在适当的场合加以运用。
表决器
目录标题 (4)中文摘要 (4)前言 (4)一、设计与制作的主要内容 (4)二、设计任务及设计要求 (4)三、所用器材 (5)3.1 74LS283简介 (5)3.1.1 74LS283管脚的简要说明 (5)3.2 CC4511简介 (5)3.2.1 CC4511的管脚图 (5)3.3 七段数码管指示图 (6)四、实验原理及设计思想 (6)4.1方案一： (6)4.1.1原理方框图 (6)4.1.2操作流程图 (6)4.1.3内容简述 (7)4.1.4电路原理图 (8)4.2方案二： (8)4.2.1 内容简介 (8)4.2.2真值表 (8)4.2.3电路说明 (8)4.3两方案比较 (9)五、Multisim软件仿真 (9)5.1仿真设计 (9)5.2设计VHDL源程序 (10)六、设计结果及心得体会 (12)参考文献 (13)致谢 (14)外文页 (15)表决器的设计与制作摘要本次设计的七人表决器，是投票系统中的客户端，是一种代表投票或举手表决的表决装置。
表决时，与会的有关人员只要按动各自表决器上“赞成”“反对”“弃权”的某一按钮，荧光屏上即显示出表决结果。
在七人表决器中七个人分别用手指拨动开关SW1、SW2、SW3、SW4、SW5、SW6、SW7来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。
表决结果用LED（高电平亮）显示，如果决议通过那么发光二极管会发亮；如果不通过那么发光二极管就不亮；如果对某个决议有任意四到七人同意，那么此决议通过，发光二极管就会发亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，发光二极管就不会亮。
关键词表决器设计制作前言表决器（votingmachine），是投票系统中的客户端，是一种代表投票或举手表决的表决装置。
表决时，与会的有关人员只要按动各自表决器上“赞成”、“反对”、“弃权”的某一按钮，荧光屏上即显示出表决结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
30
20. ALTERA公司EP1K100数字适配板
31
21. LATTICE公司ispPAC20模拟适配板
32
22. 单片机扩展板
33
23. 点阵、交通灯扩展板
34
一、实验目的
1. 复习组合逻辑电路实验内容。 2. 熟悉ZY11EDA13BE实验箱。 3. 初步了解CPLD/FPGA层次化的设计方法。
37
三、实验内容
1. 利用MaxplusII软件设计一个七人表决 器，设计方法不限 。 2. 对七人表决器电路进行时序仿真。 3. 对七人表决器电路进行下载，验证电 路的正确性。
38
1. 确定目标器件
1) 将设计结果编程/下载到目标器件中。但因为前面编译时， 是由编译器自动为你的设计选择目标器件并进行管脚锁定的， 所以为使设计符合用户要求，将由用户进行目标器件选择和管 脚锁定。
模式选择拨码开关在实验箱上有明确标识，第一位 拨位开关拨向上即数码管显示模块工作，依此类推。
15
拨码开关2、3分别控制LED1-8和 LED9-16。拨码开关4、5分别控制 开关按键KD1-KD8和KD9-KD16。 其它拨码开关意义如图所示。
16
7. 开关按键模块
本模块包含拨位开关KD1-KD16，按键K1-K16以 及开关按键指示灯KL1-KL16。序号相同的组件是接在 同一个I/O口上的，如KD5、K5及KL5是接在一起的。 拨位开关拨向上表示向该I/O口输入高电平，否则是输 入低电平。
4
2. 核心芯片俯视图
5
EP1K30包含一个嵌入式阵列来完成存储功能， 一个逻辑阵列来完成通用逻辑功能和众多的引 脚从而使其可以作为接口与系统组件有效连接。 做实验时切记不要用手触摸核心芯片A，静电可 能会损坏此贴片芯片。
6
3. 电源模块
7
电源模块包括3个开关，7个电压输出插孔。其 中交流开关用于打开从220V交流电源接入的内部 变压器，为实验箱提供基本工作电源。打开交流 开关，电源指示灯PL0亮，实验箱进入待机状态。 按钮开关APW1用于打开主板中模块工作电源，按 下APW1后，电源指示灯PL1亮，实验箱进入工作 状态，为系统提供+5V,+3.3V,+2.5V,+1.8V电源 。 按钮开关APW2用于打开＋12V，－12V电源，按 下APW2后，电源指示灯PL2、PL3亮。
本模块由并口插座、核心电压跳线选择器、下 载接口三部分组成。
用25芯并口延长线将计算机并口与实验箱并口插座 连接起来，以实现计算机对可编程器件的编程。
11
注意：核心电压跳线选择器上的短路器不 可拔出，否则可能会损坏核心芯片A。
12
5. 配置模块
13
本模块由核心芯片下载接口和配制芯片EPC2 下载接口两部分组成。跳线器CK1用来选择核心 芯片A（EP1K30）的接口电压（VCCIO），短 接1、2脚为3.3V，短接2、3脚为2.5V，新产品统 一1、2脚短接；跳线器CK2始终短接，为核心芯 片A（EP1K30）提供核心工作电压（VCCINT） 2.5V。
EDA-E实验箱上使用的目标器件为ACEX1K系列中EP1K30QC208-2
全称意义：EP1K30QC208-2
Altera公司ACEX1K系列中器件
芯片管脚数
3万典型门：30*1K（1000） 贴片封装
速度等级， 单位为ns
实验2 七人表决器
1
ZY11EDA13BE实验箱简介
2
1. 实验箱俯视图
3
本实验箱采用先进的主板＋适配板＋扩展板的灵活 结构，并采用ALTERA公司ACEX系列3万门的 FPGA器件EP1K30QC208－2为核心处理芯片。提 供1968个寄存器，24576个存储位，30000个典型门 ，因此EP1K30非常适合于构建复杂逻辑功能和存 储功能。
22
12. 液晶显示模块
23
13. 数码管显示模块
24
14. 喇叭模块
本模块提供音频信号输出。
25
15. 逻辑笔模块
26
16. A/D、D/A转换模块
27
17. 信号调节模块
本模块主要用于对模拟信号进行调节。
28
18. 滤波模块
本模块主要用于对模拟信号进行滤波。
29
19. 分立元件模块
35
二、基本原理
七人表决器，即七人参与表决，超过半数投赞成票， 表决通过，否则不通过。实验可参考以下思路设计。
首先设计一个全加器，并生成如下图所示符号， 即将f_adder模块编译成工作库（当前项目设计文件夹） 中的一个元件。
全加Байду номын сангаас符号
36
我们分析一下七人表决器全加结果CBA（从高位 到低位）中有八种情况：000-111，输出为“1”的量为 100-111,根据这种真值表用卡诺图化简可得出最简逻 辑表达示为OUT=C，即全加结果最高位决定了结果。 多位加法器实现的最基本组合逻辑单元为全加器，在 全加器的基础上我们用层次化设计方法即可实现七人 表决器。
8
电源的打开顺序是:先打开交流开关,再打开直流开关, 最后打开各个模块的控制开关。电源关掉的顺序刚 好相反。
9
4. 通用编程模块
10
本模块为FPGA/CPLD通用配置/编程模块，可以使 用本模块对ALTERA、LATTICE、XILINX等国际著名P LD公司的几乎所有isp器件或FPGA/CPLD器件进行编程 下载并且能自动识别目标器件。
注意跳线器CK1、 CK2上的短路器不可拔出。
14
6. 模式选择模块
本模块采用8位拨码开关，实现硬件资源免连线 功能，同时是为了全面开放I/O口而设计的。在不使用 实验箱上相应资源而要使用I/O口时，所有拨码开关均 拨向下，此时硬件资源相连的I/O口会开放给用户自由 使用。当需要使用实验箱上的资源时，将相应的拨码 开关拨箱上，此时与此硬件资源相连的I/O口即被占用， 用户可利用这些资源进行数字系统设计。
17
8. LED显示模块
本模块是常用的数字系统输出模块，即用LED的 亮与灭观察输出电平的高与低。
18
9. 数字时钟源模块
19
10. 键盘模块
可用于输入十六进制数0－F。
20
11. 模拟信号源模块
21
本模块提供模拟信号，可输出正弦波、方波、 三角波，并且输出信号的频率、幅度、占空比均 可调，可作为模数转换的输入信号使用。