数字集成电路开发流程与总结
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
项目小组根据公司要求，进行如下工作：
设计流程
A.应收集和查询的资料，包括有关的行业法规、技术标 准、质量标准、类似产品的样品及其技术资料、竞争对 手的信息。
B.开发所需要新增的资源，包括技术人员、设备仪器、 晶园片制造相关资源、软件工具等。
C.项目小组成员的任务分工。 D.开发活动的时间进度安排。 E.总体开发要求或大致开发方案。 至此完成项目的立项过程。
按此版图进行掩膜版制作和流片，完成反刻金属之前 的所有加工工序，生产出半成品芯片（没有功能，称为 “门阵列母片”），供芯片设计者进一步设计使用。
设计流程
在固定规模（器件数）、固定端口数的门阵列母片的 基础上，芯片设计者根据需要将内部单元和I/O单元分 别进行内部连线构成所需功能的各种单元（也可以调用 针对具体母片事先设计好的的各种功能单元连线的单元 库），再进行总体布局布线，构成一定功能的芯片连线 版图。
由于标准单元库是预先设计好的，不是为某个芯片专 门设计的，因此也称为半定制设计方法。
设计流程
特点：可获得较佳的电路性能和较小的芯片尺寸（与 库单元种类的丰富程度和库单元性能有关），有利于缩 短芯片设计周期，降低设计成本，适用于专用电路（ ASIC）和较高性能的芯片设计。
对芯片设计者的微电子专业知识和设计经验要求不是 很高，而对单元库和设计工具有较强的依赖性。
输入施密特触发器； 输出驱动能力； 复位信号驱动能力；
设计流程
电路功能仿真 使用的工具：Verilog-XL 使用的激励文件： module sim(CLKIN,RES); output CLKIN,RES; reg CLKIN,RES;
initial begin
设计流程
CLK=1’b0; RES=1’b0; #1080 RES=1’b1; #1000 $stop; end
开发流程概述
数字集成电路的开发流程为： 1、项目立项（市场调查、客户需求分析）； 2、设计指标的确立； 3、结构设计； 4、模块设计及仿真； 5、总体设计及仿真； 6、版图设计（全定制，自动布局布线）； 7、设计规则及电学规则检查； 8、后仿真（关键路径仿真，时序验证）；
开发流程概述
（上述3-8为设计流程） 9、光刻板的制作（GDS数据）； 10、工程批（或MPW）生产加工； 11、工程批（或MPW）测试，设计验证； 12、正式生产； 13、中测； 14、封装； 15、成测； （9-10为生产流程）
长信号线一般选择金属层布线，应尽量避免长距离平 行走线。
设计流程
多晶硅布线和扩散区布线不能交叉而且要短。必须用 多晶硅走长线时，应同时用金属线在一定长度内进行短 接。
版图设计方法： 1、全定制设计方法： 利用人机交互图形系统，由版图设计者针对具体电路
和具体要求，从每个器件的图形、尺寸开始设计，直至 整个版图的布局布线。
设计流程
产品定义： 设计一个异步八分频器；
产品细化： 知道的内容： 1、八分频； 2、异步； 3、分频器； 不知道的内容： 4、工作电压范围；
设计流程
5、工作频率； 6、静态功耗； 7、ESD、寿命等要求（使用环境：工业，民用）； 8、输出驱动能力； 9、外部接口； 10、封装形式；
设计流程
积木块设计方法 将固定的全定制设计模块、编译模块（一般为存储器
）和标准单元设计方法结合在一起，就像堆积木一样进 行布局布线，形成芯片版图。
设计流程
芯片面积较小，性能较佳，设计周期短，适合于大规 模ASIC（SoC）设计。
设计流程
传输门的设计：
原理图 （注意衬底连接）
符号图
设计流程
反向器设计
原理图
符号图
设计流程
与非门设计
原理图（注意宽长比）
符号图
设计流程
异步T触发器设计
原理图（时钟）
设计流程
时钟与复位信号的关系； 多种设计方式：可使用三态反相器； 输出驱动的考虑；
设计流程
总体电路
设计流程
电路版图设计 集成电路制造工艺中，通过光刻和刻蚀将掩膜版上的
图形转移到硅片上。这种制造集成电路时使用的掩膜板 上的几何图形定义为集成电路的版图。
版图要求与对应电路严格匹配，具有完全相同的器件、 端口和连线。
版图布局的基本规则：版图的布局设计是要解决电路 图或逻辑图中的每个元件、功能单元在版图中的位置摆 布、压焊点分布、电源线和地线以及主要信号线的走向 等。
优点：可获得最佳的电路性能与最小的芯片尺寸，有 利于提高集成度和降低生产成本，适用于通用芯片和高 性能芯片的设计以及库单元的设计。
设计流程
缺点是设计周期长，设计费用高，同时要求设计者具 有相当深入的微电子专业知识和丰富的设计经验。
2、标准单元设计方法： 电路基本单元和各种I/O单元按一定的标准、依据特 定工艺，由专门人员预先设计好存放于一个统一的库中 ，称为标准单元库。芯片设计者只要根据电路的逻辑网 表及设计约束条件，用相关软件调用标准库中的单元进 行布局布线，即可快速形成最终的芯片版图。
标准单元版图设计考虑：a、单元要符合等高原则， 特别是电源和地线应有相同的高度。b、与单元库中的 任何单元（包括自身）的任意组合都应满足设计规则的 要求。c、每个单元都要考虑抗栓锁，每个I/O单元都要
设计流程
考虑抗静电。d、尽可能小的寄生电容。e、单层金属工 艺尤其要考虑端口引出。
标准单元法芯片版图设计的一般过程：
输出（OUT）。 封装：
根据端口各数，采用SOT23-5的封装。
设计流程
设计方法简介
数字集成电路设计一般可采用两种方法：
1、门级电路设计：直接使用CMOS搭建门电路（与门， 或门，非门等），在此基础上使用搭建好的门电路进行 整体设计。是一种自下向上的设计方式。缺点：不易于 管理，难于理解，无法进行大规模复杂度高的产品的设 计，不利于协同设计的进行。
1、根据逻辑图（或逻辑网表）确定单元的种类和数 量，估算面积，确定芯片几何形状（长度与宽度的比值 或单元行数）。
2、根据封装要求排布I/O单元 3、布电源和地的干线网 4、排布内部单元（布局） 5、布线（电源和地的支线、主要信号线、其它线）
设计流程
门阵列设计方法：
将含有固定器件数不含连线的内部相同单元排成一定 规模的阵列，将含有固定器件数不含连线的I/O相同单 元排在四周，并留有固定的布线通道，形成一定规模、 一定I/O端口数、没有连线(没有功能)的芯片版图。
电学性能设计指标确定： 1、工作电压3-5V； 2、静态电流小于1mA； 3、最大工作频率：20MHz； 4、ESD：>4KV； 5、输出驱动电流：15mA； 在确定电学指标后，根据电学指标的要求确定采用的
工艺以及生产厂商。 根据上述要求确定采用0.5微米CMOS工艺设计。
设计流程
外部端口： 电源（VDD）、地（GND），时钟输入（CLNIK），
设计流程
具体电路设计 首先进行门级电路设计，分频器的核心是异步触发器。 同步：在时钟上升或者下降沿时进行置复位，置复位
信号至少保持一个周期以上。 异步：置复位信号出现即对芯片进行置复位操作，和
时钟没有关系。置复位信号保大于有效复位时间即可。 设计中的异步触发器采用低电平复位，内部包括传输
门，与非门，反向器。
设计流程
首先确定电路中主要单元（元件）的位置，再以主要 单元为中心安置次主要单元和次要单元。
相关单元（包括压焊点）要尽量靠近，以主要单元为 主，调整单元（器件）的形状和位置，方便布线，缩短 布线。
布线基本原则：最常用的的布线层有金属、多晶硅和 扩散区，其寄生电阻和寄生电容有所不同。
电源线，地线选择金属层布线，线宽要考虑电流容量 （一般1mA/um)。
按此连线版图进行制版，再在预先生产出的母片上继 续完成后续工序，制出最终芯片。
设计流程
特点：芯片的面积、最大规模、最多引脚数、布线通 道以及单元中的器件数和部分连接是固定的，利用率不 能达到100％， 性能不能达到最佳。
可以快速完成芯片的设计和生产，降低芯片设计成本 和生产成本。
一般制成不同规模、不同引脚数的系列门阵列母片， 以便适合不同规模电路的设计。
2013年7月
内容及目的
内容：通过一个简单的八分频器的设计，对数字集成 电路从项目立项到最终产品定型的全过程进行一个简 单的介绍。主要包括电路设计与生产加工两部分的内 容。
目的：通过介绍，对集成电路设计到生产的全过程有 一个初步的了解，解决集成电路是怎么设计出来，怎 么生产出来的问题。同时在整个过程中对集成电路设 计过程中应该有的设计思想进行探讨。
在模块设计的时候，可以灵活的根据模块的复杂度采 用自顶向下或自下向上的设计方法。
设计流程
对于一个异步八分频器的设计，可以将其结构划分为 三个部分： 1、上电复位电路 接口：电源线，地线，复位信号线； 该部分为以模拟电路为主的电路，采用晶体管级的
设计方法。本例中对此部分电路不进行主要介绍。 2、分频器部分 接口：电源线，地线，复位信号线，时钟输入线
设计流程
设计立项：
市场人员通过考察、会议、参加展销会等方式进行新 产品市场调查，以收集、分析、总结集成电路芯片的市 场需求信息，公司根据客户需求及公司产品及市场定位 对客户需求进行可行性分析，在符合公司规划的前提下 对项目进行立项。研发部门对客户需求进行细化，同时 通过市场人员与潜在客户沟通将客户需求具体化，制定 产品要求，成立项目小组。
标准单元库的组成：
符号库：单元特定符号，供逻辑图设计用；
拓补库：单元高度、宽度、引出端坐标及方向，供布 局布线使用；
设计流程
时序库：输入与输出间的时序关系及负载特性，供时 序验证用。
功能描述库：单元功能的描述，供功能仿真用。
版图库：单元各层掩膜图形，供制掩膜版用。
综合库：供逻辑综合用。
电路图库：单元电路图。
优点：设计在高层次进行，与具体实现无关；设计开 发更加容易；早在百度文库计期间就能发现问题；能够自动的 将高级描述映射到具体工艺实现；可重用；更快的输入， 便于管理。
是一种自顶向下的设计。
设计流程
结构设计： 结构设计的目的是让系统设计者能够直接参加芯片设
计以实现高性能系统。
随着规模越大，设计复杂性越高，结构化设计可以降 低设计的复杂性，有利于协同设计。
2、使用硬件描述语言（VHDL，Verilog，SystemC）： 硬件描述语言是一种描述电路硬件及时序的编程语言。 其具有特殊结构能够对硬件逻辑电路的功能进行描述。
设计流程
是一种高级语言。这种特殊结构能够实现：电路连接的 描述；电路功能的描述；在不同抽象级上对电路进行描 述；描述电路的时序；表达具有并行性。
，输出线；
设计流程
该部分为数字电路，可采用自顶向下的设计方法，由 于其难度很低，也可采用自下向上的设计方法。在本例 中主要介绍自下向上的设计方法。
3、端口保护及ESD保护部分 此部分主要是芯片的保护电路，包括输入输出管脚以 及电源和地之间的ESD保护。 由于采用CMOS电路，输入管脚直接接到MOS管的栅 上，栅对于源、漏寄生电容的击穿电压较低，必须进行 保护。输出是从MOS管的漏极外接，外部静电会造成源 漏击穿。电源和地之间外部电压的失常，过冲会直接进 入芯片。（为什么电源地之间的保护与输入不同？）
always #50 CLKIN=~CLKIN; endmodule 激励文件要注意仿真的覆盖度。
设计流程
分析电路功能是否正确； 分析时序是否符合设计要求； 是否还存在其他可能出现的情况（如工作中出现复位）； 驱动能力的大小需进行模拟仿真； 仿真不带延时是一种理想情况； 有延时的仿真可以放在后仿真进行，也可先模拟仿真出典 型的门延迟添加到门级模型中；
结构设计对系统进行划分，确定系统内包含的模块。 定义模块名称，模块的物理接口，功能，层类，外部互 连端点名称，模块间的连接方式（总线）。结构设计不 管模块内部的具体实现方式 ，但是模块间的接口如电源， 地线，时钟线，总线等是公共的。
设计流程
优点：对系统进行结构化的设计，有利于多人协同设 计，在结构设计时，通过对模块接口的很好定义，可以 有效的使该模块的内容变的对任何外部接口不在重要， 可以将每个模块看做一个黑盒子。设计时不关心模块内 部的情况，减少了模块表现的复杂性。有利于单元的重 复利用，这样即简化了设计又减少了错误。
设计流程
A.应收集和查询的资料，包括有关的行业法规、技术标 准、质量标准、类似产品的样品及其技术资料、竞争对 手的信息。
B.开发所需要新增的资源，包括技术人员、设备仪器、 晶园片制造相关资源、软件工具等。
C.项目小组成员的任务分工。 D.开发活动的时间进度安排。 E.总体开发要求或大致开发方案。 至此完成项目的立项过程。
按此版图进行掩膜版制作和流片，完成反刻金属之前 的所有加工工序，生产出半成品芯片（没有功能，称为 “门阵列母片”），供芯片设计者进一步设计使用。
设计流程
在固定规模（器件数）、固定端口数的门阵列母片的 基础上，芯片设计者根据需要将内部单元和I/O单元分 别进行内部连线构成所需功能的各种单元（也可以调用 针对具体母片事先设计好的的各种功能单元连线的单元 库），再进行总体布局布线，构成一定功能的芯片连线 版图。
由于标准单元库是预先设计好的，不是为某个芯片专 门设计的，因此也称为半定制设计方法。
设计流程
特点：可获得较佳的电路性能和较小的芯片尺寸（与 库单元种类的丰富程度和库单元性能有关），有利于缩 短芯片设计周期，降低设计成本，适用于专用电路（ ASIC）和较高性能的芯片设计。
对芯片设计者的微电子专业知识和设计经验要求不是 很高，而对单元库和设计工具有较强的依赖性。
输入施密特触发器； 输出驱动能力； 复位信号驱动能力；
设计流程
电路功能仿真 使用的工具：Verilog-XL 使用的激励文件： module sim(CLKIN,RES); output CLKIN,RES; reg CLKIN,RES;
initial begin
设计流程
CLK=1’b0; RES=1’b0; #1080 RES=1’b1; #1000 $stop; end
开发流程概述
数字集成电路的开发流程为： 1、项目立项（市场调查、客户需求分析）； 2、设计指标的确立； 3、结构设计； 4、模块设计及仿真； 5、总体设计及仿真； 6、版图设计（全定制，自动布局布线）； 7、设计规则及电学规则检查； 8、后仿真（关键路径仿真，时序验证）；
开发流程概述
（上述3-8为设计流程） 9、光刻板的制作（GDS数据）； 10、工程批（或MPW）生产加工； 11、工程批（或MPW）测试，设计验证； 12、正式生产； 13、中测； 14、封装； 15、成测； （9-10为生产流程）
长信号线一般选择金属层布线，应尽量避免长距离平 行走线。
设计流程
多晶硅布线和扩散区布线不能交叉而且要短。必须用 多晶硅走长线时，应同时用金属线在一定长度内进行短 接。
版图设计方法： 1、全定制设计方法： 利用人机交互图形系统，由版图设计者针对具体电路
和具体要求，从每个器件的图形、尺寸开始设计，直至 整个版图的布局布线。
设计流程
产品定义： 设计一个异步八分频器；
产品细化： 知道的内容： 1、八分频； 2、异步； 3、分频器； 不知道的内容： 4、工作电压范围；
设计流程
5、工作频率； 6、静态功耗； 7、ESD、寿命等要求（使用环境：工业，民用）； 8、输出驱动能力； 9、外部接口； 10、封装形式；
设计流程
积木块设计方法 将固定的全定制设计模块、编译模块（一般为存储器
）和标准单元设计方法结合在一起，就像堆积木一样进 行布局布线，形成芯片版图。
设计流程
芯片面积较小，性能较佳，设计周期短，适合于大规 模ASIC（SoC）设计。
设计流程
传输门的设计：
原理图 （注意衬底连接）
符号图
设计流程
反向器设计
原理图
符号图
设计流程
与非门设计
原理图（注意宽长比）
符号图
设计流程
异步T触发器设计
原理图（时钟）
设计流程
时钟与复位信号的关系； 多种设计方式：可使用三态反相器； 输出驱动的考虑；
设计流程
总体电路
设计流程
电路版图设计 集成电路制造工艺中，通过光刻和刻蚀将掩膜版上的
图形转移到硅片上。这种制造集成电路时使用的掩膜板 上的几何图形定义为集成电路的版图。
版图要求与对应电路严格匹配，具有完全相同的器件、 端口和连线。
版图布局的基本规则：版图的布局设计是要解决电路 图或逻辑图中的每个元件、功能单元在版图中的位置摆 布、压焊点分布、电源线和地线以及主要信号线的走向 等。
优点：可获得最佳的电路性能与最小的芯片尺寸，有 利于提高集成度和降低生产成本，适用于通用芯片和高 性能芯片的设计以及库单元的设计。
设计流程
缺点是设计周期长，设计费用高，同时要求设计者具 有相当深入的微电子专业知识和丰富的设计经验。
2、标准单元设计方法： 电路基本单元和各种I/O单元按一定的标准、依据特 定工艺，由专门人员预先设计好存放于一个统一的库中 ，称为标准单元库。芯片设计者只要根据电路的逻辑网 表及设计约束条件，用相关软件调用标准库中的单元进 行布局布线，即可快速形成最终的芯片版图。
标准单元版图设计考虑：a、单元要符合等高原则， 特别是电源和地线应有相同的高度。b、与单元库中的 任何单元（包括自身）的任意组合都应满足设计规则的 要求。c、每个单元都要考虑抗栓锁，每个I/O单元都要
设计流程
考虑抗静电。d、尽可能小的寄生电容。e、单层金属工 艺尤其要考虑端口引出。
标准单元法芯片版图设计的一般过程：
输出（OUT）。 封装：
根据端口各数，采用SOT23-5的封装。
设计流程
设计方法简介
数字集成电路设计一般可采用两种方法：
1、门级电路设计：直接使用CMOS搭建门电路（与门， 或门，非门等），在此基础上使用搭建好的门电路进行 整体设计。是一种自下向上的设计方式。缺点：不易于 管理，难于理解，无法进行大规模复杂度高的产品的设 计，不利于协同设计的进行。
1、根据逻辑图（或逻辑网表）确定单元的种类和数 量，估算面积，确定芯片几何形状（长度与宽度的比值 或单元行数）。
2、根据封装要求排布I/O单元 3、布电源和地的干线网 4、排布内部单元（布局） 5、布线（电源和地的支线、主要信号线、其它线）
设计流程
门阵列设计方法：
将含有固定器件数不含连线的内部相同单元排成一定 规模的阵列，将含有固定器件数不含连线的I/O相同单 元排在四周，并留有固定的布线通道，形成一定规模、 一定I/O端口数、没有连线(没有功能)的芯片版图。
电学性能设计指标确定： 1、工作电压3-5V； 2、静态电流小于1mA； 3、最大工作频率：20MHz； 4、ESD：>4KV； 5、输出驱动电流：15mA； 在确定电学指标后，根据电学指标的要求确定采用的
工艺以及生产厂商。 根据上述要求确定采用0.5微米CMOS工艺设计。
设计流程
外部端口： 电源（VDD）、地（GND），时钟输入（CLNIK），
设计流程
具体电路设计 首先进行门级电路设计，分频器的核心是异步触发器。 同步：在时钟上升或者下降沿时进行置复位，置复位
信号至少保持一个周期以上。 异步：置复位信号出现即对芯片进行置复位操作，和
时钟没有关系。置复位信号保大于有效复位时间即可。 设计中的异步触发器采用低电平复位，内部包括传输
门，与非门，反向器。
设计流程
首先确定电路中主要单元（元件）的位置，再以主要 单元为中心安置次主要单元和次要单元。
相关单元（包括压焊点）要尽量靠近，以主要单元为 主，调整单元（器件）的形状和位置，方便布线，缩短 布线。
布线基本原则：最常用的的布线层有金属、多晶硅和 扩散区，其寄生电阻和寄生电容有所不同。
电源线，地线选择金属层布线，线宽要考虑电流容量 （一般1mA/um)。
按此连线版图进行制版，再在预先生产出的母片上继 续完成后续工序，制出最终芯片。
设计流程
特点：芯片的面积、最大规模、最多引脚数、布线通 道以及单元中的器件数和部分连接是固定的，利用率不 能达到100％， 性能不能达到最佳。
可以快速完成芯片的设计和生产，降低芯片设计成本 和生产成本。
一般制成不同规模、不同引脚数的系列门阵列母片， 以便适合不同规模电路的设计。
2013年7月
内容及目的
内容：通过一个简单的八分频器的设计，对数字集成 电路从项目立项到最终产品定型的全过程进行一个简 单的介绍。主要包括电路设计与生产加工两部分的内 容。
目的：通过介绍，对集成电路设计到生产的全过程有 一个初步的了解，解决集成电路是怎么设计出来，怎 么生产出来的问题。同时在整个过程中对集成电路设 计过程中应该有的设计思想进行探讨。
在模块设计的时候，可以灵活的根据模块的复杂度采 用自顶向下或自下向上的设计方法。
设计流程
对于一个异步八分频器的设计，可以将其结构划分为 三个部分： 1、上电复位电路 接口：电源线，地线，复位信号线； 该部分为以模拟电路为主的电路，采用晶体管级的
设计方法。本例中对此部分电路不进行主要介绍。 2、分频器部分 接口：电源线，地线，复位信号线，时钟输入线
设计流程
设计立项：
市场人员通过考察、会议、参加展销会等方式进行新 产品市场调查，以收集、分析、总结集成电路芯片的市 场需求信息，公司根据客户需求及公司产品及市场定位 对客户需求进行可行性分析，在符合公司规划的前提下 对项目进行立项。研发部门对客户需求进行细化，同时 通过市场人员与潜在客户沟通将客户需求具体化，制定 产品要求，成立项目小组。
标准单元库的组成：
符号库：单元特定符号，供逻辑图设计用；
拓补库：单元高度、宽度、引出端坐标及方向，供布 局布线使用；
设计流程
时序库：输入与输出间的时序关系及负载特性，供时 序验证用。
功能描述库：单元功能的描述，供功能仿真用。
版图库：单元各层掩膜图形，供制掩膜版用。
综合库：供逻辑综合用。
电路图库：单元电路图。
优点：设计在高层次进行，与具体实现无关；设计开 发更加容易；早在百度文库计期间就能发现问题；能够自动的 将高级描述映射到具体工艺实现；可重用；更快的输入， 便于管理。
是一种自顶向下的设计。
设计流程
结构设计： 结构设计的目的是让系统设计者能够直接参加芯片设
计以实现高性能系统。
随着规模越大，设计复杂性越高，结构化设计可以降 低设计的复杂性，有利于协同设计。
2、使用硬件描述语言（VHDL，Verilog，SystemC）： 硬件描述语言是一种描述电路硬件及时序的编程语言。 其具有特殊结构能够对硬件逻辑电路的功能进行描述。
设计流程
是一种高级语言。这种特殊结构能够实现：电路连接的 描述；电路功能的描述；在不同抽象级上对电路进行描 述；描述电路的时序；表达具有并行性。
，输出线；
设计流程
该部分为数字电路，可采用自顶向下的设计方法，由 于其难度很低，也可采用自下向上的设计方法。在本例 中主要介绍自下向上的设计方法。
3、端口保护及ESD保护部分 此部分主要是芯片的保护电路，包括输入输出管脚以 及电源和地之间的ESD保护。 由于采用CMOS电路，输入管脚直接接到MOS管的栅 上，栅对于源、漏寄生电容的击穿电压较低，必须进行 保护。输出是从MOS管的漏极外接，外部静电会造成源 漏击穿。电源和地之间外部电压的失常，过冲会直接进 入芯片。（为什么电源地之间的保护与输入不同？）
always #50 CLKIN=~CLKIN; endmodule 激励文件要注意仿真的覆盖度。
设计流程
分析电路功能是否正确； 分析时序是否符合设计要求； 是否还存在其他可能出现的情况（如工作中出现复位）； 驱动能力的大小需进行模拟仿真； 仿真不带延时是一种理想情况； 有延时的仿真可以放在后仿真进行，也可先模拟仿真出典 型的门延迟添加到门级模型中；
结构设计对系统进行划分，确定系统内包含的模块。 定义模块名称，模块的物理接口，功能，层类，外部互 连端点名称，模块间的连接方式（总线）。结构设计不 管模块内部的具体实现方式 ，但是模块间的接口如电源， 地线，时钟线，总线等是公共的。
设计流程
优点：对系统进行结构化的设计，有利于多人协同设 计，在结构设计时，通过对模块接口的很好定义，可以 有效的使该模块的内容变的对任何外部接口不在重要， 可以将每个模块看做一个黑盒子。设计时不关心模块内 部的情况，减少了模块表现的复杂性。有利于单元的重 复利用，这样即简化了设计又减少了错误。