TFT制程简介PPT课件
显影
蚀刻
.
5
TFT Substrate
1) Gate Metal (AlNd \MoN)
镀上MoN(氮化钼),Al+3%Nd (GATE)
2) G I N
(SiNx \a-Si \n+ a-Si)
G: Gate SiNx (氮硅化合物,绝缘层)
I: a-Si (非结晶硅,通道层)
N: N+ (高浓度磷(PH3)的硅)降低界面电位差,使成为奥姆接触(Omic contact)
Equipment:
Plasma CVD ,Sputter-----薄膜 Nikon stepper , Canon scaner----黄光 Dry , Wet Etching----蚀刻
.
4
TFT制作流程说明:
只有单一层次说明:
薄膜沉积 检查
黄光前洗净
循环制程
PR Coating 曝光
去除光阻
IN etch IN 蚀刻
8
TFT制作流程图: Layer-2
Layer-3
Layer-4
PR strip 去除光阻
Marco Inspection 强光检查
Pre-Dep clean 沈积前预洗
S/D sputter S/D薄膜沈积
Marco Inspection 强光检查
S/D photo S/D黄光
TFT制程简介说明
For : NBLCM F.A. Team Author: Jessica _ Lin Date:2009/1/8
.
1
目录:
• TFT制作流程图 • TFT制作过程说明 • TFT五层制程说明 • TFT的制作类型 • TFT的工作原理 • 补充说明:
• 1.实际显微镜下的比对 • 2.TFT-LCD的工作说明 • 其它…
Passivation Layer-4
S/D metal Layer-3
n+ a-Si
S/D metal Layer-3
ITO Layer-5
Passivation Layer-4
Source
Glass Substrate
a-Si
Gate
Drain
Gate metal Layer-1
Insulator (G-SiNx)
金属不透光区
A.R. = 65 %
:
.
11
ITO电极区
能够控制液晶分子排列的区域
说明Cs on common
BM遮进来的区域
Cst
:
显微镜下的DOT 等 效 电 路 图
金属不透光区
A.R. = 61 %
.
12
TFT Device 原件动作原理
:视为一个开关组件
Vgs
Vth
S
D
G
i) 在闸极给予适当之电压 :Vgs> Vth 使信道感应出电子,由源极(S)导通至汲极(D)
TFT制作流程图: Layer-4
Pass.etch 护层蚀刻
PR strip 去除光阻
ITO Sputter ITO薄膜沈积
Layer-5
Test
Marco Inspection 强光检查
ITO.photo ITO黄光
ADI CD 显影后CD量测
ITO.etch ITO蚀刻
PR strip 去除光阻
.
2
TFT制作流程图:
Thin Film Process PreClean
Etching Process Dry or Wet Etching
Thin Film Deposition
Resist stripping
1.Macro-Inspection 2.Monitor
Photo Process
PreClean PR coating Exposure Developing
1.AEI 2.CD measurement 3.Etch rate monitor 4.AOI
Final testing 1.Test key 2.Function test ser repair
1.ADI
2.CD measurement
3.AOI
.
3
TFT制程区域划分:
薄膜区--各层之薄膜成长 黄光区--曝光.显影 蚀刻区--图案成形及去光阻 测试区--array及外部电路之检查
ADI CD 显影后CD量测
S/D etch S/D蚀刻
BAKE 蚀刻前烘烤
N+etch channel蚀刻
PR strip 去除光阻
Surface condition S/D CD Loss量测
Pass.CVD 护层沈积பைடு நூலகம்
Marco Inspection
强光检查
.
Pass.photo 护层黄光
ADI CD 显影后CD量测9
ii) 当闸极之电压Vgs< Vth 则感应不出电子,使得信道形成断路
.
S
G S
G
D
ON
D OFF
13
TFT-LCD剖面图
.
14
整块Panel的动作说明:
Data-Bus-Line
Gate-Bus-Line
ITO 透明导电极
.
CS 储存电容15
S Data Line
G-TAB
P C B A -Y
PR strip 去除光阻
CD Loss 蚀刻后CD Loss量测
ADI CD 显影后CD量测
Pre-dep clean 沈积前预洗
Wet etch Layer 1蚀刻
G-I-N Deposition G-I-N 薄膜沈积
Marco Inspection 强光检查
IN photo IN黄光制程
.
ADI CD 显影后CD量测
ITO space CD Loss ITO CD Loss量测
Final Anneal 回火
TEG 电性量测
Laser Repair
雷射修护
.
Array test Array测试
10
说明 Cs on gate
ITO电极区
BM遮进来的区域
能够控制液晶分子排列的区域
Cst
显微镜下的DOT 等 效 电 路 图
3) S/D Metal (Mo \Al\Mo)
镀上镀上MoN(氮化钼),pure Al(source,drain)
4) Passivation (SiNx)
镀上保护层(把金属部份盖住)
5) ITO
(Indium-Tin-Oxide)
镀上ITO (铟锑氧化物,画素电极)
.
6
TFT Layers 五层结构图
.
Layer-2
7
Initial clean 初始清洗
TFT制作流程图:
Layer-1
Layer-2
Pre-Dep clean 沈积前清洗
Metal 1 Deposition Gate薄膜沈积
Marco Inspection 强光检查
Pre-Photo clean 光阻被覆/曝光/显影
Metal 1 photo Layer 程1黄光制
合集下载
半导体器件物理--薄膜晶体管(TFT) ppt课件
自热应力
BTS(bias temperature stress)：VG=VD=30 V, T=55 oC;
应力作用产生缺陷态，引起C-V曲线漂移. 16 ppt课件
6. p-Si TFF的改性技术 （1）非晶硅薄膜晶化技术-----更低的温度、更大的晶粒, 进一步提高载流子迁移率. （2）除氢技术----改善稳定性. （3）采用高k栅介质----降低阈值电压和工作电压. （4）基于玻璃或塑料基底的低温工艺技术(<350 oC).
对于恒定的VDS,VGS越大,则
沟道中的可动载流子就越多,
沟道电阻就越小,ID就越大.
即栅电压控制漏电流.
对于恒定的VGS,当VDS增大时，沟道厚度从源极到漏极逐渐变 薄, 引起沟道电阻增加,导致IDS增加变缓.当VDS＞VDsat时,漏极 被夹断,而后VDS增大，IDS达到饱和.
8 ppt课件
TFT的工作原理
低载流子 迁移率
稳定性和 可靠性
TFT发展过程中遭遇 的关键技术问题？
低成本、大面 积沉膜
低温高性能半 导体薄膜技术
挑战：在玻璃或塑料基底上生长出单晶半导体薄膜！
5 ppt课件
TFT的种类
按采用半导体材料不同分为： 硅基:非晶Si-TFT,多晶硅-TFT
无机TFT 化合物:CdS-TFT,CdSe-TFT 氧化物:ZnO-TFT
V
th)V
d
1 2
V
2 d
]
(V d V g V th) …….（3）
当Vd<<Vg时,(3)式简化为I d
W L
Ci (V g V th)V d
在饱和区(Vd>Vg-Vth),将Vd＝Vg-Vth代入(3)式可得：
BTS(bias temperature stress)：VG=VD=30 V, T=55 oC;
应力作用产生缺陷态，引起C-V曲线漂移. 16 ppt课件
6. p-Si TFF的改性技术 （1）非晶硅薄膜晶化技术-----更低的温度、更大的晶粒, 进一步提高载流子迁移率. （2）除氢技术----改善稳定性. （3）采用高k栅介质----降低阈值电压和工作电压. （4）基于玻璃或塑料基底的低温工艺技术(<350 oC).
对于恒定的VDS,VGS越大,则
沟道中的可动载流子就越多,
沟道电阻就越小,ID就越大.
即栅电压控制漏电流.
对于恒定的VGS,当VDS增大时，沟道厚度从源极到漏极逐渐变 薄, 引起沟道电阻增加,导致IDS增加变缓.当VDS＞VDsat时,漏极 被夹断,而后VDS增大，IDS达到饱和.
8 ppt课件
TFT的工作原理
低载流子 迁移率
稳定性和 可靠性
TFT发展过程中遭遇 的关键技术问题？
低成本、大面 积沉膜
低温高性能半 导体薄膜技术
挑战：在玻璃或塑料基底上生长出单晶半导体薄膜！
5 ppt课件
TFT的种类
按采用半导体材料不同分为： 硅基:非晶Si-TFT,多晶硅-TFT
无机TFT 化合物:CdS-TFT,CdSe-TFT 氧化物:ZnO-TFT
V
th)V
d
1 2
V
2 d
]
(V d V g V th) …….（3）
当Vd<<Vg时,(3)式简化为I d
W L
Ci (V g V th)V d
在饱和区(Vd>Vg-Vth),将Vd＝Vg-Vth代入(3)式可得：
TFT制程.
Topside exposure---UV light
a-Si 400A
Mask 5
TFT
Cst
Contact
ITO Sputter
ITO Etching
TFT
Cst
Contact
17”TFT Pixel Cross-Section Profile
N+Si 500A IS 3300+300A PSiN 2000A Al 2500A ITO 400A
Mo 500A
Mo 500A SIO 1750+1750A -Si 500A Mo 250A
AlNd 3000A SiN 500A
2018/10/7
16
SiON/SiON 1750A/1750A
TFT
Cst
Contact
4層連續沉積
Topside exposure---UV light
Mask 2
TFT
Cst
Contact
Backside exposure---UV light Etching stop蝕刻
Topside exposure---UV light
N+ a-Si
Pixel(ITO)
Signal TFT Line
Pixel Area
Cs
G-SiN
Channel(α-Si)
M1 -- Gate line(Mo/AlNd)
2018/10/7 6
5PEP(17”) Film Thickness
Layer
PEP1
Material
AlNd
Thickness(A)
3000
Tool
Sputter PECVD
TFT制造原理和流程 ppt课件
洗浄
ＵＶ
药液
刷子
高圧
ＭＳ
Ａ／Ｋ
Ｐ ＵＶ
Ｄ排 Ａ水
药液
Ｐ 刷洗
纯
Ｐ
水
高 压 喷射
排
Ｄ
水
Ａ
ＭＳ
洗净 功能 洗净对象
作用
氧化分解 有机物 (浸润性改善)
ＵＶ/Ｏ３
溶解 有机物
溶解
机械剥离 微粒子 (大径)
接触压
机械剥离 微粒子 (中径)
水压
机械剥离 微粒子 (小径) 加速度 cavitation
2.2 ARRAY工艺流程及设备
G８ Size
← 2400mm →
2.2 ARRAY工艺流程及设备
O/S test design
Panel structure for O/S Test
Every data line extands out of the active area
connect with O/S pad
On the other side all data line connected together by Shorting bar
▪ LASER MATERIAL
: Nd:YAG
▪ WAVELENGTH
: 1064nm / 532nm /355nm
▪ PULSE REPETITION RATE : 1pps TO 100 PPS
▪ OUTPUT STABILITY : LESS THAN ± 3%
TEST--CDC
TEST--CDC
上部电极 气体吹出
下部电极
控制台
等离子体
工艺腔体
APC阀
APC 控制
压力控制
TFT制程简介
G-I-N Deposition G-I-N 薄膜沈积
Marco Inspection 强光检查
IN photo IN黄光制程
ADI CD 显影后CD量测
IN etch IN 蚀刻
TFT制作流程图: Layer-2
Layer-3
Layer-4
PR strip 去除光阻
Marco Inspection 强光检查
S-OLB-Lead
S-TAB
Panel显微镜下比对:下半部
B-R.L.
R.L. DOT AREA
B-ESDProtect
F-R.L.
F-ESDProtect
其它:
薄膜设备代码: MTSP : Metal Sputter (金属层溅镀) ITSP : ITO Sputter (ITO层溅镀) CVDA : AKT CVD (绝缘层镀膜) CVDB : BPS CVD (绝缘层镀膜)
检验设备代码: AOIH : Auto Optical Inspection High Resolution AOIL : Auto Optical Inspection Low Resolution ADSI : After Develop/Strip inspection SUFS : Surface Scan SUFP : Surface Profile NANO : NANO meter ELIP : Ellipsometer
PR coating Exposure
Developing
1.ADI 2.CD measurement 3.AOI
1.AEI 2.CD measurement 3.Etch rate monitor 4.AOI
Final testing 1.Test key 2.Function test ser repair
Marco Inspection 强光检查
IN photo IN黄光制程
ADI CD 显影后CD量测
IN etch IN 蚀刻
TFT制作流程图: Layer-2
Layer-3
Layer-4
PR strip 去除光阻
Marco Inspection 强光检查
S-OLB-Lead
S-TAB
Panel显微镜下比对:下半部
B-R.L.
R.L. DOT AREA
B-ESDProtect
F-R.L.
F-ESDProtect
其它:
薄膜设备代码: MTSP : Metal Sputter (金属层溅镀) ITSP : ITO Sputter (ITO层溅镀) CVDA : AKT CVD (绝缘层镀膜) CVDB : BPS CVD (绝缘层镀膜)
检验设备代码: AOIH : Auto Optical Inspection High Resolution AOIL : Auto Optical Inspection Low Resolution ADSI : After Develop/Strip inspection SUFS : Surface Scan SUFP : Surface Profile NANO : NANO meter ELIP : Ellipsometer
PR coating Exposure
Developing
1.ADI 2.CD measurement 3.AOI
1.AEI 2.CD measurement 3.Etch rate monitor 4.AOI
Final testing 1.Test key 2.Function test ser repair
TFT制程简介.ppt
TFT元件結構及原理
TFT廠生產部ARRAY課教育訓練教材
1
TFT-LCD的面板構造
2
Array面板說明
S1 S2 S3
Sn-1 Sn
G1 G2 G3
Gm-1 Gm
TFT Source 線 Gate 線 液晶電容 儲存電容
ITO
CLC
com
3
單一畫素結構
A A’
TFT
A A
儲存電容(Cs)
B
S
1. 臨界電壓：Vth 2. 電子遷移率(Mobility)：un
Vp=unE 3. Ion/Ioff 4. 開口率(Aperture Ratio)
(1)TFT；(2)Gate&Source 線；(3)Cst； (4)上下基板對位誤差；(5)Disclination of LC 5. 因Cgs產生之DC Voltage Offset 6. 訊號傳輸時的時間延遲(Time Delay)及 失真(Distortion)
2.SW ON時信號寫入(加入、記錄)在液晶電容上，在以外 時間 SW OFF，可防止信號從液晶電容洩漏。
3.在必要時可將保持電容與液晶電容並聯，以改善其保持 特性。
6
掃描線
信
G
號
線
SD
RON ROFF
液晶
保持電容
1.上圖為TFT一個畫素的等效電路圖，掃描線連接同一列 所有TFT閘極電極，而信號線連接同一行所有TFT源極 電極。
TFT元件的運作原理 VSD
D
S
VGS〈Vth
G
D
S
G
(2)Vgs<Vth：訊號保持
D
S
G
D
S
CLC
TFT廠生產部ARRAY課教育訓練教材
1
TFT-LCD的面板構造
2
Array面板說明
S1 S2 S3
Sn-1 Sn
G1 G2 G3
Gm-1 Gm
TFT Source 線 Gate 線 液晶電容 儲存電容
ITO
CLC
com
3
單一畫素結構
A A’
TFT
A A
儲存電容(Cs)
B
S
1. 臨界電壓：Vth 2. 電子遷移率(Mobility)：un
Vp=unE 3. Ion/Ioff 4. 開口率(Aperture Ratio)
(1)TFT；(2)Gate&Source 線；(3)Cst； (4)上下基板對位誤差；(5)Disclination of LC 5. 因Cgs產生之DC Voltage Offset 6. 訊號傳輸時的時間延遲(Time Delay)及 失真(Distortion)
2.SW ON時信號寫入(加入、記錄)在液晶電容上，在以外 時間 SW OFF，可防止信號從液晶電容洩漏。
3.在必要時可將保持電容與液晶電容並聯，以改善其保持 特性。
6
掃描線
信
G
號
線
SD
RON ROFF
液晶
保持電容
1.上圖為TFT一個畫素的等效電路圖，掃描線連接同一列 所有TFT閘極電極，而信號線連接同一行所有TFT源極 電極。
TFT元件的運作原理 VSD
D
S
VGS〈Vth
G
D
S
G
(2)Vgs<Vth：訊號保持
D
S
G
D
S
CLC
TFT制程简介
47“ TOP MON：450A A1：2500A BOTTOM MON：250A TOP MON：450A A1：2000A BOTTOM MON：250A
M2沉积
A1
BOTTOM MON
A
B
A
B
3375
TOP MON
47“ TOP MON：450A A1：2500A BOTTOM MON：250A TOP MON：450A A1：2000A 光阻厚度：15800A 上光阻 BOTTOM MON：250A 光阻
AOIH : Auto Optical Inspection High Resolution AOIL : Auto Optical Inspection Low Resolution ADSI : After Develop/Strip inspection SUFS : Surface Scan SUFP : Surface Profile NANO : NANO meter ELIP : Ellipsometer
G-I-N MoN/AL/MoN
PASSIVATION
ITO
TFT循环制程图解
镀下 层膜 去光阻液 stripper 去光阻 蚀刻(etch) 镀膜(sputter,cvd) 酸, 气体
光罩(reticle)
显影 液
上光阻(coater)
对准,曝光(stepper)
显影(developer)
TFT 制程简介(第一层)
目前 TFT 1100至5880流程
1850 1800 1400 1300 1200 1106 1150 1100 AOIH/AOIL STRP WETX03 TLCD05 MTSP04 WETX05/07 SUFS ICLN02 量測/檢測機台 WET 機台 SHIBAURA機台 2800 2400 2350 2300 2305 2250 2200 2100 STRP05 DRYP02 AOIH TLCD03 STRP03 AOIL CVDB02 PCLN01 3930 3970 3940 3900 3400 3300 3200 3100 5880 5800 NANO01 5400 ADSI07 5405 STRP07 5300 DRYT06 5200 WETX01 4400 TLCD06 4370 MTSP05 4210 PCLN01 4200 DRY機台 其它部門的機台
TFT制程详解(格式整齐)
(硬烤後保留基板由此投入)
配向裝置組
配向裝置組
(用呼氣像方式檢查品位)
配向後基板洗淨
配向後基板洗淨
基板乾燥爐
基板乾燥爐
PANEL-B各工程
PANEL-B各工程
高级材料
9
3. TFT LINE及CF LINE共同裝置簡介： 1.) PI前洗基板洗淨 / 乾燥裝置 各設備簡介 1. WET(1)部 a. 流程 : 準備區 → 洗劑Brush → 純水淋洗 2. WET(2)部 : WET(1)至WET(2) 有風刀清除WET(1)殘存水分 a. 流程 : 純水 US → 純水 US → CJ → MS b. 純水US係使用兩台超音波產生器 超音波震盪清除不潔
高级材料
5
TFT 面板前工程流程圖
基板切裂
CF 基板投入
TFT 基板投入
基板洗淨 基板洗淨
PI 印刷 PI 印刷
PI 預烤 PI 預烤
PI 硬烤 PI 硬烤
配向 配向
基板洗淨/乾燥
銀膠打點
間隔劑散佈
基板洗淨/乾燥
框膠塗寫
預備乾燥
基板組立
熱壓著
CELL 後製程
高级材料
6
Panel工程A Unit簡介
TFT CF之結構
G
B
R
G
B
R
G
B
R
BM →塗佈(RGB)→ SiO2→ ITO
BM
ITO (0.15μ SiO2 CF (1.30μ SiO2 Glass (0.7mm)
高级材料
1
源極金屬層(SORURCE) Cr+Al 歐姆接觸層
玻璃基板
保護層(SiNx)
汲極金屬層(drain) Cr+Al
TFT制程介绍
400mm
320mm
面板範圍
裁餘部份, 拋棄不用
第1代面板:長400mm,寬320mm
13.3“~14.1”
15“~17”
19“
22“~32”
720mm
610mm
面板範圍
裁餘部份, 拋棄不用
第3.5代面板:長720mm,寬610mm
液晶注入示意圖
2.封閉CHAMBER, 3.破真空 1.抽真空 將液晶皿上昇,使 注入口達到液面 之下
清 洗
加壓脫泡
貼偏光片
模組廠
ACF貼附
驅動IC
IC貼附
TFT玻璃
驅動IC 金屬粉末 IC對位 假壓著
TFT玻璃
驅動IC
TFT玻璃
空心塑膠球
TFT玻璃
加熱加壓 本壓著
包括:Chips & FPC
偏光片
ACF
CF TFT
FPC
彈性印刷電路
驅動IC
輸入影像訊號
驅動IC黏著後用矽膠(白膠)封住
壽命測試 穩定性測試
3.鍍上鈦鋁鈦合金(source,drain) 厚度 800/1800/1000A
4.鍍上 SiNx 保護層(把金屬部份蓋住),並且做 VIA層(使電氣信號導入panel) 5.鍍上ITO(銦錫氧化物,透明畫素電極)
ITO
檢查
Sputtering 薄膜濺鍍
清洗 薄膜Thin-Film (不含VIA層) 黃光區 Photo
PANEL
FAB-1 六道 光罩 聯友 光電 一廠 二廠 FAB-2 五道 光罩 LC LCM ARRAY CELL
MODULE
投片,清洗,薄膜,黃光,蝕刻,測試
清洗,配向,框膠,熱壓,切裂,注入
TFT制造原理和流程
TFT制造原理和流程
目录
• TFT技术原理 • TFT制造流程 • TFT工艺技术 • TFT制造设备与材料 • TFT制造中的问题与对策 • TFT制造的应用与发展趋势
01
TFT技术原理
TFT定义与特性
01
TFT（Thin-Film Transistor）即薄 膜晶体管，是一种电子器件，具有 高响应速度、低功耗、高集成度等 特性。
金属诱导晶体技术
金属诱导晶体技术是一种利用金属原 子诱导非晶硅薄膜转变为多晶硅薄膜 的工艺技术。通过在非晶硅薄膜上沉 积金属原子，可以促进硅原子的重排 和结晶化，形成多晶硅薄膜。
VS
金属诱导晶体技术的优点在于其高结 晶速度和低成本，适用于大规模生产。 此外，金属诱导晶体技术还可以与其 他工艺技术相结合，如激光退火技术， 进一步提高TFT的性能。
其物理和化学性质。
TFT制造材料
金属材料
用于制造TFT的电极和引线，如铝、铜等。
光敏材料
用于光刻工艺，如光刻胶。
非金属材料
用于制造绝缘层和钝化层，如氧化硅、氮化 硅等。
其他辅助材料
如稀释剂、清洗剂等。
设备与材料的选取原则
01
02
03
兼容性
设备与材料应相互兼容， 以确保制造过程中不会发 生不良反应。
04
TFT制造设备与材料
TFT制造设备
溅射设备
用于制造TFT薄膜，通 过物理或化学方法将金 属或非金属元素溅射到
基材上。
光刻设备
用于将设计好的电路图 案转移到光敏材料上， 以便进行后续的刻蚀和
剥离。
刻蚀和剥离设备
用于将不需要设备
用于在制造过程中对薄 膜进行热处理，以改变
目录
• TFT技术原理 • TFT制造流程 • TFT工艺技术 • TFT制造设备与材料 • TFT制造中的问题与对策 • TFT制造的应用与发展趋势
01
TFT技术原理
TFT定义与特性
01
TFT（Thin-Film Transistor）即薄 膜晶体管，是一种电子器件，具有 高响应速度、低功耗、高集成度等 特性。
金属诱导晶体技术
金属诱导晶体技术是一种利用金属原 子诱导非晶硅薄膜转变为多晶硅薄膜 的工艺技术。通过在非晶硅薄膜上沉 积金属原子，可以促进硅原子的重排 和结晶化，形成多晶硅薄膜。
VS
金属诱导晶体技术的优点在于其高结 晶速度和低成本，适用于大规模生产。 此外，金属诱导晶体技术还可以与其 他工艺技术相结合，如激光退火技术， 进一步提高TFT的性能。
其物理和化学性质。
TFT制造材料
金属材料
用于制造TFT的电极和引线，如铝、铜等。
光敏材料
用于光刻工艺，如光刻胶。
非金属材料
用于制造绝缘层和钝化层，如氧化硅、氮化 硅等。
其他辅助材料
如稀释剂、清洗剂等。
设备与材料的选取原则
01
02
03
兼容性
设备与材料应相互兼容， 以确保制造过程中不会发 生不良反应。
04
TFT制造设备与材料
TFT制造设备
溅射设备
用于制造TFT薄膜，通 过物理或化学方法将金 属或非金属元素溅射到
基材上。
光刻设备
用于将设计好的电路图 案转移到光敏材料上， 以便进行后续的刻蚀和
剥离。
刻蚀和剥离设备
用于将不需要设备
用于在制造过程中对薄 膜进行热处理，以改变
TFT组件的结构与原理PPT(18张)
Drain側通道消失) 3. 4.
Cox：Gate到Channel的電容 W/L
11
TFT之Vg V.S. Log Id圖
Log Id
1.0x10-5 1.0x10-6 1.0x10-7 1.0x10-8 1.0x10-9 1.0x10-10 1.0x10-11
-20 -10
0
10
20
註：此圖為一特定之Vds下所量得
•
16、人生在世：可以缺钱，但不能缺德;可以失言，但不能失信;可以倒下，但不能跪下;可以求名，但不能盗名;可以低落，但不能堕落;可以放松，但不能放纵;可以虚荣，但不能虚伪;可以平凡，但不能平庸;可以浪漫，但不能浪荡;可以生气，但不能生事。
•
17、人生没有笔直路，当你感到迷茫、失落时，找几部这种充满正能量的电影，坐下来静静欣赏，去发现生命中真正重要的东西。
•
13、时间，抓住了就是黄金，虚度了就是流水。理想，努力了才叫梦想，放弃了那只是妄想。努力，虽然未必会收获，但放弃，就一定一无所获。
•
14、一个人的知识，通过学习可以得到;一个人的成长，就必须通过磨练。若是自己没有尽力，就没有资格批评别人不用心。开口抱怨很容易，但是闭嘴努力的人更加值得尊敬。
•
15、如果没有人为你遮风挡雨，那就学会自己披荆斩棘，面对一切，用倔强的骄傲，活出无人能及的精彩。
Vg(V)
12
T1
T2
△v
VC VCOM
△v
VID
VP
VG
△v
第一圖場
第二圖場
一圖框
(a)驅動波形圖
1.VG為掃描線電壓，VID為信號線電壓，分別加在TFT 的閘極，源極。
2.在T1時域(水平選擇期間)TFT ON，畫素電極電位VP會被 充電至信號電位VID 。在T2 時域(非選擇期間)TFT OFF， 在OFF的瞬間，VP會下降△V，此△V的大小與TFT元件 的閘極與汲極間的寄生電容CGD有關，因此在設計與製 程元件時盡量避免寄生電容的產生。