计组实验一
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
计算机组成的实验
、`` OP]、]][、实验一运算器──算术逻辑运算器实验一实验目的(1) 掌握算术逻辑运算单元(ALU)的工作原理；(2) 熟悉简单运算器的数据传送通路；(3) 验证4位运算功能发生器功能(74181)的组合功能。
二实验设备TDN－CM＋＋计算机组成原理教学实验系统一台，排线若干。
三实验原理图 1 运算器数据通路实验中所用到的运算器数据通路如图1所示。
其中运算器由两片74181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。
图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。
由于实验电路中的时序信号均已连至W/R UNIT 的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT的T4接至STATE UNIT 的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，C n，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中C n，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。
四实验步骤(1)按图2连接实验线路，仔细查线无误后，接通电源。
(2)用二进制数码开关向DR1和DR2寄存器置数。
具体操作步骤如：:校验DR1和DR2中存放的数据是否正确，具体操作为：关闭数据输入三态门(SW-B=1)，打开ALU输出三态门(ALU-B=0)，当置S3，S2，S1，S0，M为11111时，总线指示灯显示DR1中的数，而置成10101时，总线指示灯显示DR2中的数。
计算机组成原理实验报告
实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用。
二、实验要求掌握通用寄存器R3~R0的读写操作。
三、实验原理实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。
图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。
RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。
DRCK信号为寄存器组打入脉冲，上升沿有效。
准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。
图2-3-3 通用寄存器数据通路四、实验容1.实验连线K23~K0置“1”，灭M23~M0控位显示灯。
然后按下表要求“搭接”部件控制电路。
2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表。
通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表。
通用寄存器“手动／搭接”源编码④通用寄存器的读出五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。
实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式，验证运算功能发生器及进位控制的组合功能。
二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运用。
三、实验原理实验中所用的运算器数据通路如图2-3-1所示。
ALU运算器由CPLD描述。
运算器的输出FUN经过74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
《计算机组成原理》实验一报告模板
《计算机组成原理》实验报告学院：信息学院专业：班级学号：学生姓名：实验日期：指导老师：成绩评定：五邑大学信息学院计算机组成原理实验室实验一一、实验名称：运算器实验二、实验目的：1、掌握运算器的组成及工作原理；2、熟悉ALU执行算术运算与逻辑运算的具体实现过程；3、掌握ALU 算术与逻辑运算的控制方法4、了解多片ALU的组合扩展功能和进位链的实现三、实验内容：1、两16位操作数的算术运算及进位影响2、两16位操作数的逻辑运算及进位影响3、不同控制组合下的算术与逻辑运算的输出结果四、实验设备：EL-JY-II型计算机原理实验系统五、实验步骤：1、在系统断电的情况下，按实验指导书接线图完成本次实验的接线；2、系统上电，拨动清零开关，系统清零；3、从数据输入开关电路输入第一个16位数据，开放数据总线，使数据进入暂存寄存器1；4、从数据输入开关电路输入第二个16位数据，开放数据总线，使数据进入暂存寄存器2；5、关闭数据输入开关，开启ALU输出，检查两个16位数据正确与否，有错通过步骤3改正；6、设置方式控制M=0，拨动功能选择端S3，S2，S1，S0 进行算术运算，记录ALU输出结果；7、重复步骤6，直到S3，S2，S1，S0所有组合（16种）被完成；8、设置方式控制M=1，拨动功能选择端S3，S2，S1，S0 进行逻辑运算，记录ALU输出结果；9、重复步骤6，直到S3，S2，S1，S0所有组合（16种）被完成；10、对实验结果进行检查，如有错误，找出原因，重做实验，直到正确为止。
六、实验结果整个实验记录的实验结果如下：七、分析讨论M是算术与逻辑运算的选择端决定了ALU 进行那类运算，S0， S1，S2，S3是功能选择控制端，决定是做加、减、逻辑与、逻辑或、逻辑异或等运算，表一的实验结果与手工验算完全一致，从而验正了整个ALU的算术/逻辑运算功能和进位处理功能。
灵活运用S0，S1，S2，S3的不同组合可以实现许多其它功能，如本ALU虽然没有求补功能但可以通过取反加1完成求补运算，向左移位的实现可采用自身相加（A+A=2A），此外选择M=1，S3S2S1S0=1111或S3S2S1S0=1010将操作数A或B可以直接送到ALU的输出，这样可以直接验证输入数据是否正确。
计组实验报告
计算机组成原理实验报告实验一寄存器组成实验一、实验目的（1）熟悉D触发器的功能及使用方法。
（2）掌握寄存器文件的逻辑组成及使用方法。
二、实验内容（1）掌握Quartus II的使用方法，能够进行数字电路的设计及仿真。
（2）验证Quartus II所提供D触发器的功能及使用方法。
（3）设计具有1个读端口、1个写端口的寄存器文件，并进行存取操作仿真/验证。
三、实验原理及方案Quartus II提供了多种类型的触发器模块，如D触发器、T触发器等。
固定特性的触发器模块有不同的型号，参数化的触发器模块有lpm_ff、lpm_dff、lpm_tff等。
D触发器常来构建寄存器。
本次实验我们用Quartus II中提供的8为D触发器模块，实现了一个8×8bits 的寄存器组，因此，操作地址均为3位，数据均为8位。
由于要求读写端口分离，因此，读操作的相关引脚有地址raddr[2..0]、数据输出q[7..0]，写操作的相关引脚有地址waddr[2..0]、数据输入data[7..0]、写使能wen。
其中，省略读使能信号可以简化控制，即数据输出不受限制。
寄存器文件通过写地址waddr[2..0]、写使能wen信号来实现触发器的写入控制，通过读地址raddr[2..0]信号来控制触发器的数据输出选择。
其连接电路原理如图所示。
寄存器文件的组成则由此，可在Quartus II中连接原理图：四、实验结果仿真波形如下：五、小结通过此次实验，我们学会了Quartus II的原理图的构造方法，以及仿真方法，并且使用lpm_dff作为三态门，控制数据的输入，并且在输出时，用lpm_mux选择每个寄存器的数据输出。
最后，在本次实验中，我们重新巩固了课堂学习的内容，也对寄存器加深了了解，相信我们会通过实验在计组的学习道路上越走越远。
实验二运算器组成实验一、实验目的（1）熟悉加/减法器的功能及使用方法。
（2）掌握算术逻辑部件(ALU)的功能及其逻辑组成。
计组实验报告
计算机组成原理实验报告成评语：绩教师：年月日班级：学号：姓名：地点：时间:实验一ROM存储器实验一．实验目的1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。
2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM中；3、在初始化存储器编辑窗口编辑mif文件配置ROM；4、验证FPGA中mega_lpm_ROM的功能。
二．实验原理ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。
CPU中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。
lpm_ROM有5组信号：地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。
由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA 现场配置时，通过配置文件一起写入存储单元的。
图3-1-1中的lpm_ROM有3组信号：inclk——输入时钟脉冲；q[23..0]——lpm_ROM的24位数据输出端；a[5..0]——lpm_ROM的6位读出地址。
实验中主要应掌握以下三方面的内容：（1）lpm_ROM的参数设置；（2）lpm_ROM中数据的写入，即LPM_FILE初始化文件的编写；（3）lpm_ROM的实际应用，在GW48_CP+实验台上的调试方法。
三．实验步骤（1）用图形编辑，进入mega_lpm元件库，调用lpm_rom元件，设置地址总线宽度address[]和数据总线宽度q[]，分别为6位和24位,并添加输入输出引脚，设置如下图工程。
计算机组成原理实验1-汇编语言实验
微处理器与接口技术实验指导实验一监控程序与汇编语言程序设计实验一、实验要求1、实验之前认真预习，明确实验的目的和具体实验内容，设计好主要的待实验的程序，做好实验之前的必要准备。
2、想好实验的操作步骤，明确通过实验到底可以学习哪些知识，想一想怎么样有意识地提高教学实验的真正效果。
3、在教学实验过程中，要爱护教学实验设备，认真记录和仔细分析遇到的现象与问题，找出解决问题的办法，有意识地提高自己创新思维能力。
4、实验之后认真写出实验报告，重点在于预习时准备的内容，实验数据，实验过程、遇到的现象和解决问题的办法，自己的收获体会，对改进教学实验安排的建议等。
善于总结和发现问题，写好实验报告是培养实际工作能力非常重要的一个环节，应给以足够的重视。
二、实验目的【1】学习和了解TEC-XP16教学实验系统监控命令的用法；【2】学习和了解TEC-XP16教学实验系统的指令系统；【3】学习简单的TEC-XP16教学实验系统汇编程序设计。
三、实验注意事项（一）实验箱检查【1】连接电源线和通讯线前TEC-XP16实验系统的电源开关一定要处于断开状态，否则可能会对TEC-XP16实验系统上的芯片和PC机的串口造成损害。
【2】五位控制开关的功能示意图如下：【3】几种常用的工作方式【开关拨到上方表示为1，拨到下方为0】（二）软件操作注意事项【1】用户在选择串口时，选定的是PC机的串口1或串口2，而不是TEC-XP16实验系统上的串口。
即选定的是用户实验时通讯线接的PC机的端口；【2】如果在运行到第五步时没有出现应该出现的界面，用户需要检查是不是打开了两个软件界面，若是，关掉其中一个再试；【3】有时若TEC-XP16实验系统不通讯，也可以重新启动软件或是重新启动PC再试；【4】在打开该应用软件时，其它的同样会用到该串口的应用软件要先关掉。
（三）联机通讯失败自检如果上述的硬件和软件的操作都正确，联机却依旧失败，可以进行如下测试：【1】测试PC机的串口是否能正常工作，或是换一台PC或换同一台PC的另一个串口再试，在换串口时要将TEC-XP16实验系统断电，换完后重新启动实验系统和软件；【2】检查机器上的元器件插接是否正确(建议用户对照能够正常通讯的实验系统进行详细检查)，有没有被学生动过，尤其是扩展内存和扩展I/O接口时，芯片方向是否插对，片选信号有没有连接；【3】检查相应的短路子是否连接正确；【4】建议教师预留一台运行正常的TEC-XP16实验系统备用，机器出问题后可以对照检查。
计组实验报告（共10篇）
计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求：目的：①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
②掌握简单运算器的数据传输通道。
③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。
④能够按给定数据，完成实验指定的算术/逻辑运算。
要求：完成实验接线和所有练习题操作。
实验前，要求做好实验预习，掌握运算器的数据传送通道和ALU 的特性，并熟悉本实验中所用的模拟开关的作用和使用方法。
实验过程中，要认真进行实验操作，仔细思考实验有关的内容，把自己想得不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。
实验完成后，要求每个学生写出实验报告。
2. 实验方案：1．两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。
2．8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连，运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连，DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。
寄存器的输入端于数据总线相连。
3．8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据，并经过一个输出三态门（74LS245）与数据总线相连。
数据显示灯（BUS UNIT）已与数据总线相连，用来显示数据总线上所内容。
4．S3、S2、S1、S0是运算选择控制端，由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。
5．M是算术/逻辑运算选择，M＝0时，执行算术运算，M＝1时，执行逻辑运算。
6．Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关。
7．ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验报告
一．实验目的
熟悉存储器和总线的硬件电，掌握静态随机存储器 RAM 工作特性及数据的读写方法。
了解与实验相关的各控制信号的意义，了解三态门在共享总线上所起的隔离作用，了解锁存器的作用及地址锁存的意义。
二．实验要求
按照实验步骤完成实验项目，实现对存储器的访问。
三．实验原理
实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM 单元），如图1所示。
6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表1所示，当片选有效（CS=0）时，OE=0 时进行读操作，WE=0 时进行写操作，本实验将CS 常接地。
（图一）
由于存储器（MEM）最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如图2 所示，由于T3 的参与，可以保证MEM 的写脉宽与T3 一致，T3 由时序单元的TS3 给出（时序单元的介绍见第三章3.3 系统实验单元电路中6．时序与操作台单元部分）。
IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1 时为读，WR=1 时为写。
（图2）
实验原理图如图3所示，存储器数据线接至数据总线，数据总线上接有8 个LED 灯显示
D7…D0 的内容。
地址线接至地址总线，地址总线上接有8 个LED 灯显示A7…A0 的内容，地址由地址锁存器（74LS273，位于PC&AR 单元）给出。
数据开关（位于IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。
地址寄存器为8 位，接入6116 的地址A7…A0，6116 的高三位地址A10…A8 接地，所以其实际容量为256 字节。
图3 存储器实验原理图
实验箱中所有单元的时序都连接至时序与操作台单元，CLR 都连接至CON 单元的CLR 按钮。
实验时T3 由时序单元给出，其余信号由CON 单元的二进制开关模拟给出，其中IOM 应为低（即MEM 操作），RD、WR 高有效，MR 和MW 低有效，LDAR 高有效。
四，实验步骤
(1) 关闭实验系统电源，按图4连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。
(2) 将时序与操作台单元的开关KK1、KK3 置为运行档、开关KK2 置为‘单步’档（时序单
元的介绍见第三章3.3 系统实验单元电路中6．时序与操作台单元部分）。
(3) 将CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
(4) 给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据11H、12H、13H、14H、15H。
由前面的存储器实验原理图（图3）可以看出，由于数据和地址由同一个数据开关给出，
图4 4 实验接线图
因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST 产
生T3 脉冲，即将地址打入到AR 中。
再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST 产生T3脉冲，即将数据打入到存储器中。
写存储器的流程如图5 所示（以向00 地址单元写入11H 为例）：
图5 写存储器流程图
(5) 依次读出第00、01、02、03、04 号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。
同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN 单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。
读存储器的流程如图6 所示（以从00 地址单元读出11H 为例）：
图6 读存储器流程图
如果实验箱和PC 联机操作，则可通过软件中的数据通路图来观测实验结果（软件使用说明请看第四章），方法是：打开软件，选择联机软件的“【实验】—【存储器实验】”，打开
存储器实验的数据通路图，如图7 所示。
进行上面的手动操作，每按动一次ST 按钮，数
据通路图会有数据的流动，反映当前存储器所做的操作（即使是对存储器进行读，也应按动一次ST 按钮，数据通路图才会有数据流动），或在软件中选择“【调试】—【单周期】”，其作用相当于将时序单元的状态开关置为‘单步’档后按动了一次ST 按钮，数据通路图也会反映当前存储器所做的操作，借助于数据通路图，仔细分析SRAM 的读写过程。
六，实验记录
做实验以往2AH里写入3BH为例，操纵上述流程，在电脑上得到如下的状态：
七．实验总结
在这次实验中，掌握了静态随机存储器 RAM 工作特性及数据的读写方法，了解了与实验相关的各控制信号的意义。