计组实验报告)
计组课设实验报告
《计算机组成原理与系统结构》课程设计实验报告课题：两个16位二进制数加法计算班级：成员：完成日期：2013年10月11日一：课程设计步骤1.确定设计目标综合考虑实验条件及自身能力水平，以及设计功能的可靠性和实用性，我们小组决定将设计目标定为“两个16位二进制数相加”。
分两次分别输入两个加数的低八位和高八位，输出两个16位二进制数相加的结果。
2.确定指令系统（1）数据格式8位，其格式如下：（2模型机设计四大类指令共16条，其中包括算术逻辑指令、I/O指令、访问及转移指令和停机指令。
①算术逻辑指令设计九条算术逻辑指令并用单字节表示，寻址方式采用寄存器直接寻址，其格式如下：其中，OP-CODE为操作码，RS为源寄存器，RD为目的寄存器，并规定：②I/O指令输入（1N其中，addr=01时，选中“INPUT DEVICE”中的开关组作为输入设备，addr=10时，选中“INPUT DEVICE”中的数码块作为输入设备。
③访问指令及转移指令模型机设计两条访问指令，即存数（STA）、取数（LDA），两条颛臾指令，即。
D为位移量（正负均可），本模式机规定变址寄存器RI指定为寄存器R2④停机指令HALT（3）指令系统在这次模型机设计中，为了实现两个16位二进制数相加的功能，我们一共使用了XOR（新设计指令），ADC,INC,LDA,STA,JMP,BZC,IN,OUT,HALT共10个机器指3.总体结构和数据通路：总体结构和数据通路图请参见附录1。
4.微程序流程图：微程序流程图请参见附录2。
5.机器码及微程序：机器码及微程序请参见附录3。
二．课程设计总结这门课程是一门对综合能力和基础知识要求非常高的课程。
成功完成实验内容，需要熟悉《汇编语言》，《计算机组成原理》，《离散数学》和《数字逻辑》各门课程的基础知识，并且要加以拓展和熟练运用，这对我们整个小组来说是一个不小的挑战。
实验刚刚开始的阶段，我们参考了高年级同学的实验报告和设计过程，起初觉得束手无策，很多内容都不知道其中的含义和思考及设计的过程。
计组实验报告
计算机组成原理实验报告实验一寄存器组成实验一、实验目的（1）熟悉D触发器的功能及使用方法。
（2）掌握寄存器文件的逻辑组成及使用方法。
二、实验内容（1）掌握Quartus II的使用方法，能够进行数字电路的设计及仿真。
（2）验证Quartus II所提供D触发器的功能及使用方法。
（3）设计具有1个读端口、1个写端口的寄存器文件，并进行存取操作仿真/验证。
三、实验原理及方案Quartus II提供了多种类型的触发器模块，如D触发器、T触发器等。
固定特性的触发器模块有不同的型号，参数化的触发器模块有lpm_ff、lpm_dff、lpm_tff等。
D触发器常来构建寄存器。
本次实验我们用Quartus II中提供的8为D触发器模块，实现了一个8×8bits 的寄存器组，因此，操作地址均为3位，数据均为8位。
由于要求读写端口分离，因此，读操作的相关引脚有地址raddr[2..0]、数据输出q[7..0]，写操作的相关引脚有地址waddr[2..0]、数据输入data[7..0]、写使能wen。
其中，省略读使能信号可以简化控制，即数据输出不受限制。
寄存器文件通过写地址waddr[2..0]、写使能wen信号来实现触发器的写入控制，通过读地址raddr[2..0]信号来控制触发器的数据输出选择。
其连接电路原理如图所示。
寄存器文件的组成则由此，可在Quartus II中连接原理图：四、实验结果仿真波形如下：五、小结通过此次实验，我们学会了Quartus II的原理图的构造方法，以及仿真方法，并且使用lpm_dff作为三态门，控制数据的输入，并且在输出时，用lpm_mux选择每个寄存器的数据输出。
最后，在本次实验中，我们重新巩固了课堂学习的内容，也对寄存器加深了了解，相信我们会通过实验在计组的学习道路上越走越远。
实验二运算器组成实验一、实验目的（1）熟悉加/减法器的功能及使用方法。
（2）掌握算术逻辑部件(ALU)的功能及其逻辑组成。
计组实验报告--部分
2、设计报告2、1实验方法本实验要完成的工作主要包括：1、指令系统的设计2、利用VHDL语言完成实验CPU的设计，包括通用寄存器的设计、取值部分设计、指令译码设计、执行设计、存储器设计、程序包设计和顶层设计设计3、在Quatus II 平台上进行仿真，并下载到TEC-CA教学实验箱上进行调试。
这三大部分为并行关系，只有在完成上一部分的基础上才能继续进行下一步，而第二大部分可以同时并行进行。
实验的主要流程图为图2.1所示。
图2.1在指令系统和CPU逻辑设计时，主要的方法是先根据老师给的指令要求，确定CPU所要实现的功能，根据寄存器等的情况划分指令格式，然后根据功能写出指令，根据不同指令的特点将它们分组并确定操作码；接下来设想每条指令的执行过程，需要哪些硬件支持，最后确定整个CPU的逻辑结构图。
2、2总体说明2.2.1 CPU组成部件实验CPU由5部分组成：取指部分instru_fetch、指令译码部分decoder_unit、执行部分exe_unit、存储器部分memory_unit和通用寄存器组fegile.另外，还有一个程序包exe_cpu_components，将各底层设计实体作为元件存储，供各设计实体使用。
顶层设计实体exe_cpu完成5个组成部分的链接。
GR（8位，4个寄存器），ALU（8位），时序节拍发生器timer,AR(8位)，IR（8位），PC(8位)、PC(8位)，RAM(8位)，组合期间T1，T2，T3。
逻辑控制器件controller，地址总线（8位），数据总线（8位）。
2、2、2整机原理实验图图2.2.1图2.2.22、2、3指令系统1)下表2.2.3为指令格式说明表2.2.3指令的功能应该包括简单的算术和逻辑运算，移位操作，数据传送，跳转，读写内存，另外还可能包括一些其他功能如置条件码等。
为了指令的规整性和便于译码，我们主要采用了定长的操作码组织方案，操作码为4位。
寻址方式包括了寄存器寻址、立即数寻址、直接地址和相对寻址。
计组实验报告(肖思文)
学院:信息科学与工程学院专业班级：物联网工程1001 姓名：肖思文 学号：20100810324实验三一、非常简单CPU模拟器实验步骤：1、运行jre.exe，以安装Java Runtime Eviroment软件。
2、解压VSCPU.zip至D:\vscpu，打开D:\vscpu\VSCPU中的index.html页面以运行“非常简单CPU模拟器”。
并输入教材P168页程序实验现象：首先CLK给一个有效时钟信号，PC寄存器将000000通过PCBUS放到数据总线上，同时ARLOAD信号有效，然后就将000000装入AR寄存器中。
接下来下一个CLK有效时钟信号到来，内存的READ信号有效，DRLOAD有效，PCINC 有效，MEMBUS有效，就将内存中地址为000000的数据取出来存入DR寄存器中，程序计数器自加1，变成000001。
然后再一个有效时钟信号，同时ARLOAD，IRLOAD，DRBUS有效，就把DR寄存器中的数据分成两部分，高两位00给了IR，低六位000000给了AR。
再下一个有效时钟信号，内存READ信号有效，MEMBUS有效，DRLOAD有效，就把内存中地址为000000的数据存到DR寄存器中。
下一个有效时钟信号，ACLOAD、DRBUS有效，将DR和AC中的数据送到ALU中进行运算。
通过ALUSEL选择逻辑运算或算术运算，将结果输出到AC寄存器中。
二、相对简单CPU模拟器前面操作与非常简单CPU相同，实验现象说明: 首先CLK给一个有效时钟信号，PC寄存器将0000 0000 00000000通过PCBUS放到数据总线上，同时ARLOAD信号有效，然后就将0000 0000 0000 0000装入AR寄存器中。
接下来下一个CLK有效时钟信号到来，内存的READ 信号有效，DRLOAD有效，PCINC有效，MEMBUS有效，就将内存中地址为0000 0000 0000 0000的数据取出来存入DR寄存器中，程序计数器自加1，变成0000 0000 0000 0001。
计组实验报告
计组实验报告实验目的：本实验旨在通过设计和实现一个简单的计算机指令系统，加深对计算机组成原理的理解，并掌握计算机组成原理的实际应用。
实验原理：计算机指令系统是指用于实现计算机操作和控制的指令集合。
通常包括机器指令的格式、指令的执行方式以及指令的功能。
在本实验中，我们将使用VHDL语言设计和实现一个基础的计算机指令系统，包括指令的译码、执行和存储等功能。
实验设备和材料：1. FPGA开发板2. 计算机软件仿真工具3. 计算机指令系统设计软件实验步骤：1. 设计计算机指令系统的指令格式：根据实际需求和要求，设计机器指令的格式，包括操作码和操作数等。
合理的指令格式能够简化译码和执行的操作，并提高计算机系统的效率。
2. 实现指令的译码功能：根据指令格式，设计并实现指令的译码功能。
译码过程将指令的二进制表示解析成实际的操作，包括操作类型、寄存器选择以及操作数等。
这一步骤是指令执行的关键，正确的译码能够保证指令的正确执行。
3. 设计指令的执行逻辑：根据指令的功能和操作，设计并实现指令的执行逻辑。
这包括算术逻辑单元(ALU)的实现以及数据传输和存储等操作。
指令的执行逻辑应该符合计算机组成原理的相关原理和规范，确保指令的正确执行和结果的准确性。
4. 进行指令系统的测试和调试：在设计和实现完成后，进行指令系统的测试和调试。
可以使用计算机软件仿真工具进行模拟测试，验证指令译码和执行的正确性。
根据测试结果进行必要的调试和优化，确保指令系统的稳定性和可靠性。
实验结果和分析：通过本次实验，我们成功设计和实现了一个简单的计算机指令系统。
在测试和调试过程中，我们发现指令系统的译码和执行逻辑是正确的，指令执行的结果符合预期。
指令系统能够完成基本的算术和逻辑运算，以及数据传输和存储等操作。
实验总结：本次实验通过设计和实现一个简单的计算机指令系统，加深了对计算机组成原理的理解。
通过实践操作，我们掌握了计算机组成原理的实际应用，包括指令的设计和实现、指令的译码和执行、以及指令系统的测试和调试等。
计组存储器实验实验报告(3篇)
第1篇一、实验目的1. 理解存储器的基本组成和工作原理；2. 掌握存储器的读写操作过程；3. 熟悉存储器芯片的引脚功能及连接方式；4. 了解存储器与CPU的交互过程。
二、实验环境1. 实验设备：TD-CMA计算机组成原理实验箱、计算机；2. 实验软件：无。
三、实验原理1. 存储器由地址线、数据线、控制线、存储单元等组成；2. 地址线用于指定存储单元的位置，数据线用于传输数据，控制线用于控制读写操作；3. 存储器芯片的引脚功能：地址线、数据线、片选线、读线、写线等；4. 存储器与CPU的交互过程：CPU通过地址线访问存储器，通过控制线控制读写操作，通过数据线进行数据传输。
四、实验内容1. 连线：按照实验原理图连接实验箱中的存储器芯片、地址线、数据线、控制线等；2. 写入操作：将数据从输入单元IN输入到地址寄存器AR中，然后通过控制线将数据写入存储器的指定单元；3. 读取操作：通过地址线指定存储单元，通过控制线读取数据，然后通过数据线将数据输出到输出单元OUT；4. 实验步骤：a. 连接实验一（输入、输出实验）的全部连线；b. 按实验逻辑原理图连接两根信号低电平有效信号线；c. 连接A7-A0 8根地址线；d. 连接13-AR正脉冲有效信号线；e. 在输入数据开关上拨一个地址数据（如00000001，即16进制数01H），拨下开关，把地址数据送总线；f. 拨动一下B-AR开关，实现0-1-0”，产生一个正脉冲，把地址数据送地址寄存器AR保存；g. 在输入数据开关上拨一个实验数据（如10000000，即16进制数80H），拨下控制开关，把实验数据送到总线；h. 拨动控制开关，即实现1-0-1”，产生一个负脉冲，把实验数据存入存储器的01H号单元；i. 按表2-11所示的地址数据和实验数据，重复上述步骤。
五、实验结果与分析1. 通过实验，成功实现了存储器的读写操作；2. 观察到地址线、数据线、控制线在读写操作中的协同作用；3. 理解了存储器芯片的引脚功能及连接方式；4. 掌握了存储器与CPU的交互过程。
计组实验报告（共10篇）
计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求：目的：①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
②掌握简单运算器的数据传输通道。
③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。
④能够按给定数据，完成实验指定的算术/逻辑运算。
要求：完成实验接线和所有练习题操作。
实验前，要求做好实验预习，掌握运算器的数据传送通道和ALU 的特性，并熟悉本实验中所用的模拟开关的作用和使用方法。
实验过程中，要认真进行实验操作，仔细思考实验有关的内容，把自己想得不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。
实验完成后，要求每个学生写出实验报告。
2. 实验方案：1．两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。
2．8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连，运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连，DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。
寄存器的输入端于数据总线相连。
3．8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据，并经过一个输出三态门（74LS245）与数据总线相连。
数据显示灯（BUS UNIT）已与数据总线相连，用来显示数据总线上所内容。
4．S3、S2、S1、S0是运算选择控制端，由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。
5．M是算术/逻辑运算选择，M＝0时，执行算术运算，M＝1时，执行逻辑运算。
6．Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关。
7．ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
华工计组实验报告
实验名称：计算机组成原理实验实验目的：1. 理解计算机组成原理的基本概念和原理。
2. 掌握计算机各个组成部件的功能和相互关系。
3. 通过实验加深对计算机组成原理的理解和应用。
实验时间：2023年X月X日实验地点：计算机实验室实验器材：1. 计算机组成原理实验箱2. 计算机组成原理实验指导书3. 计算器4. 计算机组成原理实验数据记录表实验内容：一、实验一：计算机硬件系统结构1. 实验目的：了解计算机硬件系统的基本结构，包括中央处理器（CPU）、存储器、输入输出设备等。
2. 实验步骤：（1）观察实验箱的硬件组成，识别各个硬件部件。
（2）了解各个硬件部件的功能和相互关系。
（3）记录实验数据。
3. 实验结果与分析：实验结果显示，计算机硬件系统主要由CPU、存储器、输入输出设备等组成。
CPU负责处理数据，存储器负责存储数据，输入输出设备负责与用户进行交互。
二、实验二：CPU工作原理1. 实验目的：了解CPU的工作原理，包括指令周期、时钟周期、数据通路等。
2. 实验步骤：（1）观察实验箱的CPU模块，识别各个部件。
（2）了解CPU各个部件的功能和相互关系。
（3）进行指令周期和时钟周期的实验，记录实验数据。
3. 实验结果与分析：实验结果显示，CPU的工作原理包括指令周期和时钟周期。
指令周期是指执行一条指令所需的时间，时钟周期是指CPU中时钟信号的周期。
实验数据表明，CPU通过数据通路进行指令的执行，完成数据处理。
三、实验三：存储器工作原理1. 实验目的：了解存储器的工作原理，包括随机存储器（RAM）、只读存储器（ROM）等。
2. 实验步骤：（1）观察实验箱的存储器模块，识别各个存储器。
（2）了解存储器的功能和特点。
（3）进行存储器读写实验，记录实验数据。
3. 实验结果与分析：实验结果显示，存储器包括RAM和ROM。
RAM具有读写功能，而ROM只能读。
实验数据表明，存储器通过地址译码器进行寻址，实现数据的读写。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、十六位机运算器实验一、实验目的掌握十六位机字与字节运算的数据传输格式，验证运算功能发生器及进位控制的组合功能。
二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运用。
三、实验原理实验中所用的运算器数据通路如图2-3-1所示。
ALU运算器由CPLD描述。
运算器的输出经过2片74LS245三态门与数据总线相连，2个运算寄存器AX、BX的数据输入端分别由4个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
图2-3-1运算器数据通路图2-3-1中，AXW、BXW在“搭接态”由实验连接对应的二进制开关控制，“0”有效，通过【单拍】按钮产生的负脉冲把总线上的数据打入，实现AXW、BXW写入操作。
四、运算器功能编码表2.3.1 ALU运算器编码表算术运算逻辑运算M15 M13 M12 M11功能M15 M13 M12 M11功能M S2 S1 S0 M S2 S1 S00 0 0 0 A+B+C 1 0 0 0 B 0 0 0 1 A—B—C 1 0 0 1 /A 0 0 1 0 RLC 1 0 1 0 A-1 0 0 1 1 RRC 1 0 1 1 A=0 0 1 0 0 A+B 1 1 0 0 A#B 0 1 0 1 A—B 1 1 0 1 A&B 0 1 1 0 RL 1 1 1 0 A+1 0 1 1 1 RR 1 1 1 1 A五、实验连线实验1算术运算1.字算术运算(1)字写操作按【单拍】按钮按【单拍】按钮(2) 字读操作 读FUN 关闭写控位数据总线 显示AX 值 K18~K17=11 读BX K13~K11=000数据总线 显示BX 值 K15~K11=11111(3)字加法与减法运算令M S2 S1 S0（K15 K13~K11=0100），FUN及总线单元显示AX+BX的结果。
令M S2 S1 S0（K15 K13~K11=0101），FUN及总线单元显示AX－BX的结果。
2. 字节算术运算(1) 偶字节写（置数操作）通过I/O 单元“S15~S0”开关向累加器AL 和暂存器BL 置数，具体操作步骤如下： 置数 I/O=XX17h 数据来源I/O 单元寄存器AL (17h) 按【单拍】按钮 置数 I/O=XX91h 寄存器BL (91h) 按【单拍】按钮(2) 偶字节读操作（运算寄存器AL 和BL 内容送总线）关闭AL 、BL 写使能，令K18=K17=1，按下流程分别读AL 、BL 。
读FUN 关闭写控位数据总线 显示AL 值 K18~K17=11 读BL K13~K11=000 数据总线 显示BL 值 K15~K11=11111(3)字节减法算术运算（不带进位加）令M S2 S1 S0（K15 K13~K11=0100），FUN及总线单元显示AL+BL的结果。
令M S2 S1 S0（K15 K13~K11=0101），FUN及总线单元显示AL－BL的结果。
实验2 逻辑运算1. 字逻辑运算(1) 字写操作（置数操作）通过I/O 单元“S15~S0”开关向累加器AX 和暂存器BX 置数，操作步骤如下： 置数 I/O=4417h 数据来源I/O 单元寄存器AX (4417h) 按【单拍】按钮 置数 I/O=4391h 寄存器BX (4391h) K18~K16=010 按【单拍】按钮(2) 字读操作（运算寄存器AX 和BX 内容送总线）关闭AX 、BX 写使能，令K18=K17=“1”，按下流程分别读AX 、BX 。
读FUN 关闭写控位 数据总线 显示AX 值K18~K17=11读BXK13~K11=000数据总线 显示BX 值K15~K11=11111(3)字逻辑运算令M S2 S1 S0（K15 K13~K11=1101），为逻辑与，FUN及总线显示AX逻辑与BX的结果。
令M S2 S1 S0（K15 K13~K11=1100），为逻辑或，FUN 及总线显示AX 逻辑或BX 的结果。
2. 字节逻辑运算(1) 奇字节写操作（置数操作）通过I/O 单元“S15~S0”开关向累加器AH 和暂存器BH 置数，具体操作步骤如下：置数 I/O=XX17h数据来源 I/O 单元 寄存器AH (17h) 按【单拍】按钮置数 I/O=XX91h寄存器BH (91h) K18~K16=011 按【单拍】按钮(2) 奇字节读操作（运算寄存器AH 和BH 内容送数据总线）关闭AH 、BH 写使能，令K18=K17=1，按下流程分别读AH 、BH 。
读FUN 关闭写控位 数据总线 显示AH 值K18~K17=11读BHK13~K11=000数据总线 显示BH 值K15~K11=11111①若运算控制位设为（M S2 S1 S0=1111）则F=AH，即AH内容送到数据总线。
②若运算控制位设为（M S2 S1 S0=1000）则F=BH，即BH内容送到数据总线。
(3)奇字节逻辑运算令M S2 S1 S0（K15 K13~K11=1101），为逻辑与，FUN及总线显示AH逻辑与BH的结果。
令M S2 S1 S0（K15 K13~K11=1100），为逻辑或，FUN及总线显示AH逻辑或BH的结果。
实验3移位运算Dais-CMX16+在移位运算时把累加器A视为移位的源寄存器，也就是说移位是通过累加器A实现的。
1.移位控制编码表2.3.2 移位编码表M15 M13 M12 M11功能M S2 S1 S00 1 1 1 RR0 1 1 0 RL0 0 1 1 RRC0 0 1 0 RLC2.移位执行过程①循环左移②循环右移③带进位循环左移④ 带进位循环右移◆不带进位循环左移：各位按位左移，最高位移入最低位。
◆不带进位循环右移：各位按位右移，最低位移入最高位。
◆带进位循环左移：各位按位左移，最高位移入C 中，C 中内容移入最低位。
◆带进位循环右：各位按位右移，最低位移入C 中，C 中内容移入最高位。
循环移位一般用于实现循环式控制、高低字节的互换，还可以用于实现多倍字长数据的算术移位或逻辑移位。
3. 字移位运算(1) 向AX 寄存器置数拨动“I/O 输入输出单元”开关向移位源寄存器AX 置数，具体操作步骤如下：(2) AX 寄存器移位S2 S0方式选择 移位控制 M=0 S1=1数据来源 AX移位选通K10~K6=11000 移位结果 打入AX置数 I/O=4417h数据来源 I/O 单元 AX 写选通 K10~K6=10000K18~K16=100AX=4417 按【单拍】按钮CYCY令M=0 S1=1参照表2.3.2改变S2、S0的状态，再按动【单拍】按钮，观察AX移位变化。
4.字节移位运算(1)AL寄存器置数拨动“I/O 输入输出单元”开关向移位源寄存器AL 置数，具体操作步骤如下：(2) AL S2 S0方式选择 移位控制 M=0 S1=1数据来源 AL移位选通K10~K6=11001 移位结果 打入ALK18~K16=100 置数 I/O=XX91h数据来源 I/O 单元 AL 写选通 K10~K6=10001K18~K16=100AL=91 按【单拍】按钮令M=0 S1=1参照表2.3.2改变S2、S0的状态，再按动【单拍】按钮，观察AL移位变化。
(3)自行完成AH寄存器移位运算(4)实验思考验证表2.3.3 ALU运算器编码表所列的运算功能。
在给定AX=4417h、BX=4391h的情况下，改变运算器的功能设置，观察运算器的输出，填入下页表格中，并和理论分析进行比较、验证。
表2.3.3ALU运算器真值表运算控制运算表达式M S2 S1 S0 AX BX 运算结果带进位算术加A+B+C 0 0 0 0 4417 4391 FUN=(87A8)带借位算术减A-B-C 0 0 0 1 4417 4391 FUN=(0086)带进位左移RLC A 0 0 1 0 4417 4391 FUN=(882E)带进位右移RRC A 0 0 1 1 4417 4391 FUN=(220B)算术加A+B 0 1 0 0 4417 4391 FUN=(87A8)算术减A-B 0 1 0 1 4417 4391 FUN=(0086)左移RL A 0 1 1 0 4417 4391 FUN=(882E)右移RR A 0 1 1 1 4417 4391 FUN=(A20B)取BX值 B 1 0 0 0 4417 4391 FUN=(4391)AX取反NOT A 1 0 0 1 4417 4391 FUN=(BBE8)AX减1 A-1 1 0 1 0 4417 4391 FUN=(4416)清零0 1 0 1 1 4417 4391 FUN=(0000)逻辑或 A OR B 1 1 0 0 4417 4391 FUN=(4797)逻辑与 A AND B 1 1 0 1 4417 4391 FUN=(4011)AX加1 A+1 1 1 1 0 4417 4391 FUN=(4418)取AX值 A 1 1 1 1 4417 4391 FUN=(4417)实验4进位控制与零标志1.标志控制原理图2-3-2标志位锁存原理图(1)进位标志CY运算标志CY是带复位可预置的进位标志，在运算时由M信号控制，当M=0时，按【单拍】按钮，在DRCK上升沿把当前运算溢出位（进位或借位）打入CY的锁存输出端Q2。
在M=1时，由CN位控制CY的“位操作”。
当CN=0时，按【单拍】按钮，在DRCK上升沿执行CY的置“1”、清零、取反操作；遇M=1、CN=1时，CY保持原始状态。
CY的复位端由管理CPU直接控制。
(2)零标志Z零标志Z是带复位端的运算结果判零标志，取源于运算器输出FUN。
当FUN=00h时，zd为“1”，反之为“0”。
；零标志由M信号控制，当M=0时，按【单拍】按钮，在DRCK 上升沿把当前zd打入Z（零标志）的锁存输出端Q1。
遇M=1，零标志Z保持原始状态。
(3)标志位的初始化标志位的清零端由系统掌控与控位无关，在手动实验中需要清标志时，通过按动【返回】键来实现标志位的初始化。
系统提供CY与Z的状态灯，其显示特征为：进位标志CY=1时，灯“亮”，反之灯“灭”；零标志Z=1时，灯“亮”，反之灯“灭”。
2. 实验连线① 按实验指导书P11页表2.3.2的要求搭接运算器。
② 进位控制信号CN 与K14所对应的引出端M14相连。
3. 进位标志CY 实验 (1) CY 标志控制实验 ① 进位控制流程② 按上流程建立控制状态，参照下表改变方式控制，按【单拍】观察CY 灯的变化进位控制 标志初始化 CY=0方式选择 按【返回】键位操作关闭控位 K23~K0=全”1”进位标志位操作 进位 功能说明 K15 K14 K7 K6T CYM CN XP W 1 0 0 1 ↑ 0 清零1 0 1 1 ↑ 1 置位 1 0 X 0 ↑ /CY取反(2) 进位运算实验① 按【返回】键，通过I/O 单元向AX 、BX 分别置数5678h 、ABCDh ，操作如下：置数 I/O=FFFEh 数据来源 I/O 单元 AX=FFFEh 置数 I/O=0003h BX=0003h 按【单拍】按钮② 带进位加减法运算流程运算控制数据来源FUN加减选择 运算标志 CY 关闭控位K23~K0=全”1”③在完成上流程中规定的设置操作后，按下列顺序执行带进位加减法运算实验：带进位加法令K11=0 AX=0FFFEH,BX=0003H,CY=0,DBUS=FUN=0001H 按【单拍】钮AX= 0001H,BX=0003H,CY=1,DBUS=FUN=0005H再按【单拍】钮AX= 0005H,BX=0003H,CY=0,DBUS=FUN=0008H带进位减法令K11=1 AX= 0005H,BX=0003H,CY=0,DBUS=FUN=0002H 按【单拍】钮AX= 0002H,BX=0003H,CY=0,DBUS=FUN=0FFFFH再按【单拍】钮AX=0FFFFH,BX=0003H,CY=1,DBUS=FUN=0FFFBH(3)零标志实验（字识别）①向寄存器AX和BX置数通过“I/O输入输出单元”向AX、BX均置数0001h，操作步骤如下：② 验证零标志锁存功能按【返回】键清Z 标志，按下流程建立零标志运算控制状态。