FIR数字滤波器分布式算法的原理及FPGA实现
FIR数字滤波器的FPGA实现研究
FIR数字滤波器的FPGA实现研究技术分类：可编程器件 | 2010-04-26电子设计工程刘庆良卢荣军李建清如今，FPGA已成为数字信号处理系统的核心器件，尤其在数字通信、网络、视频和图像处理等领域。
现在的FPGA不仅包含查找表、寄存器、多路复用器、分布式块存储器，而且还嵌入专用的快速加法器、乘法器和输入，输出设备。
FPGA具有实现高速并行运算的能力，因而成为高性能数字信号处理的理想器件。
此外，与专用集成电路(ASIC)相比，FPGA 具有可重复编程的优点。
根据单位脉冲响应的不同，数字滤波器主要分为有限脉冲响应(FIR)和无限脉冲响应(IIR)2大类。
在同样的设计要求下，IIR方式计算工作量较小。
但难以得到线性相位响应，且系统不易稳定；FIR方式的计算工作量稍大，但在设计任意幅频特性时，能保证严格的线性相位特性；由于其实现结构主要是非递归的，FlR滤波器可以稳定工作。
FIR数字滤波器是数字多普勒接收机的重要组成部分，因此，研究FIR数字滤波器的实现技术具有重要意义。
随着FPGA技术的不断发展，FPGA逐渐成为信号处理的主流器件。
而在FPGA中，数字滤波器不同的实现方法所消耗的FPGA资源是不同的，且对滤波器的性能影响也有较大差异。
1 FIR滤波器的原理及结构FIR滤波器存在N个抽头的h(n)，N称为滤波器的阶数，其数学表达式为：式中，x(k)为第k时刻的采样值，y(n)为滤波器输出。
h(k)为FIR滤波器的第k级抽头系数。
通过对h(k)进行Z变换得到FIR的传递函数H(Z)，其在Z域内的形式如下：因此，根据传递函数H(Z)和FIR滤波器系数的对称性，可得FIR滤波器的一般实现结构，如图1所示。
从串行结构中可以看出，FIR滤波过程就是一个信号逐级延迟的过程，将各级延迟输出加权累加，得到滤波输出，其中最主要的运算是乘累加运算。
FIR每完成一次滤波过程需要进行N次乘法和(N-1)次加法运算，N为滤波器的阶数。
基于FPGA流水线分布式算法的FIR滤波器的实现
基于FPGA流水线分布式算法的FIR滤波器的实现基于FPGA流水线分布式算法的FIR滤波器的实现摘要：提出了一种采用现场可编码门阵列器件（FPGA）并利用窗函数法实现线性FIR数字滤波器的设计方案，并以一个十六阶低通FIR 数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。
对于在FPGA中实现FIR滤波器的关键——乘加运算，给出了将乘加运算转化为查找表的分布式算法。
设计的电路通过软件进行了验证并进行了硬件仿真，结果表明：电路工作正确可靠，能满足设计要求。
关键词：FIR滤波器 FPGA 窗函数分布式算法流水线随着数字技术日益广泛的应用，以现场可编程门阵列（FPGA）为代表的ASIC器件得到了迅速普及和发展，器件集成度和速度都在高速长。
FPGA既具有门阵列的高逻辑密度和高可靠性，又具有可编码逻辑器件的用户可编程特性，可以减少系统设计和维护的风险，降低产品成本，缩短设计周期。
分布式算法是一种以实现乘加运算为目的的运算方法。
它与传统算法实现乘加运算的不同在于执行部分积运算的先后顺序不同。
简单地说，分布式算法在完成乘加功能时是通过将各输入数据每一对应位产生的部分积预先进相加形成相应部分积，然后在对各部门积进行累加形成最终结果，而传统算法是等到所有乘积产生之后再进行相加来完成乘加运算的。
与传统算法相比，分布式算法可极大地减少硬件电路规模，很容易实现流水线处理，提高电路的执行速度。
(范文先生网收集整理)FPGA有着规整的内部逻辑块阵列和丰富的连线资源，特别适合细粒度和高并行度结构特点的数字信号处理任务，如FIR、FFT等。
本文详细讨论利用FPGA实现FIR滤波器的设计过程，并且对设计中的关键技术——分布式算法进行详细描述。
1 FIR和分布式算法1.1 FIR的基本概念FIR滤波器的数学表达式为：式中，N是FIR滤波器的抽头数，x(n)表示第n时刻的输入样本；h(i)是FIR滤波器的第i级抽头系数。
基于分布式算法的FIR滤波器设计及FPGA实现
2018年6月第3期现代导航·203·基于分布式算法的FIR滤波器设计及FPGA实现靳鹏（中国电子科技集团公司第二十研究所，西安 710068）摘 要:本文对基于分布式算法的FIR滤波器的设计及FPGA实现进行了研究，提出了一种基于分布式算法的FIR滤波器设计方法，讨论了分布式算法的基本原理，给出了基于分布式算法的FIR滤波器设计及FPGA实现，并进行了仿真验证，结果符合设计预期。
关键词：分布式算法；FIR滤波器；FPGA中图分类号：TN959 文献标识码：A 文章编号：1674-7976-(2018)03-203-04 Design of FIR Filter Based on Distributed Arithmetic andImplementation by Using FPGAJIN PengAbstract: In this paper, implementation of FIR filter using FPGA based on Distributed Arithmetic (DA) is studied.A design method of FIR filter design based on Distributed Arithmetic is proposed.The basic principle of Distributed Arithmetic is discussed.The design of FIR filter based on Distributed Arithmetic and implementation by using FPGA is presented.The proposed filter has been simulated, and the requirement is satisfied.Key words: Distributed Arithmetic; FIR Filter; FPGA0 引言作为数字信号处理中常用的一种基本处理模块，数字滤波器在数字信号处理中有着重要地位。
FIR滤波器的FPGA设计与实现
FIR滤波器的FPGA设计与实现摘要滤波器，就是对电路网络中某一特定频率的频点或这个除了这个频点以外的频率进行有效滤除，从而得到一个特定频率的电信号，当然也可以用以消除某一个特定频率后的电信号的这样一种器件。
而所谓的FIR滤波器，其中FIR为Finite Impulse Response 的缩写，即指有限脉冲响应滤波器（以下简称为FIR滤波器）。
FIR滤波器由于本身可以设计成任意的幅频特性的滤波器，且同时能够保证精确、严格的相位线性，这就保证了它能够拥有一个稳定的系统。
因此，FIR滤波器已经成为数字系统与数字信号处理中，以及在通信系统等领域最重要的一种滤波器。
关键词：滤波器、有限脉冲响应、可编程门列阵。
SummaryFilter, the frequency of the circuit is a network of a specific frequency or frequency other than the frequency effectively filtered out to obtain a specific frequency of the power signal or a power signal to eliminate the specific frequency after . The so-called FIR filter, wherein the FIR Finite Impulse Response Abbreviation - finite impulse response filter (hereinafter simply referred to as an FIR filter). FIR filter can be designed arbitrarily because of theiramplitude-frequency characteristics of the filter, and simultaneously to ensure accurate and strict linear phase, which ensures that it has a stable system. Therefore, FIR filter has become a digital system with digital signal processing, as well as in the field of communication systems, etc. The most important kind of filter.Key words：Filter, Finite Impulse Response,Field-Programmable Gate Array引言线性时不变系统（Linear Time-Invariant System, L.T.I）是信号与系统处理以及信号系统处理中中最常见的系统。
基于FPGA并行分布式算法的FIR滤波器的实现
© 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.
250
黑 龙 江 科 技 学 院 学 报 第 16 卷
一个高阶滤波器的输出 。在实际应用中 , 当系数 增大时 ,可以采用级联或串并结合的方式来减小 设计规模 。 ALTERA 公司的 FELEX10K系列芯片具有查找 [2] 表结构 ,利用其实现采用全局并行的 F IR 数字滤 波器 , 也即将输入 x ( n ) 经过不同的延迟后同时进 行处理 。下面采用该系列芯片来实现一个长度为 4 [3 ] 的 F IR 滤波器 , 其结构如图 3 所示 (虚线为流水 线寄存器 ) 。
0
+ xB - 2 [ 0 ] 2
B - 1
B - 2
+…+
x0 [ 0 ] 2 ) + c[ 1 ] ( xB - 1 [ 1 ] 2 xB - 2 [ 1 ] 2
B - 2
+
+ … + x0 [ 1 ] 2 ) + … +
B - 1
0
c[N - 1 ] ( xB - 1 [N - 1 ] 2 xB - 2 [N - 1 ] 2
© 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.
第 4期
赵金宪 ,等 : 基于 FPGA 并行分布式算法的 F IR 滤波器的实现
249
于程序顺序执行 ,其执行速度必然不快 。 FPGA 有 着规整的内部逻辑阵列和丰富的连线资源 , 特别 适合于数字信号处理任务 , 相对于串行运算为主 导的通用 D SP 芯片来说 , 其并行性和可扩展性更 好 。但长期以来 , FPGA 一直被用于系统逻辑或时 序控制上 , 很少有信号处理方面的应用 。其原因 主要是 FPGA 中缺乏 实现 乘法 运算 的有 效结 构 。 现在这个问题得到了解决 ,使 FPGA 在数字信号处 理方面有了长足的发展 。
优化FIR数字滤波器的FPGA实现
优化FIR数字滤波器的FPGA实现(1)2011-05-11 23:18:11 来源:现代电子技术关键字：FPGA 数字滤波器FIR Matlab摘要：基于提高速度和减少面积的理念，对传统的FIR数字滤波器进行改良。
考虑到FPGA 的实现特点，研究并设计了采用Radix-2的Booth算法乘法器以及结合了CSA加法器和树型结构的快速加法器，并成功应用于FIR数字滤波器的设计中。
滤波器的系数由Matlab设计产生。
仿真和综合结果表明，Booth算法乘法器和CSA算法加法器树，在满足FIR数字滤波器的性能要求的同时，在电路实现面积上、尤其是速度上有明显的优化；并且当数据量越多时，优化也越明显。
关键词：Matlab；Booth算法；CSA算法；ISE研究数字滤波器的意义就在于它们正日益成为一种主要的DSP(DigitaI Signal Processing)运算，并正在逐渐代替传统的模拟滤波器。
它可以保证任意幅频特性的同时具有严格的线性相频特性。
而现场可编程门阵列(Field Programmable Gate Array，FPGA)可并行执行的特点决定它更加广泛地应用于实时数字信号处理领域。
不能想象今天的生活如果没有音频；视频和言语交际的样子，而这些都要应用数字信号处理技术。
并且在任何时候，高性能，低规模，低成本都是设计的目标。
滤波器(Finite Impulse Response，FIR)的实现方法有很多种，最常见的有串行结构和并行结构方法。
前者根据FIR滤波器的实现表达式，将滤波器实质看作是做一个乘累加运算。
一次乘累加运算的次数由滤波器的阶数来决定。
这种方法使用硬件资源相对较少，但速度较慢。
并行结构的方法，将滤波器的串行实现展开，就可以直接用多个乘法器和加法器并行实现，其可以在一个时钟周期内完成一次滤波，但要占用大量的乘累加器，器件延迟比较大。
目前为了满足面积和速度的需要，人们通常采用Booth算法、CSD算法，分布式算法等技术对FIR设计进行优化，优化效果各有利弊。
FIR数字滤波器的FPGA设计与实现
数 字滤波器是语 音与 图像处理 、模式识别 、雷达信 号处 理 、频谱分析等应 用中的一种 基本的处理部件 ，它 能满足滤
（［］口 ［］ ［ｘ一ｌ＋ ｃＯｘ一０ ＋ｃ ］口 【 …＋ ［ ｌ １ Ｉ】 ｃＮ一１ １ 】 ［ 一 Ⅳ一１ ２－ ］ ａ ）
＋（［］ ２ 】 ［ ｘ 一［ ＋…＋ｃＮ 一１ 口２Ｎ 一１ ２ ｃＯｘ一【 ＋ｃ１ ｓ２１ ０ ］ ］ ［ ］ 一Ｉ ｘ ］ ）
上 面 对 分 布 式 算 法 做 了 个 概 述 ，但 就 实 现 方 式 来 说 ，分 布 式 算 法 又 分 为 串行 方 式 和 并 行 方 式 。 串行 方 式 规 模 小 但 速
法 实现 。若使用传统的乘累加结构来设计 Ｆ Ｒ数字滤波器 ， Ｉ 那么就需要进行 Ｌ １次加 法和 Ｌ次乘法 ，硬件 的规模较大 ， － 速度也较慢 ，不适用于高速 的处理和运算 。因此，本设计采 用 了速度和 规模 都较理想 的分布式算法 。下面 就对分布式算 法作个概述 。 个线性时不变 网络 的输 出可 以用下式表示 ：
２０ ０ ８年第 １ Ｏ期 （ 总第 １ ０期 ） １
大 众 科 技
ＤＡ ＺＨｏ ＮＧ ｌ ＫＥＪ
Ｎｏ １ ． ０。２ ０ ０ ８
（ ｕ ｌｔ ｅｙＮ ．１ ） Ｃ ｍｕａｉ ｌ ｏ１ ｖ ０
Ｆ Ｉ Ｒ数字滤波器 的 Ｆ Ｇ Ｐ Ａ设计 与实现
项 正 山 ，胡 蓉花
（ 桂林 长海发展 有限责任 公 司 ，广西 桂林 ５ １０ ） ４０ １
【 摘 要 】提 出了一种基 于现场可编程 门阵列器件 Ｆ Ｇ Ｐ Ａ并利 用窗函数 法 实现一个 １ ６阶线性 ＦＲ 数 字滤波器的设计方 法。 Ｉ．
基于FPGA的FIR数字滤波器设计与实现
基于FPGA的FIR数字滤波器设计与实现佚名【摘要】简要介绍了FIR数字滤波器的结构特点和基本原理，提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。
在Matlab/Simulink 环境下，采用DSP Builder模块搭建FIR模型，根据FDATool工具对FIR滤波器进行了设计，然后进行系统级仿真和ModelSim功能仿真，其仿真结果表明其数字滤波器的滤波效果良好。
通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中，从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图，结果符合预期。
%The structure feature and the basic principle of FIR digital filter is introduced briefly. The basic design process and implementation scheme of the FIR digital filter based on FPGA and DSP Builder is proposed in this paper. FIR model is structured with DSP Builder module in the Matlab/Simulink environment. The FIR digital filter is designed according to the FDA⁃Tool. The system level simulation and ModelSim function simulation were completed. The simulation results show that the filter has excellent effect. The model is converted to VHDL language through SingalCompiler and added to FPGA hardware design. The real⁃time waveform graph of the FIR digital filter was received by the virtual logic analysis tool SignalTapⅡ in QuartusⅡ. The results conform to the expected requirement.【期刊名称】《现代电子技术》【年(卷),期】2013(000)014【总页数】4页(P123-126)【关键词】FPGA;DSP Builder;FIR数字滤波器;ModelSim功能仿真【正文语种】中文【中图分类】TN911-34在信息信号处理过程中，数字滤波器是信号处理中使用最广泛的一种方法。
FIR滤波器的FPGA设计与实现
第25卷第—期电子计工程2017^ 4月Vol.25 No.24 Electronic Design Engineering Dec. 2017FPAA%针'（规陈援援，刘有耀(西安邮电大学电子工程学院，陕西西安710061)摘要：本文针对快速、准确选择参数符合项目要求的滤波器设计方法的目的，通过系统的介绍有限脉冲响应（Finite Impulse Response，FIR)滤波器的原理、结构形式以及几种FIR滤波器设计方法，结合MATLAB软件提供的专用数字滤波器设计工具包FDAT00L，以及Quart?J软件提供的FIR核实现快速、便捷的设计F IR滤波器的几个具体实验，得出结论证实了熟练使用FDAT00L工具和FIR核比直接编写代码设计F IR滤波器更加方便、快捷，但编写代码具有灵活性更强的优势。
关键词+有限冲击响应2MATLAB;数字滤波器；FIR核中图分类号：TN713+.7 文献标识码：A文章编号+1674-6236(2017)24-0065-05FIR filter of the FPGA design and implementationCHEN Yuan-yuan,LIU You-yao(&'an University of P osts&Telecommunications,Xi'an710061 ,China)Abstract: I n o rder to choice the method of filter design which the parameters conform to the projectrapidly and accurately,this paper systematically introduce the principle,structure and several kinds ofdesign method of the Finite I mpulse Response(Finite I mpulse Response,F I R)filter,combined with MATLAB software which provide dedicated digital filter design tool called FDAT00L,and Quartus IIsoftware which provide F I R core realize design F I R filter rapidly and conveniently combine with severa specific experiments,the conclusion prove that skilled use FDAT00L tool and F I R core than write codesdirectly to design F I R filter are more convenient and quick,however writing codes have the advantage ofmore flexibility.Key words:finite impulse response;MATLAB;digital filter;F I R coreFIR(Finite Impulse Response)数字滤波器是非 递归型滤波器的简称，又叫有限长单位冲激响应滤 波器，是数字信号处理中较基本的单元，其稳定性 好、精度高、可以实现线性相位，在信号的滤波、检测 及预测等信息处理过程中都C要广泛应用到FIR数 字滤波器。
FIR滤波器工作原理（算法）以及verilog算法实现（包含与IIR的一些对比）
FIR滤波器⼯作原理（算法）以及verilog算法实现（包含与IIR的⼀些对⽐） 滤波器在2017年IC前端的笔试中，出现频率⼗分的⾼。
不论今后是否会涉及，还是要记住⼀些会⽐较好。
接下来就将从这四个⽅⾯来讲解，FIR数字滤波器的⼯作原理(算法)与verilog实现。
·什么是FIR数字滤波器 ·FIR数字滤波器与IIR数字滤波器的对⽐ ·从sobel算法、⾼斯滤波算法着⼿，讲解FIR滤波器算法 ·FIR数字滤波器的⼏种verilog代码实现⼀、什么是FIR数字滤波器 FIR滤波器的全称是Finite Impulse Respond Filter。
中⽂全称是有限脉冲响应滤波器，它也叫做⾮递归型滤波器。
它的作⽤和所有的滤波器⼀样，通过算法来使某刻的值处在⼀个更为准确的值，这句话看着很绕，但是在后⾯的三种算法的介绍中，应该可以理解我在这⾥说的这句话的含义。
(它⽐‘通过算法来去除杂波’这句话，更清楚明⽩)。
实现数字滤波，就必须要有数字信号，所以这⾥要通过A/D转换，来使得模拟信号变为数值，才好带⼊算法中计算，然后⽤D/A转换，输出模拟信号。
⼆、FIR数字滤波器与IIR数字滤波器的对⽐ 这⾥说了与IIR数字滤波器的对⽐，那什么是IIR数字滤波器呢？ IIR数字滤波器全称是Infinite Impulse Respond Filter。
中⽂全称是⽆限脉冲响应滤波器，它也叫做递归型滤波器。
⼆者特点⽐较： FIR滤波器特点：1. 没有反馈回路，稳定性强。
即FIR滤波器只需要有当前数据，和历史输⼊数据，不需要历史滤波输出数据的参与(这是它与IIR最⼤的区别了，后⾯许多差别也就是因为这个⽽来的)。
因为滤波的输出本来就是⼀个舍⼊值，若带⼊下⼀次的计算中，就会在这个舍⼊值(⾮精准值)基础上再⼀次的舍⼊，进⾏N次，会产⽣微⼩的寄⽣振荡。
2. 算法计算完成后与原先数据有线性的相位差，更容易将计算后的信号相位还原成原相位(通过左右平移的⽅式直接修正)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8,0 分布式算法中的乘累加公式推导及核心代码实现
设 ’ 是 数 据 的 字 宽 ! () 是 分 布 式 算 法 第 ) 位 的 结 果!则有 $
*+ / " 6 ,-$./01, 8 + / "0 ++ / " N *+ / +
表 + 相 对 应 的 $#%&’ 表
6 ,-#./01, - + / "2++ / " N ,-#./01, - + / +2++ / + N *+ / , 6 ,-#./01, - + / "2++ / " N ,-#./01, - + / +2++ / + N ,-#./01, - + / ,2++ / , N " N ,-#./01, -5 & 6 F ,-#./01, - + / "2N " ,-#./01, - + / +2 + N " ,-#./01, - + / ,2N " N " ,-#./01, -52H++ / " O ++ / "
有 了 该 关 系 式 ! 就 可 以 通 过 P:QGGGC::< 循 环 ! 使 用 一 条语句完成分布式乘累加算法# 具体如下$
P:Q = E= 5 ?: R/ " C::< *23* S+N?B1C>:I?- ) 2T+’ / " U >=V C::<U
% 下 转 第 WW 页 &
W+
欢迎邮购本刊 $%%&’$%%% 年光盘版 ! 每套 $() 元
<-; 的 软 件 开 发 一 般 分 为 三 个 阶 段 & % 6 ! 编 写 I 代
码 $ %$ ! 如 果 不 满 足 实 时 性 要 求 # 则 要 优 化 I 代 码 $ %5 ! 若仍不满足实时性要求#则 要对 关键 性代码 用线 性汇编 改写" 对于本文所设计的信号处理机#由于利用了三个 高 速 的 <-; 芯 片 并 行 处 理 # 再 加 上 对 I 程 序 进 行 了 人 工 优 化 和 H& 提 供 的 I 编 译 器 具 有 的 良 好 的 编 译 性 能 #
!电子技术应用 " !""# 年第 ! 期
集成电路应用
(根 据 二 次 检 测 结 果 控 制 导 引 头 状 态 的 切 换 " (通 过 低 速 >F< 转 换 器 获 得 天 线 的 角 度 和 速 度 # 通 过 低 速 <F> 转 换 器 控 制 天 线 的 角 度 或 速 度 " (通 过 多 通 道 串 口 % /IJ-; ! 接 收 被 动 通 道 的 检 测 信 息#完成主被动信息融合 " (通 过 异 步 串 口 和 上 位 机 进 行 通 讯 & 传 送 导 引 头 状 态或接收上位机命令" % 5 ! 被 动 板 <-; (利 用 </> 读 取 高 速 >F< 采 样 数 据 " (对 采 样 数 据 进 行 检 测 " (将 检 测 结 果 通 过 /IJ-; 送 给 主 动 板 <-;? "
图 + ()*$ 算 法 结 构 图
寄
累 加 器
%&’
存 器
图 , 状态机的实现
%+&系 统 时 钟 与 数 据 输 入 时 钟 的 关 系
图 " ()*$ 实 现 分 布 式 算 法 的 硬 件 结 构
根据上述的状态转移关系!可以得出$每输入一个 数 据 ! 在 下 一 次 数 据 输 入 之 前 ! 需 要 在 状 态 J" 停 留 一 个 数 据 宽 度 % 三 位 & 的 时 钟 时 间 ! 在 J+ 停 留 一 个 时 钟 的 数 据输出时间# 也就是说!系统时钟频率应是数据输入频 率 的 7 倍 ! 即 &KCL:KL 6 7&ME= #
* * /)4
% 乘累加运算的位宽分配
"#$ 算 法 最 主 要 的 就 是 进 行 乘 累 加 运 算 " 假 设 采 样 信号的位宽用 * 来表示# 则 * 位与 * 位的乘积结果需
要 5* 位 的 寄 存 器 来 保 存 ’ 如 果 两 个 操 作 数 都 是 有 符 号 数 # 则乘积只有 5*34 个有效位 # 因为产生了两个符号位 " 为了使累加器的结果不产生溢出#需要对累加器进 行 冗 余 设 计 # 也 就 是 说 要 在 累 加 器 5* 的 位 宽 上 多 设 计 出 + 位 # 累 加 器 的 长 度 , 计 算 方 式 如 下 $" 为 滤 波 器 的 长度&% 对 于 无 符 号 数 % , 25*-+ 25* 6789 5 " 对 于 有 符 号 数 % , 25*-+ 25* 6789 5 " 34
数 字 滤 波 器 正 在 迅 速 地 代 替 传 统 的 由 ! !" !# 元 件 和 运 算 放 大 器 组 成 的 模 拟 滤 波 器 并 且 日 益 成 为 "#$ 的 一 种 主 要 处 理 环 节 " %$&’ 也 在 逐 渐 取 代 (#)* 和 $"#$ # 用 作 前 端 数 字 信 号 处 理 的 运 算 $ 如 % %)+ 滤 波 ! *,+")* 算 法 或 %%- & " 乘 累 加 运 算 是 实 现 大 多 数 "#$ 算 法 的 重 要途径 # 而分布式算法则能够大大提高乘累加运算的效能 " 法 在 滤 波 器 设 计 方 面 显 示 出 了 很 高 的 效 率 # 自 5> 世 纪 ?> 年 代 初 以 来 越 来 越 受 到 人 们 的 重 视 " 分 布 式 算 法 是 基 于 查 找 表 的 一 种 计 算 方 法 # 在 利 用 %$&( 实 现 数 字 信 号 处理方面发挥着重要的作用#可以大大提高信号的 处 理 效率" 它主要应用于数字滤波!频率转换等数字信号处 理的乘累加运算" 分布式算法推导如下% 设 .( 是 已 知 常 数 $ 如 滤 波 器 系 数 ! %%- 中 的 正 弦 @ 余 弦 基 本 函 数 等 & # ’( . % 1 是 变 量 # 可 以 看 作 是 % 时 刻 的 第 ( 个 采 样 输 入 数 据 #&.%1 代 表 % 时 刻 的 系 统 响 应 " 那 么 它 们 的内积为%
图 : 整机处理流程
整 个程 序都 是利用 I 代码 实现#完 全能 够满 足信号 处理 实时性的要求" 本 文 设 计 的 以 H/-5$?I:$?$ 为 核 心 处 理 器 的 信 号 处理机已应用于某导引头的原理样机# 并经过外场试 验#性 能指 标满足 了系 统各 方面的 要求 #效果理 想" 参考文献 6 任 丽 香 # 李 方 慧 # 马 淑 芬 7 H/-5$?I:??? 系 列 <-;L 的 原 理
& . % 12 ! .(’( $ % & 2 ! ! .(’(050
(24 (24 02>
2 . .4’4> 6 .5’5> 6 ++ 6 .*’*> 15> 6. .4’44 6 .5’54 6 ++ 6 .*’*4 154 ! 6. .4’45 6 .5’55 6 ++ 6 .*’*5 155 ! 6. .4’4B 6 .5’5B 6 ++ 6 .*’*B 15B
! 采 用 分 布 式 算 法 实 现 "#$ 数 字 滤 波 器
为 了 说 明 问 题 ! 以 一 个 三 个 系 数 的 (34 数 字 滤 波 器 为 例 设 计 分 布 式 算 法 ! 字 宽 也 设 置 为 三 位 # 设 (34 数 字 滤 波 器 系 数 为 $ % -5267. % 8"26+. % -+26, # 相 对 应 的 $#%&’ 表如表 + 所示# 在 进 行 ()*$ 设 计 时 ! 该 表 以 组 件 9:;<:=>=? 形 式 构 建 ! 设 置 为 4@A 结 构 ! 提 供 输 入 寻 址 端 口 ?B1C>DE=F+GG5 H !
& . % /0 ’ . % 1 $ . % 12 ! ’ . ( 1 $ . %) ( 12 ! $ . ( 1 ’ . %)( 1
( (
& . % 12 ! .( ’ (. % 1
(24
.41
式 中 #’ .%1 是 输 入 信 号 #& .%1 是 卷 积 输 出 #$ .%1 是 系 统 的 单 位 脉 冲 响 应 " 可 以 看 出 # 每 次 采 样 &.%1 需 要 进 行 " 次 乘 法 和 " 34 次 加 法 操 作 实 现 乘 累 加 之 和 # 其 中 " 是 滤 波 器 单 位 脉 冲 响 应 $.%1 的 长 度 " 可 以 发 现 # 当 " 很 大 时 # 每 计算一个点#则需要很长的延迟时间"
++
! 6. .4’4 $ / 34 & 6 .5’5 $ / 34 & 6 ++ 6 .*’ * $ / 34 & 15 $ / 34 &