FIR带通滤波器的FPGA实现
基于FPGA的FIR数字滤波器的实现
Ｇ ｒ ａ ｐ ｈ ） 算法进 一步 简化 Ｃ Ｓ Ｄ编码 ． 然后采 用 Ａ ｌ ｔ ｅ ｒ ａ 公
司的 Ｆ Ｐ Ｇ Ａ芯片来实现信号处理中的 Ｆ Ｉ Ｒ数字滤波器．
实验证 明这是 一种 Ｆ Ｉ Ｒ数 字 滤 波 器 的 较 好 的 设 计 选 择， 具 有 应 用 价值
ＨＵＡ Ｚ ｅ ， ＺＨＡＯ Ｘｉ ｎ ｇ －ｈ ａ ｎ ｇ ， Ｆ Ｕ Ｚ ｈ ａ ｏ － ｙ ａ ｎ ｇ ， Ｌ Ｕ Ｙｏ ｕ ， Ｚ ＨＡＮＧ Ｎｉ
（ １ ） 从最低有效位开始 ． 用 １ ０ …（ ） － １ 取 代 所 有 大 于 ２的 １ 序 列 。此 外 还 需 用 １ １ ０ — １ 取代 １ ０ １ １ 。 （ ２ ） 从最高有效位开始 ， 用０ １ １ 代替 １ ０ － １ 。 例如 ：
（ ９ １ ） １ ０ ＝ （ １ ０ １ １ ０ １ １ ） ２ － （ １ １ ０ 旷１ ０ － １ ） 佳ｃ ｓ Ｄ
收稿 日期 ： ２ ０１ ３ — ０ ９ —１ ０ 修稿 日期 ： ２ ０ １ ３ —１ ０ —１ ０
作 者 简介 ： 陈剑 冰 ， 男， 本科 ， 研 究 方 向 为信 号 处理
④ 现 代 计算 机 ２ ０ １ ３ ． １ ０ 中
Ａｐ ｐ ｌ ｉ ｃ ａ ｔ ｉ ｏ ｎ ｏ ｆ Ｈｅ ｔ ｅ ｒ Ｏ ｇ ｅ ｎ ｅ Ｏｕ Ｓ Ｓｙ ｓ ｔ ｅ ｍ Ｉ ｎ ｔ ｅ ｇ ｒ ａ ｔ ｉ ｏ ｎ ｉ ｎ Ｉ ｎ ｔ ｅ ｌ ｌ ｉ ｇ ｅｎ ｔ Ｔｒ ａ ｎ ｓ ｐ ｏｒ ｔ ａ ｔ ｉ ｏ ｎ Ｉ ｎ ｔ ｅ ｇ ｒ ａ ｔ ｅ ｄ Ｉ ｎ ｆ ｏ ｒ ｍａ ｔ ｉ ｏ ｎ ＰＩ ａ ｔ ｆ Ｏｒ ｍ
★基 金 项 目： 广 东省 科 技 厅 产 学研 项 目（ Ｎｏ ＿ ２ ０ １ ２ Ｂ ０ ９ １ １ ０ ０ ３ ４ ９ ） 、 广 东省 经 信 委 项 目（ Ｎｏ ． Ｇ ＤＥ Ｉ Ｄ２ ０ １ ０ Ｉ ｓ ０ ３ ４ ） 、 广 州市 越 秀 区科 技 项 目 （ Ｎｏ ． ２ ０ １ ２ 一 Ｇ Ｘ一 ０ ０ ４ ）
基于FPGA的通用FIR滤波器设计
－
４９５ ６
． ． ． ． ． ． ． ． ． ． ． ． ． ． — —
实
验
技
术
与
管
理
第 ２ ７卷
第 １ ０期
２１ ０ ０年 １ Ｏ月
．
ＣＮ１ — ２ ３ Ｔ １ ０ ４／
Ｅｘ ｅ ｉ ｎｔ ｌＴｅ ｈｎＭ ｎ ｇ ｍｅ ｔ ｎ
中 图分 类号 ： Ｎ７ ３ Ｔ １ 文献标志码 ： Ａ 文 章编 号 ： ０ ２ ４ ５ （ ０ ０ １ — ０ ９ ０ １ ０— ９６ ２ １ ）０ ０ ６ — ４
Ｄｅｉｎ ｏ ｎｖｒａ Ｉ ｆｔｒｂ ｓｄｏ Ｐ ｓｇ ｆｕ ｉｅｓｌ Ｒ ｉ ｅ ａｅ ｎ Ｆ ＧＡ Ｆ ｌ
Ｖ０ ． ７ ＮＯ ０ Ｏｃ ．２０ ０ １２ ．１ ｔ １
基 于 Ｆ Ｇ 的通 用 ＦＲ滤 波器 设 计 ＰＡ Ｉ
聂 伟 ，杨 胜 姚 ，王 岩 嵩
（ 京 化 工 大 学 计 算机 系统 与 通信 实验 中心 ，北 京 １０ ２ ） 北 ０ ０ ９
摘
要 ：提 出 了一 种 基 于 ＦＰ ＧＡ（ｉｌ ｒ ｇ ａ ｆ ｄｐ ｏ ｒｍｍａ ｌ ａｅａ ｒｙ 的 通 用 Ｆ Ｒ（ｉｉｅｉ ｕｓ ｅ ｐ ｎ ｅ 滤 波 器 设 ｅ ｂｅｇ ｔ ｒａ ） Ｉ ｆｎｔ ｍｐ ｌｅｒｓ ｏ ｓ ）
ｂ ｎ —ｔ ｐ。ａ ｄ ｉ ｈ ｓｔ ｅａ ｖ ｎ ａ ｅ ｆｈｇ ｒ ｑ ｅ ｃ ｅ ｏｕ ｉｎ ａ ｄ ｌｓ ｅ ｏ ｒｅｎ ｅ ｅ ．Ｔｈ ｏ ｇ ａｌｂ ａ ｄ ＦＰ ａ ｄ ｓｏ ｎ ｔ ａ ｈ ｄ ａ ｔ ｇ ｓｏ ｉ ｈ ｆｅ ｕ ｎ ｙ ｒｓ ｌ ｔ ｎ ｓ ｒ ｓ ｕ ｃ ｅ ｄ ｄ ｏ ｅ ｒ ｕ ｈ Ｍ ｔａ ｎ — ＧＡ ｉ ｌｔ ｎ 。ｔ ｅｒ ｓ ｌ ｈ ｗ ｈ ｔｔ ｉ ｆ ｔ ｒｍｅ ｔ ｈ ｅ ｉｎ ｒ ｑ ｉ ｍｅ ｔ ． ｓｍｕ ａ ｉ ｓ ｈ ｅ ｕｔ ｓ ｏ ｔ ａ ｈ ｓ ｉ ｅ ｅ ｓｔ ｅｄ ｓｇ ｅ ｕｒ ｏ ｓ ｌ ｅ ｎｓ Ｋｅ ｒ ｓ ｎ ｖ ｒ ａ Ｒ ｆ ｔ ｒ ｉ ｉ ｌ ｉ ｅ ；ＦＰ ｙ ｗｏ ｄ ：ｕ ｉｅ ｓ ｌＦＩ ｉ ｅ ；ｄｇ ｔ ｌ ｒ ｌ ａ ｆｔ ＧＡ；ｗｉ ｄ ｗ ｔ ｏ ｎ ｏ ｍｅ ｈ ｄ
32阶FIR滤波器的FPGA实现_范晓东
32阶FIR 滤波器的FPGA 实现范晓东1,蔡德林2,桂 岳1,梁本仁1(1.安徽大学电子科学与技术学院 安徽合肥 230039;2.中国电子科技集团公司第38研究所 安徽合肥 230031)摘 要:阐述了有限冲击响应(FIR )低通滤波器的窗函数设计方法,利用并行分布式算法在现场可编程门阵列上实现了32阶FIR 低通滤波器。
采用Altera 公司中Stratix 系列芯片内部的ROM 实现了一种基于查找表结构的FIR 数字滤波器,从而将卷积运算变换成一种查表后的加法运算,提高了运算速度,节省了逻辑单元。
仿真结果表面,基于并行分布式算法的FIR 滤波器最大处理速度可以达到200M Hz 。
关键词:FIR 滤波器;FP GA ;并行分布式算法;Matlab ;Quartus Ⅱ中图分类号:TN713 文献标识码:A 文章编号:10042373X (2009)212186203Implement of 32Orders FIR Filter on FPG AFAN Xiaodong 1,CAI Delin 2,GU I Yue 1,L IAN G Benren 1(1.Electronic Science and Technology Institute ,Anhui University ,Hefei ,230039,China ;2.No.38Institute ,China Electronics Technology Group Corporation ,Hefei ,230031,China )Abstract :Windows function design method of FIR digital filter is introduced ,and the parallel distributed arithmetic is used to implement a 32orders FIR digital ing the Altera ′s Stratix series FP GA to design a new structure of ing the ROM in FP GA ,this design can convert convolution to summation.Thus ,a high process speed is improved and the Logic Ele 2ments (L E )is saved.The result of simulation shows that the max speed of FIR filter can arrive at 200M Hz based on parallel distributed arithmetic.K eywords :FIR filter ;FP GA ;parallel distributed arithmetic ;Matlab ;Quartus Ⅱ收稿日期:2009204222 随着软件无线电的发展,对于滤波器的处理速度要求越来越高。
基于FPGA的高效FIR滤波器设计与实现
（ ａ ）直 接 型 结 构
程 ，其 差分方 程表 达式 为：
收 稿 日期 ：０ ０ ０ — １ ２ １ — ８ １
（）系数 对 称 改进 结构 ｂ
图 １ ＦＲ滤 渡 器 结 构 Ｉ
项 目资 金 ： 国家 ８ ３计 划 资助 项 目（０ ６ Ａ ６ ２２ ６ ２０ Ａ ０ Ｚ ２ ）
Ｆ Ａ ｏ ｌ Ｍａ ａ 信 号 处 理 工 具 箱 里 专 用 的 Ｄ Ｔ ｏ是 ｔｂ ｌ 滤 波器 设计 分 析工 具 ，该 工具 的 主要 作 用是 按 照 设 计 指 标 提 取 滤 波器 系数 。用Ｆ Ａ ０ｌ 计 数 字 Ｄ Ｔ ｏ设 滤 波器 的关 键 在 于滤波 器 类 型 、窗 函数 、滤 波 器 阶 数 、截止 频 率等参 数 的选 择 。其 中窗 函数 用 于
占用 大量 资 源 的乘 法单 元 。分 布 式 算法 （ Ａ Ｄ ）的 提 出可 将乘 法 运算 转换 为 移位 相加 运 算 ，从 而节
滤波 器分 为有 限冲激 响应 数字 滤波 器 ｆＩ １和 无 ＦＲ
ｙ ＝（ （＝２ ［（＋ Ｖ１． ｝ （ （ ） ｎ ２ 一一）（ ２ ｎ ） ） ｉ Ｊ ｝ ） 】 ）
ｋ － － ０
系 数 对 称 的 改 进 型 ＦＲ滤 波 器 的结 构 如 图 １ Ｉ
限 冲激 响应数 字滤 波器 ｆＲ 。相对 于Ｉ Ｉ ） Ｉ Ｉ Ｒ滤波器 ，
具有 具体指 标 的ＦＲ滤 波器 ，再对 滤波 器 系数进 行 处理 ，使之 便 于在 Ｆ Ｇ Ｉ Ｐ Ａ中实现 。然后 采 用 基 于分布式算 法和Ｃ Ｄ编码 的滤波 器结构进 行设 计 ，从 而避免 了乘 法运算 ，节约 了硬件 资源 。 Ｓ
其 流 水 线 的 设 计 方 式 也 提 高 了运 行 速 度 。 Ｍａ ａ 和 Ｍｏｅｓ ｔｂ ｌ ｄ ｌ ｍ仿 真 表 明 ，该 设 计 功 能 正 确 ， 能 ｉ
基于FPGA的线性相移FIR滤波器的实现
目 标等空间分布和运行 状况信息 ． 进行动态监测 ． 分析风险隐患 ， 对可 能发生的突发公共事件进行预测预警 。 ４５３ 突发公 共事件发生后 ． ．－ 通过汇总分析相关地区和部门的预测结 果， 结合事件进展情况 ， 对事件影响 范围 、 影响方式 、 持续 时间和危害 程度等后果进行综合研 判 ４ ． 根据有关应 急预案 ． ．４ ５ 利用对 突发公共事件的研判结果 ． 通过应 急平 台对有关法律法 规 、 政策 、 安全 技术 要求以及处理类似事 件的案 例等进行智能检索 和分析 ， 并咨 询专 家意见 ， 提供应对 突发 公共事件 的指导流程和辅助决策方案 ４５５ 记录事件 的应 对过程 ． ．． 根据有 关评价指标 ． 对应 急过程 和能力 进行综合评估 。 同时 ． 可在应急平 台上进行应急处 置模拟推演 ． 提高相 关人员突发事件处置的能力和效率 。 在应急管理模块 与调度指挥模块联合部署的情况下 ． 急管理模 应
［］ ４蒋小 燕捌、 晓薇， 阳， 基于 Ｆ Ｇ 胡恒 等． Ｐ Ａ的 ＦＲ数 字滤波器 的设计 与实现 ． Ｉ 常卅Ｉ 院学报． １ ． （ ： — ６ 工学 ２ １ ４ ）３ １． ０ ２２１ ［］ ５李书华憎 以成 ． 基于分布式算法 的高阶 ＦＲ滤波 器及其 Ｆ Ｇ Ｉ Ｐ Ａ实现Ｉｌ 计算 Ｊ ｌ 机工程与应用， １． （ ） ３ — ３ ． ２ ０ ６１ ： ６ １９ ０ ４ ２１ ［］ ６ 田耘， 文波 ．ｉ ｘ Ｐ Ａ开发使用教程ｆ ］ 徐 Ｘｌ Ｇ ｉ Ｆ ｎ Ｍ． 北京： 清华大学 出版社， ０ ， ． ２ ８１ ０ １
科技信 息
Ｓ ＩＮ Ｅ＆Ｔ Ｃ Ｎ Ｌ ＧＹ Ｆ ＭＡ Ｉ Ｎ ＣＥ Ｃ Ｅ Ｈ Ｏ Ｏ ０Ｒ Ｔ Ｏ
２１ 年 ０１
第３ ５期
fir数字滤波器的设计与实现
FIR数字滤波器的设计与实现介绍在数字信号处理中，滤波器是一种常用的工具，用于改变信号的频率响应。
FIR （Finite Impulse Response）数字滤波器是一种非递归的滤波器，具有线性相位响应和有限脉冲响应。
本文将探讨FIR数字滤波器的设计与实现，包括滤波器的原理、设计方法和实际应用。
原理FIR数字滤波器通过对输入信号的加权平均来实现滤波效果。
其原理可以简单描述为以下步骤： 1. 输入信号经过一个延迟线组成的信号延迟器。
2. 延迟后的信号与一组权重系数进行相乘。
3. 将相乘的结果进行加和得到输出信号。
FIR滤波器的特点是通过改变权重系数来改变滤波器的频率响应。
不同的权重系数可以实现低通滤波、高通滤波、带通滤波等不同的滤波效果。
设计方法FIR滤波器的设计主要有以下几种方法：窗函数法窗函数法是一种常用简单而直观的设计方法。
该方法通过选择一个窗函数，并将其与理想滤波器的频率响应进行卷积，得到FIR滤波器的频率响应。
常用的窗函数包括矩形窗、汉宁窗、哈密顿窗等。
不同的窗函数具有不同的特性，在设计滤波器时需要根据要求来选择合适的窗函数。
频率抽样法频率抽样法是一种基于频率抽样定理的设计方法。
该方法首先将所需的频率响应通过插值得到一个连续的函数，然后对该函数进行逆傅里叶变换，得到离散的权重系数。
频率抽样法的优点是可以设计出具有较小幅频纹波的滤波器，但需要进行频率上和频率下的补偿处理。
最优化方法最优化方法是一种基于优化理论的设计方法。
该方法通过优化某个性能指标来得到最优的滤波器权重系数。
常用的最优化方法包括Least Mean Square（LMS）法、Least Square（LS）法、Parks-McClellan法等。
这些方法可以根据设计要求，如通带波纹、阻带衰减等来得到最优的滤波器设计。
实现与应用FIR数字滤波器的实现可以通过硬件和软件两种方式。
硬件实现在硬件实现中，可以利用专门的FPGA（Field-Programmable Gate Array）等数字集成电路来实现FIR滤波器。
基于FPGA设计的FIR滤波器的实现与对比
从 ＦＲ 公 式 出发 ， 以得 道 ｍ 滤 波 器 的 输 出 是 输 人 数 Ｉ 可
据 和 系 数相 卷 积 得 到 的 ， 公 式 （ ） 示 。 如 １所
Ｌ Ｉ 波器 分 为两类 ： Ｒ和 Ｆ Ｒ滤波器 。 数据 通讯 ， Ｔ滤 Ｉ Ｉ Ｉ 在 语音 信 号处 理 ， 图像 处理 ， 达信 号处 理 中 ， 能有 明显 的相位 失 真 ， 雷 不 而 有 限长 单 位 冲 激 相 应 Ｆ Ｒ具 有 严 格 的 线 性 相 位 的特 点 ： Ｉ 此 外 ，Ｉ Ｆ Ｒ滤 波器 的单 位抽 样 响 应 序 列是 有 限 长 的 ．因此 是 一 个
法） 。在 文 中是 以 一 ３ ２阶 Ｆ Ｒ滤 波 器 进 行 比较 的 。 Ｉ
＾Ｌ ｌ
∑ｓ） Ⅳ ∑ （ ｓ ） ｏ （ － ＝ ） ） （ （ ＋ （ ） （＝ ０ ）
ｉ０ － ｉ０ －
ｓ １ ｘ １ （ ） ｈ（ ＋…＋ （ １ ￣ Ｎ－１ （ ） ｈ（ ） ２ ｘ ２） ５ ） ｈ（ ）
稳 定 的系 统 ， ＦＲ 滤 波 器 在 上 述 领 域 中 得 到 广 泛 应用 ［。 故 Ｉ ห้องสมุดไป่ตู้ １
ｙｓｎ （） ２ ｓｉ ｈＮ ｉ ＝（） ｎ＝ （ ｘ （ －） ）
（） １
具 有 严 格 线 性 相 位 ＦＲ滤 波 器 具有 对 称 的性 质 ．即 满 足 Ｉ
偶 对称 性 或 奇 对 称 ， 在这 里 介 绍 下 偶 对 称 的 结构 ， 满 足 公 式 即
Ｒｅ ｌｚ ｔｏ ｎｄ ｃ ｍ ｐａ ｉｏ ｆｔ ｅ ＦＩ ｆｔ ｒ ｂ ｓ ｄ ｏ ＦＰＧＡ ａｉａｉ ｎ ａ ｏ ｒｓ ｎ ｏ ｈ Ｒ ｌｅ ａ ｅ ｎ
ＣＵＩＬｉｎ ａ ｇ，ＺＨＡＮＧ — ｉｎ Ｚｈｉｘａ
FIR数字滤波器的MATLAB辅助设计及FPGA实现
中图法分类号
Ｔ Ｎ ７ １ ３ ． ７ ；
文献标志码
Ｂ
数 字 滤 波 器 在 数 字 信 号 处 理 领 域 有 着 重 要 的 地位 ， 从 时域 角度 来 看 ， 利 用 它 可 以 在 众 多信 号 中
现乘 累加 ， 整 个 系统 设 计 成本 低 ， 设计灵活 ， 可 靠 性 高， 对 于非 高 阶（ 如小 于 １ ０ ０阶 ） 的Ｆ Ｉ Ｒ滤 波器 设 计 具 有设 计探 索作 用和 实用 的价值 。
Ｎ一１ ） 的Ｆ Ｉ Ｒ系统 函数 为
Ⅳ 一１
种 高速 信 号处理 器 件 的不 断 发 展 ， 数 字 滤 波 器 更 广 泛 地应 用 于 语 音 信 号 处 理 、 图像 处 理 、 通 信 信 号处
理 等领 域 … 。 有 限长 单 位 脉 冲响应 Ｆ Ｉ Ｒ（ ｆ ｉ ｎ ｉ ｔ ｅ ｉ ｍｐ ｕ ｌ ｓ ｅ ｒ ｅ ．
第 １ ３卷
第２ ９期
２ ０ １ ３年 １ ０月
科
学
技
术
与
工
程
Ｖｏ １ ． １ ３ Ｎ ｏ ． ２ ９ ０ ｃ ｔ ．２ ０ １ ３
１ ６ ７ １ — １ ８ １ ５ （ ２ ０ １ ３ ） ２ ９ — ８ ７ ６ ９ — ０ ６
Ｓ ｃ ｉ ｅ ｎｃ ｅ Ｔｅ ｃ ｈｎ ｏ ｌ ｏｇ ｙ ａ ｎｄ Ｅｎｇ ｉ ｎｅ ｅ ｒ ｉ ｎ ｇ
（ ３ ）
第一作者简介 ： 李泽 明（ １ ９ ８ ８ 一） ， 男， 山西晋城人 ， 研 究方 向： 精密仪
器 及 测 试 。Ｅ — ｍ ａ ｉ ｌ ： ｌ ｏ ． ｏ ｋ ｉ ｒ ｌ ｇ ｆ ｏ ｒ ｗ ａ ｒ ｄ ｔ ｏ ＠１ ６ ３ ． ｃ ｏ ｎ。 ｒ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FIR带通滤波器的FPGA实现
时间：2009-11-11 09:14:40 来源：现代电子技术作者：石兴华，吴光敏引言
在FPGA应用中，比较广泛而基础的就是数字滤波器。
根据其单位冲激响应函数的时域特性可分为无限冲击响应(Infinite Impulse Response，IIR)滤波器和有限冲击响应(Finite Impulse Response，FIR)滤波器。
DSP Builder集成了Altera和Matlab／Simulink基于FPGA的信号处理的建模和设计。
该工具可以将数字信号处理算法(DSP)系统表示成为一个高度抽象的模块，在不降低硬件性能的前提下，自动将系统映射为一个基于FPGA的硬件设计方案。
即支持设计者在Matlab中完成算法设计，在Simulink软件中完成系统集成，然后通过SignalCompiler(模块名)生成在QuartusⅡ软件中可以使用的硬件描述语言，最终实现硬件系统的设计。
FIR滤波器是DSPBuilder应用中最为常用的模块之一，在此基于上述基础，设计实现了基于模块的FIR数字带通滤波器。
1 基于DSP Builder的滤波系统设计
1．1 FIR滤波器原理
有限冲激响应(Finite Impulse Response，FIR)滤波器是由有限个采样值组成，实现的方式是非递归、稳定的，在满足幅频响应要求的同时，可以获得严格的线性相位特性，因此在高保真的信号处理等领域得到广泛应用。
对于一个FIR滤波器系统，它的冲击相应总是有限长的，其系统函数可记为：
最基本的FIR滤波器可表示为：
式中：z(n)是输入采样序列；h(n)是滤波器系数；L是滤波器阶数；y(n)表示滤波器输出序列，为x(n)和h(n)的卷积。
FIR滤波器基本结构如图1所示。
对于一个4阶滤波器子系统其输出可表示为：
可见在这个子系统中共需要4个延时器，4个乘法单元和一个4输入的加法器，并可以根据实际需要选择调用子系统构成多阶滤波器。
1．2 滤波的总体要求及实现
1．2．1 设计要求和滤波参数选取
该带通滤波器的技术指标为16阶FIR数字带通滤波器，对模拟信号的采样频率fs为102．4 kHz，通带频率为24～44 kHz，上限截止频率24 kHz，下限截止频率44 kHz，输入／输出序列位宽分别是9位、19位。
滤波器系数由滤波器设计工具FDATools生成。
因FIR数字滤波器的设计方法主要有窗函数法和等波纹一致逼近法等，比较最佳效果选定Equiripple等波纹法实验。
输入信号采用DSPBuilder库中的增加／减少(Increment Decrement)模块和LUT模块，分别构成一个线性递增的地址发生器和正弦查找表模块。
这样组建一组正弦信号，考虑组建通带内频率f1=24．414 kHz与带外频率f2=48．828 kHz 叠加。
之所以选这两个频率主要根据LUT中的信号的步进制即在一个周期(0～2π)中对信号采样点来决定的。
1．2．2 带通滤波器的模型设计
根据FIR滤波器原理和4阶子系统的输出公式，在Matlab的Simulink环境下，调用Altera DSP Builder库中的4个Delay延迟模块、4个Product乘法模块、5个9位的Input输入端口、1个20位的Output输出端口和一个4输入的加法器，使9位的输入序列x(n)和FIR 滤波器的系数h(0)，h(1)，h(2)，h(3)作为输入，完成4阶滤波器子系统。
调用4个这样的子系统级联起来构成16阶的滤波器。
其中，滤波器系数h(0)，h(1)，…，h(15)由滤波器设计工具FDATools生成，系数与滤波器关联，建立出完整的滤波系统模型。
2 Simulink的模型仿真
在Simulink环境下设计仿真时间等参数，运行仿真得到滤波输出的幅频相应图和时域图如图2，图3所示。
图2中纵横坐标分别代表了幅值和频率值显示，Magnitude，Frequency单位分别是dB(幅值单位也称衰减倍数)和MHz(横坐标每格单位相比kHz被放大104便于观察)。
纵横轴每格量为5 dB和50 MHz。
从该频谱图中可看出，滤波后通带内幅频曲线相对平缓，带外衰减较大，由滤波前的连续幅频变成了选择通过的单一幅频曲线，起到了过滤带外频谱的作用。
该图坐标轴的纵横轴分别代表了幅度值和时间轴。
单位分别为十进制数和s。
图3(a)是两正弦信号经平行加法器合成的波形图3(b)滤波后的波形。
可见高频信号衰减很大起到了过滤带外时间离散信号的作用。
综上该带通滤波器在频域和时域都实现了相应的滤波功能，至此完成了模型仿真。
3 在ModeISim中实现RTL级仿真
Simulink中仅实现了算法级的仿真，而ModelSim需要对生成的VHDL代码进行功能仿
真即RTL级仿真。
如图4的波形。
图4定性表述了6个信号波形。
clock为时钟周期，第二个信号是全局复位。
重点观察第三、六个信号，分别是输入信号(加了数／模转换的)的模拟显示和经滤波后输出信号的模拟显示。
这和Simulink中仿真结果是一致的。
第四个信号是滤波后(加数／模转换)的信号，第五个是最后一个4阶滤波子系统的输出。
同样可设置ModelSim对应的数字显示，每个时钟周期对应的数值即为每个时钟周期对正弦信号的一个采样点计算一次的值。
4 在QuartusⅡ中实现时序仿真
ModelSim中也仅实现RTL级仿真，并不能精确反应电路的全部硬件特性。
Altera提供自动和手动两种综合适配流程，在此选用自动流程在QuartusⅡ中进行硬件设计。
设定990 ns仿真结果如图5所示与图3ModelSim的数字显示对应信号和结果均是一致的，只是QuartusⅡ的时序仿真更为精确。
5 FPGA硬件实现
系统仿真通过后，需转到硬件上加以实现，这是整个DSP Builder设计中最为关键的一步。
QuartusⅡ仿真中生成了．sof编程文件，用于FPGA编程配置，完成了对开发板Stratix ⅡEP2S180特定芯片的编译和管脚的分配。
将．sof文件下载到开发板中，编程模式为USB Blaster相应模式为JTAG，用示波器检测D／A输出，可观察到实测的输入／输出波形与仿真结果均对应一致。
至此完成了该滤波器完整的FPGA开发设计，并验证了该滤波器达到预期设计要求。
6 结语
这里介绍在Altera DSPBuilder。
环境下基于模型化设计FIR数字带通滤波器的方法，通过模块化的方法实现了向VHDL硬件描述语言代码的自动转换、RTL级功能仿真、综合编译适配和布局布线、时序实时仿真直至对目标器件的编程配置和硬件实现。
验证了滤波器满足预期设计要求。
创新点在于便捷地设计模块或修改基本参数，完成其他DSP系统设计。
综上采用DSP Builder作FPGA设计，可以更快速、可靠、有效地实现系统功能。
体现了FPGA技术的便捷和发展。