数据选择器与数据分配器
第十八讲 数据选择器与分配器
组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
一路输入
D
Y0 Y Y11= D Y2 Y3
多路输出
地址码输入
A1 0
A0 1
EXIT
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1.
8 选 1 数据选择器 CT74LS151
Y ST Y 互补输出端 8 路数据输入端
使能端，低 电平有效
地址信号 输入端
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
0 1 Y = A2A1A0D0 + A20 1A0D1 + A Y = A2A1A0D0 + A2A1A0D1 + 1 0 A2A1A0D2+ A20 1A0D3+ A A2A1A0D2+ A2A1A0D3+ 0 A2A1A0D4+ A20 1A0D5+ A A2A1A0D4+ A2A1A0D5+ 0 A2A1A0D6+ A20 1A0D7 A A2A1A0D6+ A2A1A0D7
数据选择器及数据分频器
YY 01
D0
0
0
0
0
D1
0
0
1
0
D2
0
1
0
0
D3
0
1
1
0
D4
1
0
0
0
D5
1
0
1
0
D6
1
1
0
0
D7
1
1
1
0
D0
D0
D1
D1
D2
D2
D3
D3
D4
D4
D5
D5
D6
D6
D7
D7
10
3.4 数据选择器的应用
基本原理
数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。
19
4.6 数值比较器
4.6.1 1位数值比较器 4.6.2 4位数值比较器 4.6.3 数值比较器的位数扩展
20
用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。
1位数值比较器
设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的
真值表。
逻辑表达式
AB
00 01 10 11
STA=D，实现反码输出
Y0
数据输入端
Y1 Y2
数
D
STC 74LS138 Y3
据
1
STA
STB
Y4
输
Y5
Y6
出
Y7
地址输入端
A2 A1 A0
5
本节小结 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码 器。实际上译码器就是把一种代码转换为另一种代码的电路。 译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理 类似，设计方法也相同。 二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小 项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。
8数据选择器和数据分配器
数字电路-08数据选择器和数据分配器应用实验一． 实验目的1. 了解变量译码器和数据选择器的逻辑功能和具体应用。
2. 熟悉中规模组合逻辑器件功能的测试和设计方法。
二． 实验原理（1）变量译码器变量译码器有n 个输入，2n个输出，每个输出唯一地对应一组输入构成的二进制 码，当且仅当输入组合为该码时，输出呈有效电平。
中规模TTL 集成译码器有74LS139（双2输入、4输出）、74LS138（3输入、8输出）和74LS154（4输入、16输出），输出均为低电平有效，并具有低电平有效的使能控制端S —-。
变量译码器除在数字系统中起二进制译码作用外，还可实现组合逻辑函数、数据分配等功能。
74LS139的引脚图如图8-1（a ）所示，片上有两个独立的2线-4线译码器，各 输出逻辑表达式为：Y ——0 =01A A S ⋅⋅、Y ——1 = 01A A S ⋅⋅、Y ——2 =01A A S ⋅⋅、Y ——3 = 01A A S ⋅⋅显然，当使能S —-为有效电平“0”时，如果译码器A 1，A 0输入的是逻辑函数的输入变量A ，B ，则Y ——i 代表了A ，B 构成的最小项m i 的反函数（最大项）。
所以，2线-4线通用译码器可附加与非门（与门）实现用标准与-或（标准或-与）表达式表示的二变量组合逻辑函数。
同理，n 线-2n 线通用译码器可实现n 变量的组合逻辑函数。
如果把译码器的使能端S 作为数据输入端，则可实现数据分配功能。
被分配的串行数字信号D i 从S 输入，当A 1，A 0为不同的二进制码时，D i 信号被分配到译码器对应的输出端Y ——i 。
比如A1A0为“11”时， D i 信号被分配到Y ——3，此时Y ——0～Y ——2输出均为高电平。
（a ） （b ） （c ）图8-1 器件引脚排列（2）数据选择器数据选择器有n 位控制信号，2n 个数据输入。
每组控制码能够选择唯一的一个数据输出，类似由控制码切换的多选一开关。
数据选择器与数据分配器
L ABC ABC AB
图4-32 例4-8的逻辑电路图
1.3 数据分配器
数据 输入端
数 据
输
出
端
选择端
图4-33 数据分配器示意图
1.3 数据分配器
D
数据 分配器
Y0 Y1
Y2
Y3
A1 A0
表4-17 1路-4路数据分配器真值表
1
0
D7
inst MULTIPLEXER
GN
D7
D6
D5
D4
D3
WN
D2
Y
D1
D0
C
B
A
ቤተ መጻሕፍቲ ባይዱ74151
(a) 8选1数据选择器74LS151
inst MULTIPLEXER
2C3
2C2
2C1
2C0
2GN
1C3
2Y
1C2
1Y
1C1
1C0
1GN
B
A
74153
(b) 双4选1选择器74LS153
出
W
1
D0 D1 D2 D3 D4 D5 D6 D7
数字电子技术
数据选择器与数据分配器
1.1 数据选择器
数
据
数据输出端
输
入
端
选择端 图4-27 2n选一数据选择器示意图
1.1 数据选择器
D0
四选一
D1
数据
Y
D2
选择器
D3
A1 A0
图4-28 四选一数据选择器逻辑符号
表4-15 四选一数据选择器真值表
数据选择和分配器
S1 — 数据输入（D）
Y 0 ~ Y 7 — 数据输出（ D）
S2 、S3 — 使能控制端
S2 S3 0时, 实现数据分配器的功能 。
S3 — 数据输入（D） Y 0 ~ Y 7 — 数据输出（ D） S1 、S2 — 使能控制端 S1 1 , S 2 0时 , 实现数据分配器的功能 。
四、用数据选择器实现组合逻辑函数
1ST = 1 时，禁止数据
0 0
00××× 00×××
0 1
0 1
1D0
选择器工作，输出 1Y = 0。
0 0
01×× 01××
0 1
× ×
0 1
1D1
1ST = 0 时，数据选择 器工作。输出哪一路数据 由地址码 A1 A0 决定。
0 1 0 × 0 × ×0 0 1 0 × 1 × × 1 1D2 0 1 1 0 × × ×0 0 1 1 1 × × × 1 1D3
数据输出
数据
输入 D
1 路-4 路 数据分配器
选择控制
A1 A0
真
A1 A0 Y0 Y1 Y2 Y3
0 0 D0 0 0
值 0 1 0 D0 0
表 1 0 0 0D 0
1 1 0 0 0D
Y0 D A1 A0
函
Y1 D A1 A0
数
Y2 D A1 A0 Y3 D A1 A0
式
Y0 Y1 Y2 Y3
1 C1
1 D2 D3
令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1
（4）画连线图(略)
用数据选择器实现函数 Z m 3,4,5,6,7,8,9,10,12,14
[解] (1) n = k-1 = 4-1 = 3 用 8 选 1 数据选择器 74LS151
山科大数电第四章 数据选择与分配器
74LS151(2) A2 A1 A0 EN S2 1
74LS151(1) A2 A1 A0 EN S1 D7 … D0 A3 A2 A1 A0
D15 … D8
A3＝0 时， S 1 ＝0、 S 2 ＝1，片(2)禁止、片(1)工作
A3＝1 时， S1 ＝1、 S 2 ＝0，片(1)禁止、片(2)工作
4
3. 用数据选择器设计组合逻辑电路 据式 R 四选一数据选择器在S=1时输出与输入的逻辑关系可表示为 时输出与输入的逻辑关系可表示为: 0 四选一数据选择器在 时输出与输入的逻辑关系可表示为 3 Y = D0 A1 A0 + D1 A1 A0 + D2 A1 A0 + D3 A1 A0 = mi Di 0 0 i =0 作两个输入变量； 0 A，A0 ：作两个输入变量； ， 1 1 D3 − D0 ：为第三个输入变量， 为第三个输入变量， 1 作适当取值（ ， ，原变量，反变量） 作适当取值（0，1，原变量，反变量） 1 [例] 例 试用四选一选择器实现例的交通灯监视电路。 试用四选一选择器实现例的交通灯监视电路。 1 解： 已知监视电路逻辑函数为： A 已知监视电路逻辑函数为： G
9
例
用数据选择器实现函数：
L ( A, B , C , D ) = ∑ m ( 0,3, 4,5,9,10 ,11,12 ,13 )
①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ABC ③求Di D 000
0 1
L Y 74LS151 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 EN
解： ① 首先选择地址输入，令A1A0=AB，则多余输入 变量为C，余函数Di=f(c)。 ② 确定余函数Di。 用代数法将F的表达式变换为与Y相应的形式：
第10讲数据选择器和分配器
第10讲 数据选 择器和分配器
Digital Logic Circuit
教学方法设计： 比较学习选择器和分配器 课堂讨论： 实际：数字波段开关在仪表中的使用，信道复用 分时传送技术 现代教学方法与手段： 大屏幕投影 复习（提问）： 3线—8线MSI译码器的逻辑功能？
数据选择器
Digital Logic Circuit
第10讲 数据选 择器和分配器
Digital Logic Circuit
相应逻辑电路图如图(d)所示，只附 加一个与非门。显然，实现给定函数 用B、C作为选择控制变量更简单。
第10讲 数据选 择器和分配器
Digital Logic Circuit
由上述可见，用n个选择控制变量的MUX 实现m个变量(m-n≥2)的函数时，MUX的 数据输入函数Di一般是2个或2个以上变量 的函数。函数Di的复杂程度与选择控制变 量的确定相关，只有通过对各种方案的比 较，才能从中得到最简单而且经济的方案。
第10讲 数据选 择器和分配器
Digital Logic Circuit
上述两种方法表明：用具有n个选择控制变 量的MUX实现n个变量的函数或n+1个变量 的函数时，不需要任何辅助电路，可由 MUX直接实现。
第10讲 数据选 择器和分配器
Digital Logic Circuit
(3) 用具有n个选择控制变量的多路选择器 实现n+1个以上变量的函数 当函数的变量数比MUX的选择控制变量 数多两个以上时，一般需要加适当的逻辑 门辅助实现 。在确定各数据输入时，通常 借助卡诺图。
第10讲数据选择器和分配器2a数据发送端数据接收端选择控制端数据分配器的应用数据分配器和数据选择器一起构成数据分时传送系统演示74ls151第10讲数据选择器和分配器小结第10讲数据选择器和分配器作业第10讲数据选择器和分配器确定数据选择器确定地址变量n个地址变量的数据选择器不需要增加门电路最多可实现n1个变量的函数
数据选择器和数据分配器
集成数据选择器的规格、品种较多，因此，重要的是要能够看懂真值表，理 解其逻辑功能。
集成数据选择器的芯片种类很多，常用的有2选1，如CT54157、CT54158；4 选1，如CT54LS153、CT54LS353；8选1，如CT74151、CT74LS251。16选1，如 CT54150等。CT74LS251的引脚排列如图（a）所示，逻辑符号如图（b）所示。
（a）引脚排列
（b）逻辑符号
CT74LS251的引脚排列和逻辑符号
如果现有的集成数据选择器通道不够，则可利用多片级联来进行扩展。例如， 用一片CT74LS251（8选1数据选择器）做低位芯片，用另一片CT74LS251做高位芯 片，要使16个通道的数据选1输出，必须有四个地址输入端A、B、C、D，将A端与 高位芯片的 相连，并经过非门与低位芯片的 相连，如下图所示。
3）根据最小项表达式将数据输入端做如下赋值：
D0 D1 D3 D5 D6 D7 1
画出函数的逻辑图，如下图所示。
D2 D4 0
例7.5的逻辑图
本例函数Y m(0,1,3,5,6,7,) 也可以用4选1芯片来实现，如CT74153，
逻辑图如下图所示。选择 、 作为地址输入，即用两变量 、 组成最小项，用第 3个变量作为数据输入，即可实现该函数。
用74LS251实现16选1数据选择器
当A=1时，低位芯片工作，高位芯片处于禁止状态。根据 的地址输入信 号，输出低八路数据 中的一路。
当 时，高位芯片工作，低位芯片处于禁止状态。根据 的地址输入信号， 输出高八路数据 中的一路。
该电路具有16选1数据选择器的功能。
用数据选择器可以实现组合逻辑函数，其方法如下。 1）将给定的函数转化为最小表达式。 2）以最小项因子做数据选择器的输入地址。 3）将函数式中已存在的最小项mi相对应的数据输入端Di赋值为1，将函数 式中不存在的最小项相对应的数据输入端赋值为0。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数据选择器与数据分配器
本次重点内容：
1、数据选择器的电路原理与功能。
2、用数据选择器实现函数。
3、数字分配器的电路和功能
教学过程
3.3.1 数据选择器
在多路数据传输过程中，经常需要将其中一路信号挑选出来进行传输，这就需要用到数据选择器。
在数据选择器中，通常用地址输入信号来完成挑选数据的任务。
如一个4选1的数据选择器，应有两个地址输入端，它共有22＝4种不同的组合，每一种组合可选择对应的一路输入数据输出。
同理，对一个8选1的数据选择器，应有3个地址输入端。
其余类推。
而多路数据分配器的功能正好和数据选择器的相反，它是根据地址码的不同，将一路数据分配到相应的一个输出端上输出。
根据地址码的要求，从多路输入信号中选择其中一路输出的电路，称为数据选择器。
其功能相当于一个受控波段开关。
多路输入信号：N个。
输出：1个。
地址码：n 位。
应满足2n≥N。
（一）、4选1数据选择器
1、逻辑电路：D3、D
2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y为数据输出端，ST为使能端，又称选通端，输入低电平有效。
2、真值表：4选取1数据选择器的真值表。
3．由真值表可写出输出逻辑函数式 （二）8选1数据选择器
MSI 器件TTL 8：选1数据选择器CT74LS151
1．逻辑功能示意图：D 7、D 6、D 5、D 4、D 3、D 2、D 1、D 0为数据输入端，A 2、A 1、A 0为地址信号输入端。
Y 和 为互补输出端，ST 为使能端，又称选通端，输入低电平有效。
2．数据选择器CT74LS151的真值表
3．输出逻辑函数：
Y= (A2A1A0D0 +A2A1A0D1 +A2A1A0D2 +A2A1A0D3 +A2A1A0D4 +A2A1A0D5
+A2A1A0D6 + A2A1A0D7 )ST
?ST=1 , ??Y=0 , ??????????.
?ST=0 , ???????,??
Y= A2A1A0D0 +A2A1A0D1 +A2A1A0D2 +A2A1A0D3 +A2A1A0D4
+A2A1A0D5 +A2A1A0D6 + A2A1A0D7
（三）用数据选择器实现组合逻辑函数
实现原理：数据选择器是一个逻辑函数的最小项输出器：
而任何一个n位变量的逻辑函数都可变换为最小项之和的标准式
，
Ki的取值为0或1，所以，用数据选择器可很方便地实现逻辑函数。
例1: 试用数据选择器实现逻辑函数Y＝AB＋AC＋BC。
解：（1）选用数据选择器。
由于逻辑函数Y中有A、B、C三个变量，所以，可选用8选1数据选择器，现选用CT74LS151。
（2）写出逻辑函数的标准与一或表达式。
逻辑函数Y的标准与一或表达式为Y=AB+AC+BC
Y Y
写出最小项的表达式为：
写出4选1数据选择器的输出表达式Y ˊ为：
Y ´=301201101001D D D D A A +A A +A A +A A
（3）比较Y 和Y ′两式中最小项的对应关系。
设Y ＝Y ′，A ＝A 1 ，B ＝A 0 ， Y ′式中包含Y 式中的最小项时，数据取1，不包含Y 式中的最小项时，数据取0，得
D 0=0， D 1=C D 2=C, D 3=1,
（4）画连线图。
根据上式可画出图11-2所示的连线图。
当逻辑函数的变量个数多于数据选择器的地址输入变量的个数时，应分离出多余的变量，将余下的变量分别有序地加到数据选择器的地址输入端上。
例2 用双4选1数据选择器CC14539和非门构成一位全加器。
解：（1）设定变量，列真值表。
设二进制数在第i 位相加
输入变量：被加数A i ，加数B i ，来自低位的进位数C i-1
⎪
⎪
⎩⎪
⎪⎨⎧++=+++=+++=----------i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i B A C B A C B A C B A C B A C B A C B A C C B A C B A C B A C B A S 1111111111⎪⎩⎪⎨⎧+++=+++=3
012010010013
0120110100121D A A D A A D A A D A A Y D A A D A A D A A D A A Y C i
输出逻辑函数：本位和S i ，向相邻高位的进位数为C i
其真值表如下所示。
（2）写出输出逻辑函数表达式：
（3）写出数据选择器的输出逻辑函数.CC14539的输出逻辑函数式为
（4）将全加器的输出逻辑函数式和数据选择器的输出逻辑函数式进行比较。
设
Si ＝1Y 、Ai ＝A 1、Bi ＝A 0时，则
C i-1 = 1
D 0 = 1D 3C i-1 = 1D 1 = 1D 2
设C i = 2Y ,A i = A 1 , B i = A 0时,则
C i-1 = 2
D 1 = 2D 22D 0 = 02D 3 = 1
（5）画连线图11－3。
由上题可知，当逻辑函数的变量数多于数据选择器的输入地址码A
1、A
时，则D
3
～
D
可视为是第三个（输入）变量，用以表示逻辑函数中被分离出来的变量。
3.3.2 数据分配器
数据分配是数据选择的逆过程。
根据地址信号的要求，将一路数据分配到指定输出通道上去的电路，称为数据分配器。
(A,B,C,………)Y0
Y N-1
Y N-2
Y2
Y1
N位输出
3线—8线MSI译码器的逻辑功能
如将译码器的使能端作为数据输入端，二进制代码输入端作为地址信号输入端使用时，则译码器便成为一个数据分配器。
3线一8线译码器CT74LS138构成的8路数据分配器。
Y 0Y7
Y6Y5Y4Y3Y2Y1输出
Y
0Y7
Y6Y5Y4Y3Y2Y1输出
a
b
A 2-A 0为地址信号输入端Y 0-Y 7为数据输出端
从使能端STA,STB,STC 中选择一个作为数据输入端D, 如STB 或STC 作为数据输入端D 时,输出原码
如STA 作为数据输入端D 时,输出反码,
作业：1，2。