TEC计算机组成实验系统
TEC-XP实验机硬件组成及工作原理
TEC-XP实验机硬件组成及工作原理学院：信息工程学院专业班级：计算机113班姓名：李雪婷学号：2011013058目录1．TEC-XP计算机组成原理与系统结构实验系统概述 (15)1.1 TEC-XP教学计算机系统系列和总体组成概述 (15)1.2 TEC-XP教学计算机的指令系统设计 (15)1.3 TEC-XP教学计算机的结构和组成设计 (16)1.4 教学计算机的指令 (16)2.教学计算机硬件系统的组成 (17)2.1启停线路 (17)2.2运算器部件 (17)2.3总线线路 (19)2.4存储器部件 (20)2.5串行接口线路 (21)2.6控制器部件 (22)1．TEC-XP 计算机组成原理与系统结构实验系统概述1.1 TEC-XP 教学计算机系统系列和总体组成概述TEC-XP 是由清华大学计算机系和清华大学科教仪器厂联合研制并通过了教育部主持的成果鉴定的适用于计算机组成原理与系统结构的实验系统，主要用于计算机组成原理和计算机系统结构等课程的硬件教学实验，同时还支持监控程序、汇编语言程序设计、BASIC 高级语言程序设计等软件方面的教学实验。
它的功能设计和实现技术，都紧紧地围绕着对课程教学内容的覆盖程度和所能完成的教学实验项目的质量与水平来进行安排。
其突出特点有二，一是硬、软件基本配置比较完整，能覆盖相关课程主要教学内容，支持的教学实验项目多且水平高，文字与图纸资料相对齐全。
二是既有用不同集成度的半导体器件实现的真实“硬件”计算机系统，同时还有在PC 计算机上用软件实现的功能完全相同的教学计算机的“软件”模拟系统，其组成和实现的功能如下图所示。
图1.1 硬件实现的实际计算机系统 图1.2 软件实现的模拟计算机系统从图1.1可以看到，该计算机硬件系统组成中，功能部件是完整齐备的，运算器、控制器、存储器、计算机总线、输入输出接口等配备齐全，还可以接通PC 机仿真终端执行输入输出操作，同时实现了微程序方案的和硬布线方案的2种控制器。
TEC_5数字逻辑与计算机组成的实验系统
仪器设备研制与开发TEC 25 数字逻辑与计算机组成的实验系统白中英 , 张 杰 , 靳秀国 , 杨 秦(北京邮电大学 计算机科学与技术学院 , 北京 100876 )摘 要 : 该文首先介绍了专利产品 TEC 25实验系统的特点 、配套教材与体系结构 , 然后总结了实践教学的经验 。
关键词 : TEC 25; 数字逻辑 ; 计算机组成 ; 实验系统 中图分类号 : G 484文献标识码 : B文章编号 : 100224956 ( 2007) 11 20049 202The ex pen ment al syst em of TEC 25 digit all ogic and comput er organizati onBA I Zhong 2 yi ng , ZHAN G J i e , J IN X i u 2 guo , Y AN G Q i n( Schoo l of Comp u t e r S c i ence and Techno l og y, B e i jing U n i ve r sity of Po s ts and Te l ecomm u n i ca t ion s , B e i jing 100876 ,Ch i na )A b s tra c t : F i rstly, th i s p a p e r in t r oduce s the fea t u r e s , re l a t ed teach i ng m a t e r ia l s and the a r ch i tec t u r e of p a t en t p r oduc t TEC 25 exp e r i m e n t a l system. S econd ly, it su mm a r ise s the ex p e r ience of p rac t ica l teach i ng . Key word s : TEC 25; d igita l logic; comp u t e r o r g an i za t ion; exp e r i m e n t a l systemTEC 25 实验系统的特点和教学功能1 TEC 25数字逻辑与 计 算机 组成 实 验系 统 (见图 1 所示 ) , 是北京邮电大学计算机学院和清华大 学科教仪器厂 2004年联合开发研制的专利产品 。
计算机组成原理实习 TEC XP
1、TEC-XP机简介TEC-XP由清华大学科教仪器厂和清华大学计算机系联合研制。
该实验系统重点用于计算机组成原理和计算机系统结构等课程的硬件教学实验，还支持监控程序、汇编语言程序设计、BASIC 高级语言程序设计等软件方面的教学实验。
1．教学机系统配置了两个不同实现方案的CPU系统，一个CPU沿袭传统的设计思路，和当前主流的教材配套，由中小规模的器件组成；另一个CPU参考国外著名大学的设计思路用大规模的FPGA器件设计实现。
2．教学机的机器字长16位，即运算器、主存、数据总线、地址总线都是16位。
3..指令系统支持多种基本寻址方式。
其中一部分指令已实现，用于设计监控程序和用户的常规汇编程序，尚保留多条指令供实验者自己实现。
4．主存最大寻址空间是18K字，由基本容量为8K（字节或16位的字）的ROM和2K（字节或16位的字）的RAM存储区域组成。
还可以进一步完成存储器扩展的教学实验。
5.原理上讲，主时钟脉冲的频率可在几百KHz~近2MHz之间选择。
6．运算器由4片位片结构器件级联而成，片间用串行进位方式传递进位信号。
ALU实现8种算术与逻辑运算功能，内部包括16个双端口读出、单端口写入的通用寄存器，和一个能自行以为的乘商寄存器。
设置C（进位）、Z（结果为0）、V（溢出）和S（符号位）四个状态标志位。
7．控制器采用微程序和硬布线两种控制方案实现，可由实验者自由选择。
实验人员可方便地修改已有设计，或加进若干自己设计与实现的新指令，新老指令同时运行。
8．主机上安装有两路INTEL8251串行接口，一路出厂时已经实现，可直接接计算机终端，或接入一台PC机作为自己的仿真终端；另一路保留学生扩展实现。
选用了MAX202倍压线路，以避免使用+12V和-12V电源。
9．在主板的右下方，配置了完成中断教学实验的全套线路，可以实现三级中断和中断嵌套。
10．系统实现多种运行方式，可以单步/连续运行主存储器的指令或程序，也可以执行一条或若干条通过数据开关手动置入的指令。
TEC-4计算机组成原理实验系统(教师指导书)
TEC—4计算机组成原理实验系统教师实验指导书清华大学科教仪器厂2004年11月1目录基本实验运算器组成实验 13 双端口存储器原理实验 18 数据通路组成实验 22 微程序控制器组成实验 28 CPU组成和机器指令执行实验 40 中断原理实验 45第三节双端口存储器原理实验一、实验目的（1）了解双端口静态随机存储器IDT7132的工作特性及使用方法。
（2）了解半导体存储器怎样存储和读出数据。
（3）了解双端口存储器怎样并行读写，产生冲突的情况如何。
二、实验电路图7示出了双端口存储器的实验电路图。
这里使用了一片IDT7132（U36）（2048 X ８位），两个端口的地址输入A8—A10引脚接地，因此实际使用存储容量为256字节。
左端口的数据部分连接数据总线DBUS7—DBUS0，右端口的数据部分连接指令总线INS7—INS0。
一片GAL22V10（U37）作为左端口的地址寄存器（AR1），内部具有地址递增的功能。
两片４位的74HC298（U28、U27）作为右端口的地址寄存器（AR2H、AR2L），带有选择输入地址源的功能。
使用两组发光二极管指示灯显示地址和数据：通过开关IR/DBUS切换显示数据总线DBUS和指令寄存器IR的数据，通过开关AR1/AR2切换显示左右两个端口的存储地址。
写入数据由实验台操作板上的二进制开关SW0—SW7设置，并经过SW_BUS三态门74HC244（U38）发送到数据总线DBUS上。
指令总线INS上的指令代码输出到指令寄存器IR（U20），这是一片74HC374。
存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。
CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操作。
CEL#为左端口选择引脚，低有效。
当CEL# =1 时，禁止左端口读、写操作；当CEL# =0 时，允许左端口读、写操作。
TECP实验机硬件组成工作原理
TEC-XP实验机硬件组成的工作原理学院：班级：学号：姓名：目录综述： (1)1、运算器部件 (3)2、控制器部件 (4)3、存储器部件 (7)4、串行接口线路 (9)5、总线 (11)5.1数据总线 (11)5.2地址总线 (12)5.3控制总线 (12)5.4内部总线 (13)附录： (14)综述：TEC-XP由清华大学科教仪器厂和清华大学计算机系联合研制。
该实验系统重点用于计算机组成原理和计算机系统结构等课程的硬件教学实验，还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方便的教学实验。
TEC-XP系统的硬件系统由以下几个基本部分组成：运算器部件、控制器部件、内存储器系统和串行接口线路，各个部分被划分在电路板的不同区域。
TEC-XP教计算机系统其外观如图1所示：图1. TEC-XP+教学计算机系统外观图其系统基本组成部分的结构框图如图2所示：图2. TEC-XP教学计算机的硬件组成线路1、运算器部件从图3可以看到，教学计算机运算器部件其主体为4片4位的运算器芯片Am2901彼此串接构成，每片Am2901 芯片内含完成算术和逻辑运算功能的ALU，双端口控制读出、单端口控制写入的16 个累加器，和完成乘除法运算的乘商寄存器等功能部件，而且每片Am2901还可以接收来自内部总线IB 的4 位输入数据，其4 位输出都直接送到地址寄存器AR 的不同字段（AR 不属于运算器的组成部分，图中用虚线框表示），并且经过支持三态功能的开关门电路送到内部总线IB。
从功能和组成两个方面都比较好地体现了运算器部件的教学内容。
它输出16位的数据运算的结果（用Y表示）和4个结果特征位（用Cy、F=0000、OVER、F15标志），它的输入（用D表示）只能来自于内部总线。
确定运算器运算的数据来源、运算功能、结果处置方案，需要使用控制器提供的I8~I0、B3~B0、A3~A0共17个信号。
从图2 清楚可以看到运算器，它只能接收教学机内部总线IB 送来的16 位数据，它的输出直接连接到地址寄存器AR的输入引脚，用于提供地址总线的信息来源。
TEC-XP教学实验系统硬件组成说明
TEC-XP教学实验系统硬件组成说明一、运算器部分1——4：运算器芯片。
由4片4位的运算器芯片AM2901组成。
4片级连构成一个16位的运算器，片间采用串行进位的方式。
5：标志寄存器FLAG。
4位，用来保存运算器运算结果的4个标志位C、Z、V、S。
6：SHIFT芯片。
产生运算器最低位的进位输入信号和移位信号。
二、控制器部分本系统提供了硬布线控制器和微程序控制器两种控制器。
（一）硬布线控制器程序计数器PC。
用运算器芯片内的一个16位寄存器来表示（用户看不到）。
7、9：指令寄存器IR。
由两片8位D锁存器芯片74LS374和74LS377构成。
74LS374和74LS377为带公共使能端的具有三态输出的八 D 边沿触发器。
9、65：节拍发生器Timing。
使用几个触发器的不同编码状态来区分和标示指令的执行步骤。
10：时序控制信号产生器MACH5。
用一片100引脚的CPLD器件实现。
用于产生并提供每一条指令的每一个执行步骤使用的全部时序控制信号，这些信号可以直接送到每个被控制的对象，或者经过译码器送到被控制的对象。
11、12：译码器。
由两片三——八译码器芯片（74LS138）实现。
（二）微程序控制器程序计数器PC。
（同硬布线控制器）。
7、9：指令寄存器IR。
（同硬布线控制器）。
14：微指令地址映射部件MAPROM。
由一片28C64型ROM芯片实现。
MAPROM的地址输入是指令寄存器IR给出的8位指令操作码，其输出内容为这条指令对应的微程序段的入口地址。
13：微程序控制器AM2910。
用于产生下一条微指令的地址。
18：微指令转移的条件判断电路。
由一片GAL20V8实现。
15、16：控制存储器。
由两片28C64型ROM芯片构成。
用于存放本系统的微程序。
（15、16只是控制存储器的一部分，用于存放微指令的16位下地址。
另一部分在芯片10中，存放32位的微命令信号）47、51：微指令寄存器。
由一片8位D锁存器芯片74LS374和一片8位带清0控制的D锁存器芯片74LS273构成。
计算机组成原理实验(TEC-6)
•
数据开关SD7—SD0是8个双位开关。用手拨动这些开关，能够生成需要的SD7—SD0的值。在信号SWBUS#-I为0时，
SD7—SD0通过一个8线驱动器74LS244（U11）送往数据总线DBUS。在本实验中，使用数据开关SD7—SD0设置寄存器R0、R1、
R2和R3的值。
• 运算器ALU的作用是对A总线（A7—A0）和B总线（B7—B0）上的2个8位数据进行算术逻辑运算，运算后的数据结果在控制信号 ALUBUS#-I为0送数据总线DBUS（D7—D0），运算后的标志结果在T3的上升沿保存进位标志位C-O和结果为0标志位Z-O。运算 器由2片算术逻辑单元74LS181（U58和U59）、1片四2输入正与门74LS08（U29）、1片双D触发器74LS74（U52）、1片8线反 相驱动器74LS240（U40）、1片8线驱动器74LS244（U39）和1片8输入正与非门74LS30（U47）构成。2片74LS181（U58和 U59）完成8位算术运算和逻辑运算。U58进行低4位运算，U59进行高4位运算，U58和U59通过级联方式连接。所谓级联方式，就 是将低4位74LS181的进位输出引脚
R3
信号 M=0、S3=1、S2=0、S1=0、S0=1，指示进行加法运算。ALUBUS=1，指示将运算数据
结果送数据总线 DBUS。信号 LDC=1，指示将运算后得到的进位 C 保存；信号 LDZ=1，指示将
运算后得到的结果为 0 标志保存。
这时 A 总线指示灯 A7—A0 显示被加数 A，B 总线指示灯显示加数 B，数据总线 DBUS 指
R1
1
0
LR2=1
R2
1
1
LR3=1
R3
在数据开关 SD7—SD0 上设置数 A。在数据总线 DBUS 指示灯上 D7—D0 上可以看到数据
TEC-5计算机组成实验(及习题)解析
TEC-5实验系统
3．双端口通用寄存器堆RF（U54） 双端口通用寄存器堆RF由一片ispLSI1016（U30） 构成，其中包含4个8位寄存器（R0、R1、R2、 R3），有三个控制端口：两个控制读操作，一个 控制写操作，三个端口可以同时操作。由RD1、 RD0选中的寄存器的数据从A端口读出，由RS1、 RS0选中的寄存器的数据从B端口读出；WR1、 WR0选择要写入的寄存器。LDRi控制写操作，当 LDRi＝1时，在T3上升沿将数据总线DBUS上的 数据写入由WR1、WR0选中的寄存器。
LDDR1 T2
DR1（273）
LDDR2 T2
DR2（273）
RS-BUS#
三 态 门
RD1 RD0 LDRi T3
A 双端口通用寄存器堆RF （ispLSI1016）
B
RS1 RS0 WR1 WR0
SW-BUS#
三态门（244） 数据开关(SW7-SW0)
为便于理解，在以后的实验中，我们将OEL#引脚 称为RAM_BUS#。控制右端口的三个引脚与左端 口的三个完全类似，不过只使用了读操作，在实 验板上已将RR/W#固定接高电平，OER#固定接 地。当CER#=0时，右端口读出的数据（更确切 的说法是指令）放到指令总线IBUS上，然后当 LDIR=1时在T3的上升沿打入指令寄存器IR。所 有数据/指令的写入都使用左端口，右端口作为指 令端口，不需要进行数据的写入。
TEC-5计算机组成实验系统介绍
岳斌 2013.10
TEC-5计算机组成实验系统
一、TEC-5实验系统的特点 它适用于《计算机组成原理》、《计算机 组织和结构》和《数字逻辑和数字系统》 三门课程的实验教学，是一种多用仪器。 该仪器将提高学生的动手能力，提高学生 对计算机整体和各组成部分的理解，提高 学生对数字系统和计算机系统的综合设计 能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中国地质大学计算机组成原理实验报告姓名：刘欣凯班级：192102-21学院：计算机学院学号：356日期：2011年12月指导老师：刘超课程设计组成一：实验介绍及原理；二：实容验内及实验报告；三：心得体会;实验内容：1：数据通路组成实验；2：常规型微程序控制组成实验；3：CPU组成与机器指令执行实验；4：中断原理实验实验报告组成：1：实验目的；2：实验设备；3：实验电路；4：实验任务；5：实验数据；一、实验介绍及原理一：TEC-4计算机组成实验系统简介TEC-4计算机组成实验系统由清华同方教学仪器设备公司研制。
它是一个典型的计算机模型实验仪器，可用于将大专、本科、硕士研究生计算机组成原理课程、计算机系统结构课程的教学实验。
该仪器将提高学生的动手能力就，提高学生对计算机整体和各组成部分的理解，提高学生对计算机系统的综合设计能力。
二：TEC-4计算机组成实验系统的组成1.控制台2.数据通路3.控制器4.用户自选器件实验区5.时序电路6.电源部分三：时序发生器时序发生器器产生计算机模型的时序。
TEC-4计算机组成原理实验的时序电路如图一，电路采用2片GAL22V10（U6,U7）,可产生两级等间隔时序新号T1-T4和W1-W4。
其中一个W由一轮T1-T4循环组成，相当于一个微指令周期；而一轮W1-W4循环可供硬连线控制器执行一条机器指令。
CLR#为复位新号，低有效。
试验仪处于任何状态下令CLR#=0，都会使时序发生器和微程序控制器复位；CLR#=0时，则可以正常运行。
TJ是停机新号，是控制器的输出新号之一。
连续运行时，如果控制信号停机=1，会使机器停机，停止发送时序脉冲,从而暂停程序。
QD是启动信号，是运行程序的标志。
DP，DZ，DB是来自控制台的开关信号。
DP表示单拍，当DP=1时，每次只执行一条微指令；DZ表示单指，当DZ=1时，每次只执行一条机器指令；当DP，DB，DZ 都为0时，机器连续运行。
图一四：数据通路TEC-4计算机组成原理实验的数据通路的设计采用了数据总线和指令总线双总线形式，使得流水实验能够实现。
它还使用了大规模在系统可编程器件作为运算器和寄存器堆，使得设计简单明了，可修改性强。
数据通路位于实验系统的中部。
如图二其包括如下主要部件：1、运算器ALU，它有一片ispLSI1024（U47）组成，在选择端S2，S1，S0控制下，对数据A和B加、减、与、直通、乘五种运算。
2、DR1和DR２运算操作数寄存器；3、多端口通用寄存器堆ＲＦ4、暂存寄存器ＥＲ5、程序计数器ＰＣ、地址加法器ＡＬＵ２；地址缓存器Ｒ４；等等图二五：控制器控制器位于本实验系统的中上部，产生数据通路操作所需的控制信号。
如图三图三六：控制台控制台位于TEC-4计算机组成原理实验系统的下部，主要由指示灯和若干拨动开关组成，用于给数据通路设置数、设置控制信号、显示各种数据使用。
二、实验内容及实验报告实验一：常规型微程序控制器组成实验一、实验目的：1.掌握时序产生器的组成原理。
2.掌握微程序控制器的组成原理。
3.掌握伪指令格式的化简和归并。
二、实验设备：计算机组成原理实验仪一台2.双踪示波器一台3.直流万用表一只4.逻辑测试笔一支三、实验电路：１：微指令格式与微程序控制器电路根据给定的１２条机器指令功能和数据通路总体图的控制信号，采用的微指令格式见图五。
图四微指令字长共３５位，其中顺序控制部分１０位，后续微地址６位，判别字段２５位，各位进行直接控制。
微指令格式中，信号名带有后缀“＃＂的信号为低有效，不带有后缀“＃”的信号为高有效信号。
对应微指令格式，微程序控制器的组成见图六，控制器采用５片ＥＥＰＲＯＭ２８Ｃ６４（Ｕ８，Ｕ９，Ｕ１０，Ｕ１１，Ｕ１２）。
微地址寄存器６位，用一片６Ｄ触发器７４ＨＣ１７４（Ｕ１）组成，带有清零端。
两级与门、或门构成微地址转移逻辑，用于产生下一微指令的地址。
在每个Ｔ１上升沿时刻，新的微指令地址会打入微地址寄存器中，控制存储器随既输出相应的微命令代码。
图五２、机器指令与微指令本实验仪使用１２条机器指令，均为单字长（８位）指令。
指令功能及格式如表四所示。
指令的高4位提供给微程序控制器，低4位提供给数据通路。
上诉12条指令的微程序流程设计如图七，每条微指令可按前述的微指令格式转换成二进制代码，然后写入5个28C64中。
为了写入的正确，还设计了一下五个控制台操作数程序：存储器写操作（KWE）：按下复位按钮CLR#后，微地址寄存器状态为全零。
此时置SWC=0，SWB=1，SWA=0，按启动按钮后微指令地址转入27H，从而可对RAM 连续进行手动写入。
存储器读操作（KRD）：按下CLR#后，置SWC=0，SWB=0，SWA=1，可对RAM 连续进行读操作。
启动程序（PR）：按下CLR#后，置SWC=0，SWB=0，SWA=0，用数据开关SW7-SW0设置内存中程序的首地址，可以执行“取指”微命令。
写寄存器操作（KLD）：按下CLR#后，置SWC=0，SWB=1，SWA=1，可对寄存器堆中的寄存器连续进行写操作。
读寄存器操作（KRR）：按下CLR#后，置SWC=1，SWB=0，SWA=0，可对寄存器堆中的寄存器连续进行读操作。
图六四．实验任务：1.按照实验要求，链接试验台的数码开关K0-K15、控制开关、按钮开关、时钟信号源和微程序控制器。
2.熟悉微指令格式的定义，按此定义将控制台指令微程序的8跳微指令按十六进制编码，列于下表（表五）制台指令的功能由SWC，SWB，SWA三个二进制开关的状态来指定（KRD=001B，KWE=010B，PR=010B）。
单拍（DP）方式执行控制台微程序，读出上述八条微指令，用P字段和微地址指示灯跟踪微指令执行情况，并与上表数据对照。
五、实验数据：实验二：CPU组成与机器指令执行实验一、实验目的：1.将微程序控制器执行部件（整个数据通路）联机，组成一台模型计算机；2.用微程序控制器控制模型机数据通路；3.通过CPU运行九条机器指令（排除有关中断的指令）组成的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机型概念。
二、实验设备：计算机组成原理实验仪一台2.双踪示波器一台3.直流万用表一只4.逻辑测试笔一支三、实验电路：本次实验用到前面实验中的所有电路，包括运算器、存储器、通用寄存器堆、程序计数器、指令寄存器、微程序控制器等，将几个模块组合成为一台简单计算机。
在本次实验中，数据通路的控制将有微程序控制器来完成。
CPU从内存取出一条机器指令到执行指令结束的一个机器指令周期，是有微指令组成的序列来完成的，即一条指令对应一个微程序，其框图如图七图七四、实验任务：1.对机器指令系统组成的简单程序进行译码。
将下表的程序按指令格式手工汇编成十六进制机器代码。
表四2、按照图六框图，参考前面实验的电路图完成连线。
a.将跳线开关J1用短路子短接。
时序发生器的输入TJI接控制存储器的输出TJ。
控制器的输入C接运算器ALU的C。
控制器的输入IR7、IR6、IR5、IR4依次指令寄存器IR 的输出IR7、IR6、IR5、IR4。
共6条线。
b．控制器的输出LDIR（CER）、LDPC(LDR4)、PC_ADD、PC_INC、M4、LDIAR、LDAR1(LDAR2)、AR1_INC、M3、LDER、IAR_BUS#、SW_BUS#、RS_BUS#、ALU_BUS、CEL#、LRW、WRD、LDDR1(LDDR2)、M1（M2）、S2、S1、S0依次与数据通路的对应信号连接。
共27条线。
c．指令寄存器IR的输出IR0接双端口寄存器堆的RD0、WR0，IR1接RD1、WR1，IR2接RS0，IR3接RS1。
共6条线。
合上电源。
按CLR#按钮，使实验系统处于初始状态。
3、将表四中的程序机器代码用控制台操作存入内存中，并根据程序的需要，用数码开关SW7-SW0设置通用寄存器R2、R3及其内存相关单元的数据。
（注：由于设置通用寄存器时会破坏内存单元的数据，因此应先设置寄存器的数据，再设置内存数据。
）4、.用单拍（DP）方式执行一遍程序，列表记录通用寄存器堆RF中四个寄存器的数据，以及由STA指令存入RAM中的数据（程序结束后从RAM的相应单元中读出），与理论值作对比。
执行时注意观察微地址指示灯、IR/DBUS指示灯、AR2/AR1指示灯、微地址指示灯和判别字段指示灯的值（可以观察到每一条微指令）。
5、以单指（DZ）方式重新执行程序一遍，注意观察IR/DBUS指示灯、AR2/AR1指示灯的值（可以观察到每一条机器指令）。
列表记录RF中四个寄存器的数据，以及由STA指令存入RAM中的数据，与理论分析值作对比。
（注：单指方式执行程序时，四个通用寄存器和RAM中的原始数据与第一遍执行程序的结果有关。
）6、以连续方式（DB，DP，DZ都设为0）再次执行程序。
由于程序中有停机指令STP，程序执行到该指令时自动停机。
列表记录RF中四个寄存器的数据，以及由STA 指令存入RAM中的数据，与理论分析值作对比。
（注：程序执行前的原始数据与第二遍执行结果有关。
）具体的操作步骤如下：第一步,利用设置通用寄存器R2、R3的值在本操作中，我们打算使R2=60H，R3=61H。
1．令DP=0，DB=0，DZ=0，使实验系统处于连续运行状态。
令SWC=0、SWB=1、SWA=1，使实验系统处于寄存器加载工作方式KLD。
按CLR#按钮，使实验系统处于初始状态。
2．在SW7—SW0上设置一个存储器地址，该存储器地址供设置通用寄存器使用。
该存储器地址最好是不常用的一个地址，以免设置通用寄存器操作破坏重要的存储器单元的内容。
例如可将该地址设置为0FFH。
按一次QD按钮，将0FFH写入AR1和AR2。
3．在SW7—SW0上设置02H，作为通用寄存器R2的寄存器号。
按一次QD按钮，则将02H写入IR。
4．在SW7—SW0设置60H，作为R2的值。
按一次QD按钮，将60H写入IR指定的R2寄存器。
5．在SW7—SW0上设置03H，作为通用寄存器R3的寄存器号。
按一次QD按钮，将03H 写入IR。
6．在SW7—SW0设置61H，作为R3的值。
按一次QD按钮，将61H写入R3。
7．设置R2、R3结束，按CLR#按钮，使实验系统恢复到初始状态。
第二步,利用存程序机器代码本操作中，我们从00地址开始存10个机器代码：58H，5DH，04H，95H，3EH，1BH，4BH，24H，60H，84H。
在60H存入24H，用于给R0置初值；在61H存入83H，用于给R0置初值。
1．令DP=0，DB=0，DZ=0，使实验系统处于连续运行状态。
令SWC=0、SWB=1、SWA=0，使实验系统处于写双端口存储器工作方式KWE,。