南京理工大学电工电子综合实验,数字计时器的设计
电工电子综合实验——电子计数器电路设计
电子电工实验Ⅱ第1页共13页电工电子综合实验(II)——电子计时器设计专业：自动化院自动化学号：0910200313姓名:马丽指导：电子技术中心1目录一、实验内容及要求 (3)二、实验电路设计总框图.................................................... 错误！未定义书签。
三、实验电路单元设计说明................................................ 错误！未定义书签。
1.秒脉冲发生器电路设计 (4)2.计时计数器设计............................................................ 错误！未定义书签。
3.清零电路设计 (6)4.校分电路 (6)5.整点报时电路设计 (7)四、实验感想 (8)五、附录 (9)1. 工具及器件清单........................................................... 错误！未定义书签。
2.各元件的引脚图及功能表............................................ 错误！未定义书签。
3. 电路总图 (12)六、参考文献 (12)23一、 实验内容及要求本实验采用中小规模集成电路设计一个由脉冲发生电路，计时电路，译码显示电路，和控制电路(包括清零电路，校分电路，和报时电路)等四部分组成的数字计时器。
1、设计一个脉冲发生电路，频率为1Hz 、1kHz 、2kHz ；2、完成0分00秒~9分59秒的计数、译码、显示；3、设计清零电路，具有开机清零和手动清零；4、校分电路的实施（校分隔秒）；5、设计报时电路：使计数从9分53秒开始计时，即9分53秒、9分55秒、9分57秒发三声（低音1）’9分59秒发高音2；6、系统级联调试；7、可增加附加功能。
二、 实验电路设计总框图分显示器分译码器分计数器 校分电路二分频分频器振荡器 秒个位计数器 秒个位译码器秒个位显示器秒十位计数器 清零电路秒十位译码器秒十位显示器报时电路2Hz进位1KHz ,2KHz三、实验电路单元设计说明1.秒信号发生器秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。
电工电子综合实验II—电子计时器 南理工.doc
电工电子综合实验II—电子计时器南理工电工电子综合实验II---------电子计时器电路设计xxxxxxxxxxxxxxxxxxx电工电子综合实验II——电子计时器电路设计学院：电光学院专业：xxxxxxxxxxxxxx学号：xxxxxxxxx姓名：xxxxxx时间：9月目录一、实验内容及要求。
1二、电路原理。
11.BCD码译码显示电路。
12.脉冲发生器电路。
13.六十进制计数器电路。
24.报时电路。
25.校分电路。
36.清零电路。
3三、实验电路单元设计说明。
31.BCD码译码显示电路。
42.脉冲发生器电路。
53.六十进制计数器电路（分位、秒位）。
54.整点报时电路。
75.校分、清零电路。
9四、实验电路逻辑总图及引脚接线总图。
101.逻辑总图。
102.引脚接线总图。
11五、实验电路芯片引脚图、功能表。
12六、实验总结及创新设计。
16七、参考书目。
17一、实验内容及要求1、安装调试四位BCD码译码显示电路。
2、设计、安装、调试脉冲发生器电路。
3、设计、安装、调试六十进制计数器电路（分位、秒位）4、设计、安装、调试整点报时电路（59’53”、59’55”、59’57”报时低声，59’59”报时高声）。
5、设计、安装、调试校分、清零电路。
要求：校分电路防抖动，清零电路任意状态可以清零。
6、联接1—5各项设计电路，实现一小时整点报时的电子计时器电路。
7、实验要求：设计正确、布局合理、排线整齐、功能齐全。
二、电路原理电子计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。
其具体的原理框图如图1所示。
图1电路原理框图下面对计时器的工作原理按其组成进行说明。
1.BCD码译码显示电路译码器可以采用CD4511通过330Ω电阻来驱动共阴极显示器。
2.脉冲发生器电路脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。
电工电子综合实验(Ⅱ)
电工电子综合实验（Ⅱ）——数字计时器设计2011年9月目录一、设计要求二、设计原理三、各元件引脚布局图及逻辑功能四、各单元设计过程及逻辑图五、数字计时器的完整逻辑图六、电路安装与调试七、心得体会八、参考资料一、设计要求A.实验目的1、 掌握常见集成电路工作原理和使用方法。
2、 学会单元电路设计与组合方法。
B.实验要求实现00分00秒～59分59秒数字计时器。
C.实验内容1、设计实现信号源电路（KHz f Hz f Hz f Hz f 1,500,2,14321====）。
2、设计实现00分00秒～59分59秒数字计时器及译码显示电路（1f ）。
3、设计实现快速校分电路（21,f K ）与简单防抖动电路。
（较分时秒不计数）4、设计实现加入任意时刻复位电路（2K ）。
5、设计实现59分53秒、59分55秒、59分57秒（3f ）三低音,59分59秒（4f ）一高音的报时电路。
6、整体完成00分00秒～59分59秒数字电子时间计时器电路。
D.实验器材1、 集成电路：NE555一片 (多谐振荡) CD4040 一片 （分频）CD4518 两片 （8421BCD 码十进制计数器） CD4511 四片 （译码） 74LS00 三片 （与非）74LS20 一片 （4输入与非） 74LS21 三片 （4输入与门） 74LS74 一片 （D 触发）2、 电阻：1K Ω 一只 3K Ω 一只150Ω 四只 （限流，保护发光二极管）3、 电容：0.047uf一只4、双字共阴字屏两块二、设计原理电子计时器是一个对标准频率进行计数的计数电路。
由信号源电路、计时电路、译码显示电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。
具体的原理框图如下图所示：在信号源电路中，我们用NE555(555定时器)和电容、电阻构成多谐振荡器产生方波信号，并用12位二进制串行分频器CD4040得到需要的不同频率；考虑计时电路时，我们使用了两片CD4518（二-十进制加法计数器）对秒和分分别进行计数；译码显示电路中，我们采用译码器CD4511来驱动共阴显示字屏；在校分电路中，我们用D触发器74LS74和简单的门电路构成，以便将分显示屏跳到想要的时刻；考虑清零电路时，由于CD4518有异步清零端，故可通过简单的门电路就可以使电路具有随时清零功能；而报时电路则可通过门电路设计实现。
二十四小时计时器南理工EDAquartus应用
实验一二十四小时数字计时器一、实验内容及题目简介利用QuartusII软件设计一个数字钟，并下载到SmartSOPC实验系统中，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。
二、实验设计要求（1）设计基本要求1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、 K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4、 K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；5、 K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；6、 K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；(2)设计提高部分要求1、使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”, 59’55”,59’57”时报时频率为512Hz,59’59”时报时频率为1KHz, ）；2、闹表设定功能；3、自己添加其他功能；三、方案论证数字钟整体框图如下图所示本实验的目的是利用QuartusII软件设计一个多功能的数字计时器，使该计时器具有计时，显示，清零，较分，校时及整点报时功能。
依据上述数字钟电路结构方框图可知，秒计时器和分计时器均为60进制，小时计时器是24进制计数器。
当秒计时器对1HZ时钟脉冲信号计数到60时，产生一个进位脉冲，使分计时器的数值加1，同样，分计时器计数到60时，使小时计时器的数值加一。
秒计数模块和分计数模块的核心是模60的计数器，时计数模块的核心为模24的计数器，并且采用同步计数的方法，即三个模块的时钟信号均来自同一个频率信号。
当数字钟走时出现误差时，通过校时电路对时，分的时间进行校正，其中校时电路和清零电路只需在原有电路的基础上采用一定的逻辑门电路实现。
为了防止机械开关造成的抖动，本次实验我采用D触发器来消抖。
系统复位模块只需要在计时模块的清零输入端输入有效信号，即可完成系统复位功能。
南京理工大学电工电子综合实验
电工电子综合实验实验报告数字计时器设计姓名：学号：学院：自动化学院专业：自动化2013-9-6一、实验目的：1、掌握常见集成电路实现单元电路的设计过程。
2、了解各单元再次组合新单元的方法。
二、实验要求：实现0分0秒到59分59秒的可整点报时的数字计时器。
三、实验内容：1、设计实现信号源的单元电路。
2、设计实现0分0秒到59分59秒的计时单元电路。
3、设计实现快速校分单元电路，含防抖动电路。
4、加入任意时刻复位单元电路。
5、设计实现整点报时的单元电路。
四、实验所用元件及功能介绍元件型号数量NE555 1片CD4040 1片CD4518 2片CD4511 2片74LS00 3片74LS20 1片74LS21 3片74LS74 1片电容0.047uf 1个电阻1504个电阻1k1个电阻3k1个单字屏共阴极数码管2块蜂鸣器1个开关2个2、主要芯片引脚图及功能表2.2.1、CD4511译码器图2.2.1 CD4511译码器引脚图表2.2.1 CD4511译码器功能表输入输出LT BI LE D4 D3 D2 D1 g f e d c b a 字符测灯0 ×××××× 1 1 1 1 1 1 1 8 灭零 1 0 ×0 0 0 0 0 0 0 0 0 0 0 消隐锁存 1 1 1 ××××显示LE=0→1时数据译码1 1 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 1 0 0 0 0 1 1 0 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 2 1 1 0 0 0 1 1 1 0 0 1 1 1 1 3 1 1 0 0 1 0 0 1 1 0 0 1 1 0 4 1 1 0 0 1 0 1 1 1 0 1 1 0 1 5 1 1 0 0 1 1 0 1 1 1 1 1 0 0 6 1 1 0 0 1 1 1 0 0 0 0 1 1 1 7 1 1 0 1 0 0 0 1 1 1 1 1 1 1 8 1 1 0 1 0 0 1 1 1 0 0 1 1 1 92.2.2、CD4518计数器图2.2.2 CD4518BCD码计数器引脚图表2.2.2 CD4518BCD码计数器功能表：输入输出CR CP EN Q3 Q2 Q1 Q0 清零 1 ××0 0 0 0 计数0 ↑ 1 BCD码加法计数保持0 ×0 保持计数0 0 ↓BCD码加法计数保持0 1 ×保持2.2.3、CD4040分频器图2.2.3 CD4040分频器引脚图2.2.4、NE555定时器图2.2.2 NE555定时器引脚图表2.2.2 NE555定时器功能表Vi1(引脚6) Vi2(引脚2) VO(引脚3) (引脚4 )0 ××01 >2/3Vcc >1/3Vcc 01 <2/3 Vcc <1/3Vcc 11 <2/3 Vcc >1/3Vcc 不变2.2.5、74LS74 D触发器图2.2.5 74LS74D触发器引脚图表2.2.5 74LS74D触发器功能表输入输出CP D清零×0 1 ×0 1 置“1”× 1 0 × 1 0 送“0”↑ 1 1 0 0 1 送“1”↑ 1 1 1 1 0 保持0 1 1 ×保持不允许×0 0 ×不确定2.2.6、74LS00 双四与非门图2.2.6 74LS00双四与非门引脚图2.2.7、74LS20 四入双与非门图2.2.7 74LS20 四入双与非门引脚图2.2.8、74LS21四入双与门图2.2.8 74LS21四入双与门引脚图3、电子计时器设计原理3.1、各部分电路解析3. 1.1、脉冲发生电路脉冲发生电路即为电子计时器产生脉冲的电路，本文采用NE555振荡器和CD4040分频器产生实验所需要的脉冲信号频率其中：f0=1.44/[(R1+2R2)C]=4.38kHz R1=1KΩ,R2=3KΩ,C=0,047uF。
电工电子综合实验数字计时器设计-实验报告
电工电子综合实验数字计时器设计实验报告实验目的：通过设计数字计时器，学会了解、掌握数字电路设计方法，加深了对时序逻辑电路、数字电路逻辑设计的理解。
同时通过实验，掌握了数字计时器的实际应用。
实验设备：1. 数字逻辑实验箱2. 7400、7402、7474、7447、555、7490、74138 等集成电路3. 面包板4. 丝印PCB板5. 电路图绘图软件6. 万用表7. 示波器实验原理：数字计时器是一种可以按照一定规律进行计数的仪器。
数字计时器要求计数精度高，计数速度快，计数范围广，易于操作等特点。
其基本实现原理是将高低电平不断切换写入计数器，计数器对输入的高低电平进行计数。
实验步骤：1.搭建基本框架电路(a) 用7400 NAND 双输入门和555计时器构成高电平宽度为1s 的方波输出脉冲。
(b)通过7402 NOR门和7474锁存器控制计数器数据输入端。
(c)接上两个7490模数计数器，构成0-99计数器。
(d)加上LED数码管和BCD-7定码器，组成数字显示模块。
2.绘制电路原理图(a)按照以上搭建步骤绘制电路原理图。
(b)尽量做到简明、清晰。
3.电路测试(a)连接电路后，使用万用表检测电路各组成部分是否正常。
(b)接上示波器，检测计数器时序是否正确、脉冲是否稳定、脉冲宽度是否正确。
(c)通过手动输入不同数字，测试数字显示模块是否正常。
实验结论：通过以上实验，我们成功设计出了数字计时器电路，并对其进行了测试。
该计时器具有较高的计数精度，计数速度快，计数范围广，易于操作等优点，可以广泛应用于各种计时场合。
同时，通过实验，我们深入了解了时序逻辑电路和数字逻辑电路设计原理及应用，进一步增强了我们的实践能力和创新思维。
电气制图及CAD 南理工
电气制图及CAD 实验报告——数字计时器1、电路原理数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。
其具体的原理框图如图1.1所示。
图1.1 电路原理框图下面对计时器的工作原理按其组成进行说明。
1.1 脉冲发生电路脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz 的脉冲信号。
这里采用NE555集成电路和分频器CD4040构成。
1.2计时电路计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。
60秒为1分，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新计数。
1.3译码显示电路译码器可以采用CD4511通过330Ω电阻来驱动共阴极显示器。
1.4报时电路电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。
即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。
实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。
1.5校分电路电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。
在任何时候，拨动校分开关，可以进行快速校分。
即令计时器分为快速计数，而秒位保持。
1.6清零电路在任何时刻，拨动清零开关，可以进行计数器的清零。
2、实验器件参数及其所构成电路电路中的器件有NE555集成电路1片、CD4040集成电路1片、CD4518集成电路2片、CD4511集成电路4片、74LS74集成电路1片、74LS00集成电路3片、74LS20集成电路1片、74LS21集成电路2片、双字数码管显示器2个、阻值为330Ω的电阻28只、阻值为1kΩ和3kΩ的电阻各1只，以及容值为0.047μF的电容1只。
二十四小时计时器南理工EDAquartus应用
实验一 二十四小时数字计时器、实验内容及题目简介利用QuartusII 软件设计一个数字钟，并下载到SmartSOPC 实验系统中，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校 时、快速校分、整点报时等功能。
、实验设计要求（1）设计基本要求（2）设计提高部分要求1、使时钟具有整点报时功能（当时钟计到59' 53”时开始报时，在59' 53” , 59 '55” ,59 ' 57”时报时频率为512Hz,59' 59”时报时频率为1KHz,）； 2、闹表设定功能； 3、自己添加其他功能;三、方案论证数字钟整体框图如下图所示1、能进行正常的时、分、秒计时功能; 2、3、 分别由六个数码管显示时分秒的计时； K1是系统的使能开关（K 仁0正常工作, K1=1时钟保持不变）；4、5、 K2是系统的清零开关（K2=0正常工作, K3是系统的校分开关（K3=0正常工作,K2=1时钟的分、秒全清零）； K3=1时可以快速校分）； 6、 K4是系统的校时开关（K4=0正常工作, K4=1时可以快速校时）；本实验的目的是利用QuartusII软件设计一个多功能的数字计时器，使该计时器具有计时，显示，清零，较分，校时及整点报时功能。
依据上述数字钟电路结构方框图可知，秒计时器和分计时器均为60进制，小时计时器是24进制计数器。
当秒计时器对1HZ时钟脉冲信号计数到60时，产生一个进位脉冲，使分计时器的数值加1,同样，分计时器计数到60时，使小时计时器的数值加一。
秒计数模块和分计数模块的核心是模60的计数器，时计数模块的核心为模24的计数器，并且采用同步计数的方法，即三个模块的时钟信号均来自同一个频率信号。
当数字钟走时出现误差时，通过校时电路对时，分的时间进行校正，其中校时电路和清零电路只需在原有电路的基础上采用一定的逻辑门电路实现。
南京理工大学数字计时器实验报告
电子电工综合实验报告——数字计时器一.实验内容。
1. 应用CD4511BCD码译码器﹑LED双字共阴显示器﹑300Ω限流电阻设计﹑安装调试四位BCD译码显示电路实现译码显示功能。
2. 应用NE555时基电路、3KΩ、1KΩ电阻、0·047UF电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率f1=1HZ f2=2HZ f3≈500Hz f4≈1000Hz）。
3. 应用CD4518BCD码计数器、门电路，设计、安装、实现00′00″---59′59″时钟加法计数器电路。
4. 应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时F2=2Hz）。
设计安装任意时刻清零电路。
5. 应用门电路设计、安装、调试报时电路59′53″，59′55″，59′57″低声报时（频率f3≈500Hz）,59′59″高声报时（频率f4≈1000Hz）。
整点报时电路。
H=59′53″·f3+59′55″·f3+59′57″·f3+59′59″·f46.联接试验内容1.—5.各项功能电路，实现电子计时器整点计时﹑报时、校分、清零电路功能。
二.实验要求。
设计正确、布局合理、排线整齐、功能齐全。
三.器件引脚图及功能表。
1、NE555: 功能表引脚图2、CD4040：引脚图3、CD4518：功能表引脚图4、CD4511：功能表引脚图5、74LS00：功能表引脚图6、74LS20：功能表引脚图7、74LS21：功能表引脚图8、74LS74：功能表引脚图9.LED双字共阴显示器四.电子计时电路器逻辑图；五.电子计时器电路引脚接线图.六. 各单元原理图及设计过程：1、脉冲产生电路设计方法：由NE555连接成为自激多谐振荡电路，输出为周期矩形波，后经CD4040分频得到所需频率脉冲。
逻辑图：2、计时电路设计方法：计时电路的计数器，采用二－十进制加法计数器CD4518来实现。
电工电子综合实验多功能数字时钟
电工电子综合实验多功能数字时钟设计报告目录1、引言 (3)2、实验设计内容及要求 (4)3、设计电路的用途及原理简介 (5)4、单元电路设计原理 (5)5、电路的调试说明 (8)6、所遇到的问题及解决 (9)7、实验总结和体会 (9)8、附录（集成芯片引脚图和功能表） (10)一、引言（一）摘要：随着人类科技文明的发展，人们对于时钟的要求在不断地提高。
时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。
高精度、多功能、小体积、低功耗，是现代时钟发展的趋势。
在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。
本实验要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能，并在控制电路的作用下有开机清零、快速校分、整点报时功能。
（二）关键字：电子时钟开机清零较分整点报时(A) Abstract:With the development of technological society, people demand the clock continues to improve. The clock has not only seen as a tool used to display the time, in many practical applications, it needs to be able to achieve more other features. High-precision, multifunction, small size, low power consumption, the development trend of the modern clock. In this trend, the clock's digital, multi-functional clock production research has become a modern leading design direction.In this study, to design a digital timer, you can complete the 0 minutes 00 seconds to 9 minutes and 59 seconds chronograph function and role in the control circuit is cleared under the boot, rapid school hours, the whole point timekeeping function.(B) Keywords:Electronic Clock boot cleared the whole point timekeeping compared with sub -二、实验设计内容及要求1、设计内容简介：要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能，并在控制电路的作用下有开机清零、快速校分、整点报时功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录
一，实验目的
二，实验仪器
三，设计内容简介
四，设计原理
五，分部电路图及原理
六，电路安装与调试
七，实验中遇到的问题及解决方法
八，心得体会
九，附录
一．实验目的
1、掌握常见集成电路的工作原理和使用方法，学会单元电路的设计方法。
2、锻炼学生的分析问题解决问题的能力以及设计电路和动手组装电路的能力。
二．实验仪器
电源发生器，三用表，示波器，镊子，剪刀
三．设计内容简介
1、设计一个脉冲发生电路，为计时器提供脉冲、为报时电路提供驱动蜂鸣器的脉冲
信号；
2、设计计时电路，完成 0分00秒—9分59秒计时功能；
3、设计报时电路，使数字计时器从9分53 秒开始报时，每隔两秒发一声，共发三
声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHZ），9分59秒发高音（频率2KHZ）；
4、设计校分电路，在任何时候，拨动校分开关，可进行快速校分；
5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以
进行计时器清零；
6、系统级联调试，将以上电路进行级联完成计时器的所有功能；
四．设计原理
数字计时器是一个对标准频率（1Hz）进行计数的计数电路。
由于计数的起始时间与所需要的起点可能会不相同，所以需要在电路上加一个校分电路，以便将分时刻跳到想要的时刻（这也是为什么校分电路先于蜂鸣电路的原因，这样做节省了很多时间）。
为了使标准的1Hz时间信号准确并且稳定，实验中我们使用了石英晶体振荡器构成脉冲发生电路。
为了使电路更加简单，实验中我们使用了一片CD4518的集成块对计时器的秒的个位和分的十位进行计数，用74LS161构成模六（六进制）计数器实现对秒的十位进行计数，当低位计数器计满10时向高位产生一个脉冲信号，触发高位计数器计数。
由于所使用的计数器都有异步清零端，故可通过简单的电路就可以使电路具有开机清零功能和随时清零功能。
显示器秒十位译秒十位计数显示器
秒个位译
秒个位计数
校分二分频
显示器分个位译秒十位计数分个位计数清零
报时
振荡器进位
五． 分部电路图及原理
（1） 脉冲电路
脉冲电路为计时电路提供频率为1Hz 的秒脉冲计数信号，可以用石英晶体振荡器32768和分频器cc4060构成。
石英晶体振荡器提供的脉冲频率为32768Hz （=215
Hz ）而分频器cc4060的最大分频系数是214，因此两者组合最小可提供2 Hz 的脉冲信号，为了得到秒脉冲信号，还需再经过一个二分频器件分频，分频可以由74LS74实现。
（2） 计时电路
此部分为该实验的核心部分。
可以用十进制加法计数器cc4518和四位二进制加法计数器74161来实现。
cc4518集成了两个十进制加法计数器，可分别作为秒个位计数和分计数，74161改造成六进制计数器作为秒十位计数。
图中秒进分进位脉冲处于74161的12号管脚处及EN端。
（3）校分电路
校分电路通过与非门实现。
原理：正常计数时时开关打在“1”电平，下面的与非门被选通，上面的与非门被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关打在“0”电平时，上面的与非门被选通，下面的与非门被封锁，校分信号送至分计数器的时钟端。
校分信号可由4060分频信号得到，一般选为2Hz。
（4）清零电路
74161的清零端接低电平，CD4518的清零端接高电平（接秒十位的清零要经过一个电容）
（5）蜂鸣电路（报时电路）
需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时。
此部分由四与门、二或门、晶体管和蜂鸣器构成。
使电路在9分53秒、9分55秒、9分57秒发低音（1KHz），9分59秒发高音（2KHz）即当3Q D3Q C3Q B3Q A为1001，2Q D2Q C2Q B2Q A 为0101，1Q D1Q C1Q B1Q A为0011或0101或0111时发低音，1Q D1Q C1Q B1Q A为1001时发高音。
因此可以将3Q D、3Q A、2Q C、2Q A相与后的信号作为公共选通信号，1Q B1Q A、1Q C1Q A，1Q C1Q B1Q A与
或后的信号也即1Q A和（1Q B+1Q C）相与的信号作为低音的另一选通信号，1Q D、1Q A相与的信号作为高音的另一选通信号。
六．电路安装与调试说明
电路安装前应该先把面包板的各个横通孔用导线连好，并且统一用红线代表电源线，用黑线代表地线，连接完成后应该接上电源用万用表测试各插孔以确保整块板子上无漏掉的插孔以免影响后面的安装工作。
电路安装过程中需要注意对照各元器件的功能表和引脚图，将应该与电源相连接的或者与地线相连接的脚均用红线或者黑线插好，使各个元器件处于正常工作状态，以免影响后面的插线工作，影响实验的效率。
除此之外，安装时还要耐住性子，不要因为导线过多而变得不耐烦，不认真，这就犯了该实验的一大忌，只有认认真真地做好每一步才能顺利地完成电路安装工作，为了使电路美观且各个功能容易识别，应该一个功能用一种颜色的导线连接。
具体安装过程如下：
（1）按照电路原理图安装脉冲发生电路：将脉冲发生电路产生的CP脉冲接入CD4518的EN 端。
此时可通过万用表观察秒信号是否正常输出。
将万用表打在电压10V档，若正常输出则可以看到万用表指针左右摆动，频率为1次/秒。
（2）按照计时电路原理图接好计时电路：测试计数器是否开始计数，使秒的个位由0～9
显示，每当由9变为0时，秒十位进一。
当秒十位为5秒个位由9变到0时，秒十位清零，分个位变为1。
（3）按译码显示电路原理，接好显示电路，接通电源观察数码管是否正常显示，同时也可观察计数器是否正常计数。
（4）连接清零电路：利用到CD4069反相器，注意开关使用。
当开关打开时，实现开机清零；当开关闭合时，实现不掉电清零。
如果开关与面包板接触不良，即开关闭合后，不掉电清零功能不能百分之一百实现，则可用一根导线代替开关使用。
（5）连接校分电路：当开关断开时，电路正常计时；当开关闭合时，电路实现快速校分。
如果开关与面包板接触不良，即开关闭合后，不能立刻实现校分功能，则可用一根导线代替开关使用。
（6）连接报时电路：若电路正常工作蜂鸣器会从9分53秒开始每隔一秒报一声低音（1KHz），9分59秒时报一声高音（2KHz）。
如果电路连接正确，蜂鸣器没有声音，则将信号直接接入蜂鸣器中；如果有声音，则错误发生在发声电路中电阻与三极管的连接；如果没有声音，则检测报时电路部分芯片74LS21的连接；若蜂鸣器声音不断，则检测蜂鸣器的管脚是否接反。
七．实验中遇到的问题及解决办法
（1）首先遇到的问题是，秒脉冲产生不正常，经老师指导，检测了4060和74LS74各引脚电位，发现有一根电源线没有接好。
（2）其次，计时电路不能正常工作。
这次问题比较严重，很多地方出现了问题，我自己先检查了一下电路，发现有几个接电源和接地的引脚接错了，但改正后发现还是不
对。
经老师指导后，发现是我的译码器4511和计数器74161坏了，更换过后，可以正常工作了。
（3）后来的校分电路、清零电路以及蜂鸣电路，在吸取了前面的经验教训后都是一气呵成，没有出现差错。
八．心得体会
通过这次实验我学到了很多，得到了很大的启示，不仅仅是电路学习方面的，从大学学习到今后的科研，再到做人做事方面，我都获益匪浅。
做实验要预先预习，要对各元器件有充分的了解，要充分理解所做实验的理论知识。
接电路一定要细心、合理，尽量按信号流向分级安装，逐级级联，平行布线。
不论做什么一定要知道前因后果、来龙去脉，这样学东西才能学明白、学透彻。
不论做什么一定要仔细、认真，这样可以避免很多不必要的麻烦。
但一旦发生错误，不要慌张，从头到尾一步一步查找错误，总会解决问题的。
九．附录
1、参考文献
电子线路实践教程王建新、姜萍编著科学出版社
数字逻辑电路与系统设计蒋立平主编电子工业出版社
2、元件清单
共阴数码管： 3只、分频器cc4060 ：1只、译码器CC4511： 3只、晶体振荡器32768：1只、计数器CC4518 ： 1只、74161 ：1只、晶体管8050 ： 1只、蜂鸣器： 1只、D触发器74LS74 ：1只、二四与非门74 LS00 ： 2只、电阻1K ：21只、10K、22M、470Ω各1只、四二与门74 LS21： 2只、二四或门74 LS32 ：1只、电容100uf、10pf、20pf 各1只、六反相器cc4069 ： 1只
3、芯片引脚图
4、电路总图：。