多按键设计电路

多按键设计电路
多按键设计电路

5个IO口最多能扫描多少个按键?

简介:在做项目(工程)的时候,我们经常要用到比较多的按键,而且IO资源紧张,于是我们就想方设法地在别的模块中节省IO口,好不容易挤出一两个IO口,却发现仍然不够用,实在没办法了就添加一个IC来扫键。一个IC虽然价 ...

在做项目(工程)的时候,我们经常要用到比较多的按键,而且IO资源紧张,于是我们就想方设法地在别的模块中节省IO口,好不容易挤出一两个IO口,却发现仍然不够用,实在没办法了就添加一个IC来扫键。一个IC虽然价格不高,但对于大批量生产而且产品利润低的厂家来说,这是一笔不菲的开支!

那,我们能不能想到比较好的扫键方法:用最少的IO口,扫最多的键?可以吗?

举个例:给出5个IO口,能扫多少键?有人说是2*3=6个,如图一:

图一

对,大部分技术参考书都这么做,我们也经常这样做:用3个IO口作行扫描,2个IO作列检测(为方便描述,我们约定:设置某一IO口输出为“0”――称其为“扫某IO

口”)。用行线输出扫键码,列线检测是否有按键的查询方法进行扫键。扫键流程:在行线依次输出011,101,110扫键值,行线每输出一个扫键值,列线检测一次。当列线检测到有按键时,结合输出的扫键值可以判断相应的按键。

但是,5个IO真的只能扫6个键吗?有人说可以扫9个,很聪明!利用行IO与地衍生3个键(要注意上拉电阻),如图二:

图二

扫键流程:先检测3个行IO口,对K1’,K2’,K3’进行扫键,之后如上述2*3扫键流程。5个IO口能扫9个键,够厉害吧,足足比6个键多了1/2!

动动脑,还能不能再多扫几个?就几个?一个也行!好,再想一下,硬是被逼出来了!如图三:

图三

不多不少,正好10个键!这种扫键方式比较少见吧!漂亮!扫键流程:设IO1输出为“0”,检测IO2…IO5,若判断有相应健按下,则可知有健;若无键,则继续扫键:设IO2输出为“0”,检测IO3,IO4,IO5,判断有无键按下,如此类推。这里应注意:当扫某一IO 口(输出为“0”)时,不要去检测已经扫过的IO口。如:此时设置IO2输出为“0”,依次检测IO3,IO4,IO5,但不要去检测IO1,否则会出错(为什么,请思考)。

感觉怎么样?不错吧!让我们再看看图三,好有成就感!看着,看着……又看到了什么?快!见图四:

图四

真强!被您看出20个键!多了一个对称的三角形。可是,像这样的排列能正确扫20个键吗?回答是肯定的:不能!上下三角形相互对称,其对称扫出的键无法区别。有没有注意到分析图三时提到的注意点?(à“当扫某IO口时,不要去检测已经扫过的IO口,否则会出错”)

我们分析一下图四:当IO1输出“0”时,按下K11或K11’键都能被IO2检测到,但IO2检测却无法区别K11和K11’键!同理,不管扫哪个IO口,都有两个对称的键不能区分。我们假想,如果能把对称键区分开来,我们就能正常地去判断按键。我们在思考:有没有单向导通性器件?有!见图五!

图五

很巧妙的思路!利用二极管的单向导通性,区别两个对称键。扫键思路:对逐个IO口扫键,其他四个IO口可以分别检测其所在的四个按键。这样,就不会有分析图三时提到的注意点。

够酷吧!等等,大家先别满足现状,我们再看一下图二,是不是有点启发?对,我们再分析一下“用5个IO口对地衍生的5个键”。看图六:

图六

25个键!5个IO口扫出25个键!先别激动,我们再分析一下它的可行性,分析通得过才能真正使用。假设扫键流程:先扫对地的5个键,再如图五扫键。先扫对地5个键,判断没有按键,接着对逐一对IO口进行扫键。但当对某一IO口扫键时,如果有对地的键按下,这时有可能会误判按键,因为对地键比其他键有更高的响应优先级。例如:扫IO1,IO1输出“0”,恰好此时K62按下,IO2检测到有按键,那就不能判断是K11还是K62。我们可以在程序上避免这种按键误判:若IO2检测到有按键,那下一步就去判断是否有对地键按下,如果没有,那就可以正确地判断是K11了。

我们小结扫键个数S:

S = (N-1)*N + N ――启用二极管

S = (N-1)*N /2 + N ――省掉二极管

经典吗?太经典了!!告诉大家一个小道消息:第一个设计出此电路的人是一个美国大佬,他(她?)还为此申请了专利!

示例代码如下(出自孩儿们之手哈):

硬件描述:

键盘连接说明;

IO2 PC2

IO3 PC3

IO4 PC4

IO5 PC5

核心函数:

/***********************************************************

* 函数说明:五个端口扫描25个键盘的函数*

* 输入:无*

* 输出:键盘编号*

* 调用函数:无*

***********************************************************/

UINT8 _25Key_Scan(void)

{

UINT8 i = 0,Key_Num = 0;

//扫描最下面一行开关

DDRC |= BIT(PC1)|BIT(PC2)|BIT(PC3)|BIT(PC4)|BIT(PC5);

PORTC |= BIT(PC1)|BIT(PC2)|BIT(PC3)|BIT(PC4)|BIT(PC5);

NOP();

NOP();

for(i = 1; i <= 5; i++)

{

if(!(PINC & BIT(i))) //PCi=0

{

Key_Num = i+20;

return Key_Num;

}

}

//扫描第一行开关

DDRC |= BIT(PC1); //PC1 输出

PORTC &= ~BIT(PC1); //PC1=0

DDRC &= ~(BIT(PC2)|BIT(PC3)|BIT(PC4)|BIT(PC5)); //PC2-PC5 输入PORTC |= BIT(PC2)|BIT(PC3)|BIT(PC4)|BIT(PC5); //PC2~PC5=1

NOP();

for(i = 2; i <=5; i++)

{

if(!((PINC & BIT(i))))

{

Key_Num = i-1;

return Key_Num;

}

}

//扫描第二行开关

DDRC |= BIT(PC2); //PC2 输出

PORTC &= ~BIT(PC2); //PC2=0

DDRC &= ~(BIT(PC1)|BIT(PC3)|BIT(PC4)|BIT(PC5)); //PC1、PC3-PC5 输入PORTC |= BIT(PC1)|BIT(PC3)|BIT(PC4)|BIT(PC5); //PC1、PC3~PC5=1

if(!(PINC & BIT(1)))

{

Key_Num = 5;

return Key_Num;

}

else

{

for(i = 3; i <= 5; i++)

{

if(!(PINC & BIT(i)))

{

Key_Num = i+3;

return Key_Num;

}

}

}

//扫描第三行开关

DDRC |= BIT(PC3); //PC3 输出

PORTC &= ~BIT(PC3); //PC2=0

DDRC &= ~(BIT(PC1)|BIT(PC2)|BIT(PC4)|BIT(PC5)); //PC1、PC2、PC4、PC5 输入PORTC |= BIT(PC1)|BIT(PC2)|BIT(PC4)|BIT(PC5); //PC1、PC2、PC4、PC5=1

if(!(PINC & BIT(1)))

{

Key_Num = 9;

return Key_Num;

}

else if(!(PINC & BIT(2)))

{

Key_Num = 10;

return Key_Num;

}

else if(!(PINC & BIT(4)))

{

Key_Num = 11;

return Key_Num;

}

else if(!(PINC & BIT(5)))

{

Key_Num = 12;

return Key_Num;

}

//扫描第四行开关

DDRC |= BIT(PC4); //PC4 输出

PORTC &= ~BIT(PC4); //PC4=0

DDRC &= ~(BIT(PC1)|BIT(PC2)|BIT(PC3)|BIT(PC5)); //PC1~PC3、PC5 输入PORTC |= BIT(PC1)|BIT(PC2)|BIT(PC3)|BIT(PC5); //PC1~PC3、PC5=1

for(i = 1; i <= 3; i++)

{

if(!(PINC & BIT(i)))

{

Key_Num = i+12;

return Key_Num;

}

}

if(!(PINC & BIT(5)))

{

Key_Num = 16;

return Key_Num;

}

//扫描第五行开关

DDRC |= BIT(PC5); //PC5 输出

PORTC &= ~BIT(PC5); //PC5=0

DDRC &= ~(BIT(PC1)|BIT(PC2)|BIT(PC3)|BIT(PC4)); //PC1-PC4 输入PORTC |= BIT(PC1)|BIT(PC2)|BIT(PC3)|BIT(PC4); //PC1~PC4=1

for(i = 1; i <= 4; i++)

{

if(!(PINC & BIT(i)))

{

Key_Num = i+16;

return Key_Num;

}

}

return Key_Num;

//循环的方法实现使用的是PORTD口

/*

uint8 i = 0, j =0;

DDRD = 0;

PORTD = 0xff;

for(i = 0; i< 5; i++)

{

if(!(PIND&BIT(i)))

{

return i+1;

}

}

for(i = 0; i < 5; i++)

{

DDRD = BIT(i);

PORTD = ~BIT(i);

for(j = 0; j < 5; j++)

{

if((!(PIND&BIT(j)))&&(j != i))

{

if(j>=i)return i*4+j+5;

return i*4+j+6;

}

}

}

return 0;*/

}

根据最新成果,如果只考虑单个按键被按下的情况,键盘已经可以扩展为25 + 5 * (4 * 3 / 2)= 25 + 30 = 55个按键了……

实现这种方法的原理其实很简单。

假设,我们考虑如何解决K11和K12同时被按下的解决方案,此时,只需要:

1、将IO1设置为输入并开启上蜡电阻

2、将IO2设置为输出高电平,将其余IO设置为输出低电平

3、检测IO1的电平来判断K11是否被按下

4、将IO3设置为输出高电平,将其余IO设置为输出低电平

5、检测IO1的电平来判断K12是否被按下

这样就可以单独区别K11和K12了。

继续考虑,当K11和K12同时被按下时,相当于IO2和IO3被短路,如果在IO2和IO3之间增加一个用于短路的按键,就可以扩展一个按键了

如果在IO0为输入状态下,剩下的4个引脚任意选择2个引脚增加短路按键,则可以扩展出C4选2个按键也就是(4 * 3)/(2 * 1)共6个按钮。考虑还可以从5个IO中每

次任选一个座位输入,则一共有C5选1种也就是5 / 1个按钮。这样在原有25基础上可以继续扩出30个按键了。

使用Quartus进行多功能数字钟设计

EDA设计 使用Quartus II进行多功能数字钟设计 院系:机械工程 专业:车辆工程 姓名:张小辉 学号: 指导老师:蒋立平、花汉兵 时间: 2016年5月25日

摘要 本实验是电类综合实验课程作业,需要使用到QuartusⅡ软件,(Quartus II 是Altera公司的综合性PLD/FPGA开发软件,原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware 支持Description Language)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程)。本实验需要完成一个数字钟的设计,进行试验设计和仿真调试,实验目标是实现计时、校时、校分、清零、保持和整点报时等多种基本功能,并下载到SmartSOPC实验系统中进行调试和验证。 关键字:电类综合实验 QuartusⅡ数字钟设计仿真

Abstract This experiment is electric comprehensive experimental course work and need to use the Quartus II software, Quartus II is Altera integrated PLD / FPGA development software, schematic and VHDL, Verilog HDL and AHDL (Altera hardware description language support) etc. a variety of design input form, embedded in its own synthesizer and simulator can complete hardware configuration complete PLD design process from design entry to). The need to complete the design of a digital clock, and debug the design of experiment and simulation, the experimental goal is to achieve timing, school, reset, keep and the whole point timekeeping and other basic functions, and then download to the smartsopc experimental system debugging and validation. Key words: Electric power integrated experiment Quartus II Digital clock design Simulation

多功能数字计时器设计报告

多功能数字计时器 设计报告

电工电子 综合实验报告 题目:多功能数字计时器设计 目录 1.实验内容简介

2.电路设计要求 3.电路原理简介 4. 单元电路设计 4.1 秒信号发生电路 4.2 计时电路 4.3 开机清零电路 4.4 校分电路 4.5 报时电路 5.总电路图 6.附加电路--起停电路 7.实验感想 8.附录 8.1 元件清单 8.2 芯片引脚图和功能表 9.参考文献 1.实验内容简介 本设计采用中小规模集成电路,要求设计一个数字计时器,能够完成0分00秒到9分59秒得计时功能,并在控制电路的作用下具有开机清零,快速校分,整点报时功能。 2.实验内容

1.设计一个脉冲发生电路,为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号。 2.设计一个计时电路,完成0分00秒~9分59秒的计时功能。3.设计报时电路,使数字计时器从9分53秒开始报时,每隔一秒发一声,共发三声低音,一声高音;即9分53秒、9分55秒、9分57秒发低音(频率1kHz),9分59秒发高音(频率2kHz) 4.设计校分电路,在任何时候,拨动校分开关,可进行快速校分。 5.设计清零电路,具有开机自动清零功能,而且在任何时候,按动清零开关,能够进行计时器清零。 6.系统级联调试,将以上电路进行级联完成计时器的所有功能。7.可增加数字计时器附加功能,例如数字计时器定时功能、电路起停功能、电路采用动态显示等。 3.电路原理简介 数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。其原理框图如下:

4.单元电路设计 一.秒信号发生器 秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号,采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频,即最低频率端Q14的脉冲信号频率为2Hz,因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的Q端与D端扭接在一起实现倍频器,则Q端的输出信号即为1Hz的秒脉冲信号。报时电路所需要的1KHz,2 KHz的脉冲信号由4060的管脚Q4和管脚Q5提供。

一键开关机电路设计集锦

一键开关机电路设计集锦 键可以作为开机键,接地时V15通,单片机上电,使MCU拉高,使V16通,保持。若此时长按KEY,则单片机读取键值,判断是否长按,若为长按,单片机控制MCU为低,进行自杀。下图试验证明是可行的。 单键实现单片机开关机? 1,控制流程,按下按键,Q1导通.单片机通电复位,进入工作.? 2,检测?K-IN?是否低电平,否?不处理.是?单片机输出?K-OUT?为高电平,Q2导通,相当于按键长按.LED指示灯亮.?3,放开按键,K-IN?经过上拉电阻,为高电平.单片机可以正常工作.? 4,在工作期间,按键按下,K-IN?为低电平,单片机检测到长按1秒,K-OUT?输出低电平,Q2截止.LED指示灯熄灭.放开按键,Q1截止,单片机断电.? 5,通过软件处理,可以实现短按开机,长按关机.? 单片机用PIC16F84A,通过简单的程序演示,证实此电路的可行性。 这电路如果这样用,是体现不出它的优点,用到开关电源控制,控制光耦.可以做到完全关断电原,实现零功耗待机.有些打印机上就是用这种电路. 此电路可以应用于很宽的电压范围(4.5V~40V,最大19A的电流),R5为可选,当输入电压小于20V时可短接;输入电压大于20V时建议接上,R5的取值应满足与R1的分压使MOS管V1的GS电压大于-20V 小于-5V(在V2导通时),尽量使V1的GS电压在-10V~-20V之间以使V1输出大电流。 按钮按下前,V2的GS电压(即C1电压)为零,V2截止,V1的GS电压为0,V1截止无输出;当按下S1,C1充电,V2?GS电压上升至约3V时V2导通并迅速饱和,V1?GS电压小于-4V,V1饱和导通,Vout有输出,发光管亮(此时应放开按钮)C1通过R2、R3继续充电,V1、V2状态被锁定;当再次按下按钮时,由于V2处于饱和导通状态,漏极电压约为0V,C1通过R3放电,放至约3V时,V2截止,V1栅源电压大于-4V,V1截止,Vout无输出,发光管灭(放开按钮),C1通过R2、R3及外电路继续放电,V1、V2维持截止状态。 注:S1使Vout打开或关闭后应放开按钮,不然会形成开关振荡。

单片机键盘显示接口电路设计说明

中北大学 单片机及其接口技术 课程设计说明书 学生:学号: 学院: 专业: 题目:单片机键盘显示接口电路设计 指导教师:小林职称: 副教授 2012年6月17日

中北大学 单片机及其接口技术 课程设计任务书 11/12 学年第二学期 学院: 专业: 学生姓名:学号: 课程设计题目:单片机键盘显示接口电路设计 起迄日期:6月11日~6月17日 课程设计地点:中北大学 指导教师:小林 系主任:王忠庆

下达任务书日期: 2012年06月11日课程设计任务书

课程设计任务书

第一章、绪论89C51是一种带4KB闪烁可编程可擦除只读存储器(FPEROM—Falsh Programmable and Erasable Read Only Memory)的低电压、高性能CMOS8位微处理器,俗称单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL 的89C51是一种高效微控制器,89C2051是它的一种精简版本。89C 单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。在本次课程设计中,便采用89C51单片机。 第二章、设计容 一、4×4键盘 原理:4 行 行 行 行

图1 电路原理图见附图一 本次设计为4×4的矩阵键盘,这样的设计可以有效的减少键盘与单片机接口时所占用的I/O接口。在这种非编码键盘的单片机系统中,键盘处理程序首先执行有无按键按下的程序段,当确认有按键按下后,下一步就要识别哪一个按键被按下,对键的识别常采用逐行(逐列)扫描的方法。 首先判断有无按键按下。方法是:向行线输出全扫描字00H,把全部行线置为低电平,然后将列线的电平状态读入到累加器A中,如果有按键按下,会使列线电平被拉至低电平,是列输入不全为1。 判断键盘哪一个键被按下。方法是:一次给行线送低电平,然后查所有列线状态,称为行扫描,如果全为1,则所按下键不在此行,如果不全为1,则所按下键必在此行,而且是在与零电平列线相交的交点上的那个键。 在此,按键的位置码并不等于按键的实际定义键值,因此还必须进行转换,即键值译码,本次设计中采用软件实现键值的译码,译码方式如下: 第0行键值为:0行×4+列号(0~3)为0、1、2、3; 第1行键值为:1行×4+列号(0~3)为4、5、6、7; 第2行键值为:2行×4+列号(0~3)为8、9、A、B; 第3行键值为:3行×4+列号(0~3)为C、D、E、F; 译码程序如下:

多功能数字钟电路设计

多功能数字钟电路设计 一、数字电子钟设计摘要 (2) 二、数字电子钟方案框图 (2) 三、单元电路设计及相关元器件的选择 (3) 1.6进制计数器电路的设计 (3) 2.10进制计数器电路的设计 (4) 3.60进制计数器电路的设计 (4) 4.时间计数器电路的设计 (5) 5.校正电路的设计 (6) 6.时钟电路的设计 (7) 7.整点报时电路设计 (8) 8. 译码驱动及单元显示电路 (9) 四、系统电路总图及原理 (9) 五、经验体会 (10) 六、参考文献 (10) 附录A:系统电路原理图 附录B:元器件清单

一、数字电子钟设计摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。 此次设计数字钟就是为了了解数字钟的原理,从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 二、数字电子钟方案框图 图1 数字电子钟方案框图

三、单元电路设计和元器件的选择 1. 6进制计数器电路的设计 现要设计一个6进制的计数器,采用一片中规模集成电路74LS90N芯片,先接成十进制,再转换成6进制,利用“反馈清零”的方法即可实现6进制计数,如图2所示。 图2

2. 10进制电路设计 图3 3. 60 进数器电路的设计 “秒”计数器与“分”计数器都是六十进制,它由一级十进制计数器和一级六进制计数器连接而成,如图4所示,采用两片中规模集成电路74LS90N串接起来构成“秒”“分”计数器。

多功能数字计时器设计报告

精心整理 电工电子 综合实验报告 1. 2. 3. 4. 4.14.24.34.44.55.6.附加电路--起停电路 7.实验感想 8.附录 8.1元件清单

8.2芯片引脚图和功能表 9.参考文献 1.实验内容简介 本设计采用中小规模集成电路,要求设计一个数字计时器,可以完成0分00秒到9分59秒得计时功能,并在控制电路的作用下具有开机清零,快速校分,整点报时功能。 2 1 2 3 ),9分 4 5. 6 7 用动态显示等。 3.电路原理简介 数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。其原理框图如下: 4.单元电路设计

一.秒信号发生器 秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号,采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频,即最低频率端Q14的脉冲信号频率为2Hz,因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的Q端与D端扭接在 1KHz, 2KHz )的EN 的跳 和2Q3 作 实现。 显示电路采用三片CD4511显示译码器和三个七段共阴显示字,电路从0分00秒计到9分59秒,译码显示电路用三片四线七线译码器CD4511进行译码,而采用共阴极七段LED数码管进行循环显示。CD4511的输入接到相应计数器的输出,而它的输出端与数码管的相应端相连,数码管通过300的电阻接地。 三.开机清零电路

该电路具有开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15(高电平有效)接在第一个非门之后,秒十位74LS161的清零端即管脚1(低电平有效)接在第二个非门之后。刚开机时,由于电容上的电压不能突变,电容两端为低电平,经过第一个非门输出高电平,接到CC4518的管脚7和15,实现秒个位和分位的清零。在经过第二个非门输出低电平,接到74LS161的管脚1,实现秒 4518 2被选通,“0” 用需要报时的时刻所对应的计数器的输出作为触发信号来驱动蜂鸣器报时,因为需要在9分53秒、9分55秒、9分57秒各报出一个低音,在9分59秒报出一个高音。具体设计过程如下: 将各时刻各位对应的二进制码作如下图的比较:

多功能数字钟电路设计

课程设计任务书 学生姓名: XXX 专业班级: 指导教师:工作单位: 题目: 多功能数字钟电路设计 初始条件:74LS390,74LS48,数码显示器BS202各6片,74LS00 3片,74LS04,74LS08各 1片,电阻若干,电容,开关各2个,蜂鸣器1个,导线若干。 要求完成的主要任务: 用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟,要求如下: 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正:能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音(500HZ),整点时再鸣叫一次高音(1000HZ)。 时间安排: 第20周理论设计、实验室安装调试,地点:鉴主15楼通信实验室一 指导教师签名:年月日 系主任(或责任教师)签名:年月日

多功能数字钟电路设计 摘要 (1) Abstract (2) 1系统原理框图 (3) 2方案设计与论证 (4) 2.1时间脉冲产生电路 (4) 2.2分频器电路 (6) 2.3时间计数器电路 (7) 2.4译码驱动及显示单元电路 (8) 2.5校时电路 (8) 2.6报时电路 (10) 3单元电路的设计 (12) 3.1时间脉冲产生电路的设计 (12) 3.2计数电路的设计 (12) 3.2.1 60进制计数器的设计 (12) 3.2.2 24进制计数器的设计 (13) 3.3译码及驱动显示电路 (14) 3.4 校时电路的设计 (14) 3.5 报时电路 (16) 3.6电路总图 (17) 4仿真结果及分析 (18) 4.1时钟结果仿真 (18) 4.2 秒钟个位时序图 (18) 4.3报时电路时序图 (19) 4.4测试结果分析 (19) 5心得与体会 (20) 6参考文献 (21) 附录1原件清单 (22) 附录2部分芯片引脚图与功能表 (23) 74HC390引脚图与功能表 (23)

多功能计时器-课程设计

信息工程学院课程设计报告书题目: 多功能计时器 专业:电子信息科学学技术 班级: 学号: 学生姓名: 指导教师: 2012 年 12 月 24 日

信息工程学院课程设计任务书 年月日

信息工程学院课程设计成绩评定表

摘要 此多功能计时器是基于741s48、74ls192、555定时器、CD40161设计的,由六个主要部分组成,即控制电路、秒脉冲发生器、计数器、译码显示器、置数电路以及声光报警电路,包含置数(00至99)、1s倒计时、开启、暂停、连续、清零以及到点声光报警等主要功能,也能完成一个完整的系统过程,可用于各种竞赛计时,交通灯系统,及报警装置。计时范围为00至99,可智能控制。 关键词:多功能计时器、1s倒计时、连续、声光报警

目录 目录 (4) 1 任务提出与方案论证 (5) 1.1 任务提出 (5) 1.2 方案论证 (5) 2 总体设计 (6) 2.1 总体框图 (6) 2.2 总体电路 (7) 3 详细设计 (8) 3.1秒脉冲发生器 (8) 3.2译码计时电路 (10) 3.3控制电路 (13) 3.3.1总开关 (13) 3.3.2单刀双掷开关 (13) 3.4反馈电路 (14) 3.5报警电路 (14) 3.6置数电路: (15) 4 总结 (17) 5 参考文献 (18)

1 任务提出与方案论证 1.1 任务提出 设计一种多功能计时器,要求实现以下功能: 置数、1s倒计时、开启、暂停、连续、清零以及到点声光报警,计时范围为00至99,可智能控制。能任意定时,开启和暂停及清零,1秒的准确延时,及到点声光报警。 1.2 方案论证 秒脉冲发生器:可以选用晶振产生,或者用555定时器或者555与CD40161同时产生,为了实现反馈,让计时器计数到零时停止,我选用CD40161 ,即实现了1s计数有可以形成反馈。译码电路:我选用4线-七段译码器/驱动器74LS48来实现。 计时电路:我选用十进制可逆计数器74LS48 ,可以用来置数,同时也可以来产生减计数。控制电路:用按键和反馈来实现。 报警电路:用speaker和led来实现。 置数电路:用单刀双掷开关选通74ls48的置数端,通过置0或置1来控制。

按键状态扫描显示电路的设计与制作

课程设计任务书 学生姓名:专业班级: 指导教师:工作单位: 题目: 按键状态扫描显示电路的设计与制作 初始条件: (1)以0~9十个数符标识十个按键 (2)当有键按下时,显示其标识符,并保持显示符直到新的按键作用 (3)如果多个按键同时作用,只响应最先作用的按键 要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求) (1)设计任务及要求 (2)方案比较及认证 (3)系统框图,原理说明 (4)硬件原理,完整电路图,采用器件的功能说明 (5)调试记录及结果分析 (6)对成果的评价及改进方法 (7)总结(收获及体会) (8)参考资料 (9)附录:器件表,芯片资料 时间安排: 6月27日~6月30日:明确课题,收集资料,方案确定,仿真 7月1日~7月4日:硬件电路制作与调试 7月5日~7月8日;报告撰写,交设计报告,答辩指导教师签名:年月日 系主任(或责任教师)签名:年月

目录 摘要 (Ⅰ) 1 任务及要求 (2) 1.1 设计任务 (2) 1.2 设计要求 (2) 2 设计方案 (2) 2.1 总体设计思想 (2) 2.2 总体逻辑功能图 (2) 2.3 设计方案的选择 (3) 2.3.1 编码电路的选择 (3) 2.3.2 触发电路的选择 (5) 3 单元电路的功能说明 (6) 3.1 单元电路的设计 (6) 3.1.1 按键控制电路 (6) 3.1.2 编码电路 (8) 3.1.3 触发电路的设计 (9) 3.1.4 逻辑反馈电路的设计 (10) 3.1.5 译码显示电路的设计 (11) 3.2 整体电路的工作原理 (15) 4 利用Protues,Multisim仿真电路 (16) 5 结束语 (18) 参考文献 (19) 附录 (20)

矩阵键盘电路设计

课程设计 题目矩阵键盘电路设计教学院计算机学院 专业计算机应用技术班级 姓名 指导教师 2010 年01 月12 日

前言.................................................................... 第一章需求分析......................................................... 功能描述......................................................... 功能分析......................................................... 第二章系统的原理及分析................................................. 用到的知识点的介绍,知识点使用的总体思路 第三章详细设计......................................................... 硬件设计 系统结构图,元器件的选择等 软件设计 所设计的软件关键模块的程序流程 第四章测试............................................................ 运行结果分析等 第五章总结............................................................. 参考文献................................................................ 附录 关键程序代码........................................................

60s计时器的设计与实现

电子系统设计创新实验 报告 题目60s计时器的设计与实现 学生姓名高权黄盼徐传武易孟华 学生学号016321232404 07 14 15 专业名称电子信息工程 指导教师肖永军 2016年11月17 日

设计要求: 1、利用单片机定时器/计数器T0中断设计秒表。 2、实现基本的0-60秒计时。 3、以数码管作为显示器件,用单片机进行控制。

摘要 数字电子秒表具有显示直观、读取方便、精度高等优点,在计时中广泛使用。本设计用单片机组成数字秒表,用AT89C51系列单片机为中心器件,利用其定时器/计数器定时和记数的原理,结合硬件晶振电路,复位电路,数码管显示电路来设计计时器,将软、硬件有机地结合起来。其中软件系统采用汇编语言编写程序,硬件系统利用PROTEUS强大的功能来实现,简单切易于观察,在仿真中就可以观察到实际的工作状态。 关键字:AT89C51 单片机数码管

一、系统总体设计 系统总体设计框图如图1所示,该系统共由时钟电路模块、复位电路模块、AT89C51单片机及数码管显示电路组成。其中主控制器用于系统控制,可以控制电路的开关的功能,系统中AT89C51单片机作为主控元件,计数器显示电路由数码管和驱动电路组成。 图1 系统总体设计框图 二、系统硬件设计 (1)复位电路 采用上电+按键复位电路,上电后,由于电容充电,使RST持续一段高电平时间。当单片机已在运行之中时,按下复位键也能使用使RST 持续一段时间的高电平,从而实现上电加开关复位的操作。这不仅能使单片机复位,而且还能使单片机的外围芯片也同时复位。当程序出现错误时,可以随时使电路复位。 复位电路如图2所示:

推荐-基于多功能数字钟的课程设计报告 精品

EDA技术课程设计 多功能数字钟 学院:城市学院 专业、班级: 姓名: 指导老师: 20XX年12月

目录 1、设计任务与要求 (2) 2、总体框图 (2) 3、选择器件 (2) 4、功能模块 (3) (1)时钟记数模块 (3) (2)整点报时驱动信号产生模块 (6) (3)八段共阴扫描数码管的片选驱动信号输出模块 (7) (4)驱动八段字形译码输出模块 (8) (5)高3位数和低4位数并置输出模块 (9) 5、总体设计电路图 (10) (1)仿真图 (10) (2)电路图 (10) 6、设计心得体会 (11)

一、设计任务与要求 1、具有时、分、秒记数显示功能,以24小时循环计时。 2、要求数字钟具有清零、调节小时、分钟功能。 3、具有整点报时,整点报时的同时输出喇叭有音乐响起。 二、总体框图 多功能数字钟总体框图如下图所示。它由时钟记数模块(包括hour、minute、second 三个小模块)、驱动8位八段共阴扫描数码管的片选驱动信号输出模块(seltime)、驱动八段字形译码输出模块(deled)、整点报时驱动信号产生模块(alart)。 系统总体框图 三、选择器件 网络线若干、共阴八段数码管4个、蜂鸣器、hour(24进制记数器)、minute(60进制记数器)、second(60进制记数器)、alert(整点报时驱动信号产生模块)、 seltime(驱动4位八段共阴扫描数码管的片选 驱动信号输出模块)、deled(驱动八段字形译 码输出模块)。

四、功能模块 多功能数字钟中的时钟记数模块、驱动8位八段共阴扫描数码管的片选驱动信号输出模块、驱动八段字形译码输出模块、整点报时驱动信号产生模块。 (1) 时钟记数模块: <1.1>该模块的功能是:在时钟信号(CLK)的作用下可以生成波形;在清零信号(RESET)作用下,即可清零。 VHDL程序如下: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity hour24 is port( clk: in std_logic; reset:instd_logic; qh:BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0); ql:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0)); end hour24; architecture behav of hour24 is begin process(reset,clk) begin if reset='1' then qh<="000"; ql<="0000"; elsif(clk'event and clk='1') then if (qh<2) then if (ql=9) then ql<="0000"; qh<=qh + 1; else ql<=ql+1; end if; else if (ql=3) then ql<="0000"; qh<="000"; else ql<=ql+1; end if; end if; end if; end process; end behav; 仿真波形如下:

多功能数字计时器设计报告

电工电子 综合实验报告 题目:多功能数字计时器设计

目录 1.实验容简介 2.电路设计要求 3.电路原理简介 4. 单元电路设计 4.1 秒信号发生电路 4.2 计时电路 4.3 开机清零电路 4.4 校分电路 4.5 报时电路 5.总电路图 6.附加电路--起停电路 7.实验感想 8.附录 8.1 元件清单 8.2 芯片引脚图和功能表 9.参考文献 1.实验容简介 本设计采用中小规模集成电路,要求设计一个数字计时器,可以

完成0分00秒到9分59秒得计时功能,并在控制电路的作用下具有开机清零,快速校分,整点报时功能。 2.实验容 1.设计一个脉冲发生电路,为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号。 2.设计一个计时电路,完成0分00秒~9分59秒的计时功能。3.设计报时电路,使数字计时器从9分53秒开始报时,每隔一秒发一声,共发三声低音,一声高音;即9分53秒、9分55秒、9分57秒发低音(频率1kHz),9分59秒发高音(频率2kHz) 4.设计校分电路,在任何时候,拨动校分开关,可进行快速校分。 5.设计清零电路,具有开机自动清零功能,并且在任何时候,按动清零开关,可以进行计时器清零。 6.系统级联调试,将以上电路进行级联完成计时器的所有功能。7.可增加数字计时器附加功能,例如数字计时器定时功能、电路起停功能、电路采用动态显示等。 3.电路原理简介 数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。其原理框图如下:

4.单元电路设计 一.秒信号发生器 秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号,采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频,即最低频率端Q14的脉冲信号频率为2Hz,因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的Q端与D端扭接在一起实现倍频器,则Q端的输出信号即为1Hz的秒脉冲信号。报时电路所需要的1KHz,2 KHz的脉冲信号由4060的管脚Q4和管脚Q5提供。

ASCII码键盘编码电路设计

ASCII码键盘编码电路设计 一、课程设计的目的。 1、掌握基本数字电路的一般设计方法,了解电子设备的研发思路。 2、认识基本电路的原理并对其安装及调试。 3、通过课程设计提高解决实际问题的能力。 4、提高团队意识和自学能力 二、任务的描述。 自行设计一个键盘,键盘共8*8=64个键,在外加两个控制键Shift 键和Ctrl键作用下,共完成128个键的ASCII码输出其中,Shift 键为英文大小写字母及其它符号控制键。Ctrl键为文字符号(也称控制符号)和字符控制符。 三、设计任务分析。 ASCII码键盘编码电路的任务是把键盘上所按下按钮产生的开关信号,编成一个对应的ASCII代码从输出端输出。这个任务可以分解为如下几个部分: 1、开关:通过控制键盘产生开关信号。 2、开关信号的编码和标准ASCII编码表

3、Shift键和Ctrl键的实现:当按下某键时,在输出端会显示该键上档的ASCII 码,对于键盘的前四列当按下该键的同时,按下Shift键输出端输出该键下档字符的ASCII码。对键盘的后四列的同时按下Ctrl键输出端输出该健下档字符的ASCII码。 4、ASCII码的输出:任意接通键盘按键的行、列,输出的ASCII码即为行列交点处字符的ASCII码。 四、具体设计过程的描述: 对比本编码与标准ASCII码可知,本编码的前四列高档字符比标准ASCII码小32(100000B),低档字符比标准ASCII码小64(1000000B)。后四列高档字符与标准ASCII码相同,低档字符比标准ASCII码大32(100000)。因此在编码后需对编码值进行修订以得到正确的ASCII码。本设计采用加法器对编码进行修正。观察本编码与标准ASCII码差值可知,只需要对编码所得高位部分进行适量大的修订即可得到标准结果。本设计采用串行进位加法器以实现该逻辑功能。对键盘上的前四列上档字符需要使用加法器对其高位加100B,当按住shift时要输出低档字符的ASCII时,高位需加上1000B。对键盘的四列,其上档字符的编码正好等于标准ASCII码无需处理,当按住ctrl输出其下档字符时,由于其编码比ASCII码大32,需要对其高位减去100B,即加上1100B(100B的补码),即得到所按键的ASCII 码。 五、设计方案的确定。 最终的电路见图示。电路如下图(1):

数电 简易数字计时时钟电路设计

闽南师范大学物理与信息工程院 课程设计报告课题:简易数字计时电路设计 姓名: 学号: 系别: 专业: 年级: 指导教师: 2013年11 月3 日

摘要:本课设是以并联谐振方式经过二分频产生一个秒脉冲,依次通过十分频、六分频、十分频三个电路产生一个时间能达到九分五十九秒的时钟。具有报警、清零、启动计时、暂停计时及继续计时等功能。在电源上也是采用简单实用的稳压电源。该电路节省成本,电路原理清晰,稍作修改可以用来当做闹钟、计时等。 关键词:计时报警 74LS161 CD4060 CD4011 74LS48

目录 1.设计任务 (4) 1.1 设计目的 (4) 1.2 设计要求 (4) 2.设计方案 (5) 2.1 设计总框图 (5) 2.1.1 设计思路 (5) 2.2 直流稳压电源 (5) 2.3 秒脉冲信号发生器电路 (6) 2.4 分频电路 (7) 2.5 显示及其驱动电路 (8) 2.6 即时时间设置电路 (8) 2.7 报警选频电路 (10) 2.8 蜂鸣器驱动电路 (10) 3.系统测试 (11) 3.1 电路的检查 (11) 3.2 电路板的调试及其问题 (11) 3.3 数据测量 (12) 4.结论 (14) 5.参考资料 (14) 6.附录 (14) 6.1 元器件清单 (14) 6.2 仪器设备清单 (15) 6.3 原理图 (15) 6.4 PCB图 (16) 6.5 实物图 (17)

1.设计任务 1.1设计目的 1.熟悉中、小规模数字集成电路的使用方法。 2.熟悉常用分频、计数、译码、显示等电路。 3.掌握数字电路设计、组装、调试方法。 1.2设计要求 1.具有“分”“秒”显示的计时电路(9分59秒)。 2.具有随时计时清零的功能。 3.秒信号产生、系统电源设计。 4.具有调整“分”“秒”的功能。 5.计时将满时具有声音提示功能: 9分51秒、53秒、55秒、57秒、59秒输出前4响低音,后1响高音鸣叫。步长为1秒,最后1响结束时正好为整点。(低音500Hz左右,高音1000Hz左右)。 7.用中小规模集成电路实现,画出系统框图、各单元逻辑电路图。 6.铺铜板板的大小(10cm * 10cm)。 2. 设计方案 2.1 设计总框图 图2.1简易数字计时电路设计总框图

多功能数字钟电路的设计与制作

多功能数字钟电路的设计与制作 一、设计任务与要求 设计和制作一个多功能数字钟,要求能准确计时并以数字形式显示时、分、秒的时间,能校正时间,准点报时。 二、方案设计与论证 1.数字钟设计原理 数字电子钟一般由振荡器、译码器、显示器等几部分电路组成,这些电路都是数字电路中应用最广的基本电路。振荡器产生的1Hz的方波,作为秒信号。秒信号送入计数器进行计数,并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现;“分”的计数、显示电路与“秒”的相同;“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示器显示。用4个与非门构成调时电路,通过改变方波的频率,进行调时。最后用与非门和发光二极管构成整点显示部分。

2.总体结构框图如下: 图14 总体框图 三、单元电路设计与参数计算 1.脉冲产生电路 图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成(如图15),也可以由555定时器组成。图16是由555定时器构成的1HZ 的自激振荡器,其原理是: 第一暂态2、6端电位为Vcc 3 1 ,则输出为高电平,三极管不导通,电容C 充电,此 时2、6端电位上升。当上升至大于Vcc 3 2 时,输出为低电平,三极管导通,电容C 放电, 11 21 C 1 R C 2 R O

此时2、6端电位下降,下降至Vcc 3 1 时,输出高电平,以此循环。根据公式C R R f )2(43.121+≈ 得,此时频率为0.991。 图17 555定时器波形关系 图18 555定时器产生1Hz 方波原理图 2.时间计数电路 图19 74LS161引脚图 74LS161功能表 v V 2 3 V 1 3 v U 1 74L S 161D Q A 14Q B 13Q C 12Q D 11R C O 15A 3B 4C 5D 6 E N P 7E N T 10 ~L O A D 9~C L R 1 C L K 2

多按键设计电路

5个IO口最多能扫描多少个按键? 简介:在做项目(工程)的时候,我们经常要用到比较多的按键,而且IO资源紧张,于是我们就想方设法地在别的模块中节省IO口,好不容易挤出一两个IO口,却发现仍然不够用,实在没办法了就添加一个IC来扫键。一个IC虽然价 ... 在做项目(工程)的时候,我们经常要用到比较多的按键,而且IO资源紧张,于是我们就想方设法地在别的模块中节省IO口,好不容易挤出一两个IO口,却发现仍然不够用,实在没办法了就添加一个IC来扫键。一个IC虽然价格不高,但对于大批量生产而且产品利润低的厂家来说,这是一笔不菲的开支! 那,我们能不能想到比较好的扫键方法:用最少的IO口,扫最多的键?可以吗? 举个例:给出5个IO口,能扫多少键?有人说是2*3=6个,如图一: 图一 对,大部分技术参考书都这么做,我们也经常这样做:用3个IO口作行扫描,2个IO作列检测(为方便描述,我们约定:设置某一IO口输出为“0”――称其为“扫某IO

口”)。用行线输出扫键码,列线检测是否有按键的查询方法进行扫键。扫键流程:在行线依次输出011,101,110扫键值,行线每输出一个扫键值,列线检测一次。当列线检测到有按键时,结合输出的扫键值可以判断相应的按键。 但是,5个IO真的只能扫6个键吗?有人说可以扫9个,很聪明!利用行IO与地衍生3个键(要注意上拉电阻),如图二: 图二 扫键流程:先检测3个行IO口,对K1’,K2’,K3’进行扫键,之后如上述2*3扫键流程。5个IO口能扫9个键,够厉害吧,足足比6个键多了1/2! 动动脑,还能不能再多扫几个?就几个?一个也行!好,再想一下,硬是被逼出来了!如图三:

数电课程设计多功能数字钟的设计与实现

课程设计任务书 题目: 多功能数字钟的设计与实现 初始条件: 本设计既可以使用集成译码器、计数器、定时器、脉冲发生器和必要的门电路等,也可以使用单片机系统构建多功能数字钟。用数码管显示时间计数值。 要求完成的主要任务: (包括课程设计工作量及技术要求,以及说明书撰写等具体要求) 1、课程设计工作量:1周。 2、技术要求: 1)设计一个数字钟。要求用六位数码管显示时间,格式为00:00:00。 2)具有60进制和24进制(或12进制)计数功能,秒、分为60进制计数,时为24进制(或12进制)计数。 3)有译码、七段数码显示功能,能显示时、分、秒计时的结果。 4)设计提供连续触发脉冲的脉冲信号发生器, 5)具有校时单元、闹钟单元和整点报时单元。 6)确定设计方案,按功能模块的划分选择元、器件和中小规模集成电路,设计分电路,画出总体电路原理图,阐述基本原理。 3、查阅至少5篇参考文献。按《******大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印,图纸应符合绘图规范。 时间安排: 1、2013年 3 月18 日,布置课设具体实施计划与课程设计报告格式的要求说明。 2、2013 年3 月22日至2013 年5 月10 日,方案选择和电路设计。 3、2013 年5 月25 日至2013 年7 月2 日,电路调试和设计说明书撰写。 4、2013 年7 月5 日,上交课程设计成果及报告,同时进行答辩。 指导教师签名:年月日 系主任(或责任教师)签名:年月日

目录 1 引言 (1) 1.1 数字钟简介 (1) 1.2 EWB简介 (1) 2 方案选择 (3) 3 系统框图 (4) 4 分电路设计 (5) 4.1 脉冲产生电路 (5) 4.1.1设计要求 (5) 4.1.2所需元件 (6) 4.1.3元件介绍 (6) 4.1.4参数计算 (7) 4.1.5电路设计 (8) 4.2计数电路 (9) 4.2.1秒电路 (9) 4.2.2分电路 (11) 4.2.3时电路 (13) 4.3显示电路 (14) 4.3.1所需元件 (14) 4.3.2元件介绍 (14) 4.3.3原理说明 (14) 4.3.4电路设计 (15) 4.4整点报时电路 (15)

电子电工综合实验-多功能数字计时器设计

数字计时器设计 实验报告 学号:0904330122 姓名:龙永刚 目录

一.实验内容简介 (3) 二.实验要求 (3) 三.实验原理 (4) 四.单元电路设计及其电路图 (4) 1.秒信号发生器 (4) 2.计时电路 (5) 3.清零电路 (7) 4.校分电路 (7) 5.报时电路 (8) 五.附加功能:起停原理及电路图 (10) 六.实验感想 (11) 七.附录 (11) 1.工具及器件清单 (11) 2各元件的引脚图及功能表 (13) 3总电路逻辑图 (15) (包含附加电路的总电路图附加在报告最后)八.参考文献 (15) 一.实验内容:

本实验采用中小规模集成电路设计一个由脉冲发生电路,计时电路,译码显示电路,和控制电路(包括清零电路,校分电路,和报时电路)等四部分组成的数字计时器。二.设计要求: 1.设计一个脉冲发生电路,为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号。 2. 设计一个计时电路,完成0分00秒~9分59秒的计时功能。 3. 设计报时电路,使数字计时器从9分53秒开始报时,每隔一秒发一声,共发三声低音,一声高音;即9分53秒、9分55秒、9分57秒发低音(频率1kHz),9分59秒发高音(频率2kHz) 4. 设计校分电路,在任何时候,拨动校分开关,可进行快速校分。 5.设计清零电路,具有开机自动清零功能,并且在任何时候,按动清零开关,可以进行计时器清零。 6.系统级联调试,将以上电路进行级联完成计时器的所有功能。 7.可增加数字计时器附加功能,例如数字计时器定时功能、电路起停功能、电路采用动态显示等。 三.实验原理框图:

键盘、显示电路的 PCB 设计

键盘、显示电路的 PCB设计 一、训练目的 1.熟悉PCB设计的整个过程 2.通过实际操作熟悉原理图绘制的基本操作 3.通过实际操作熟悉PCB设计的基本操作 4.通过实际操作学习PCB封装编辑的基本操作 二、步骤、方法与要求 1.在教师指导下绘制原理图 2.讨论键盘、显示电路的特点以及设计注意事项 3.原理图元件库的编辑 4.PCB图的布局 5.讨论PCB图的布局 6.PCB图的布线 7.讨论PCB图的布线 8.对设计结果进行修改 9.设计成果的点评与报告 三、原理图

a b f c g d e DPY 7 6 4 2 1 9 10 a b c d e f g 5 dp dp com 3 BL ED a b f c g d e DPY 7 6 4 2 1 9 10 a b c d e f g 5 dp dp com 3 QL ED SA SB SC SD SE SF SG DP a b f c g d e DPY 7 6 4 2 1 9 10 a b c d e f g 5 dp dp com 3 SLE D a b f c g d e DPY 7 6 4 2 1 9 10 a b c d e f g 5 dp dp com 3 GL ED R1 200 R2 200 R3 200 R5 200 R7 200 R6 200 R4 200 QW GW SW BW QW BW SW GW RE S ET 28 VD D 1 DA TA 8 CL K 7 CS 6 NC 5 RC 27 DIG 3 21 VD D 2 NC 3 VS S 4 CL KO 26 DIG 4 22 DIG 7 25 DIG 5 23 DIG 6 24 DIG 1 19 DIG 2 20 KE Y 9 SG 10 SF 11 SE 12 SD 13 SC 14 DIG 0 18 DP 17 S A 16 S B 15 U1 HD 7279A S15 S14 S12 S11 S10 S9 S13 S7 S6 S5 S4 S3 S2 S1 S0 R18 10k R19 10k R9 100k R10 100k R11 100k R12 100k R13 100k R14 100k R15 100k R16 100k R17 1.5k C8 15p VC C RST GN D KE Y C14 0.1uF R8 200 K_C S K_C LK K_D AT S8 DP SA SB SC SD SE SF SG SA SB SC SD SE SF SG DP SA SB SC SD SE SF SG DP SA SB SC SD SE SF SG DP 1 2 3 4 5 6 J1 CO N6 VC C

相关文档
最新文档