DSP复习要点详解
DSP复习要点
DSP复习要点第一章：1.DSP 技术应用非常广泛，例如：移动通信系统、VOIP 、HFC 、软件无线电、数码相机、DB DIGITAL AC-3、汽车多媒体系统、噪声消除算法、机顶盒（SET-TOP-BOX ）、飞机驾驶模拟器、全球定位系统（GPS ）、雷达/声纳、巡航导弹、F-117发射激光制导灵巧炸弹、图像识别、图像鉴别、医院用的B 超、CT 、核磁共振、卫星遥感遥测；天气预报，地震预报，地震探矿；风动试验；数字化士兵，数字化战争；高清晰度电视、虚拟仪器2. 主要DSP 芯片厂商有：AD 公司、AT&T 公司（现在的Lucent 公司）、 Motorola 公司、TI 公司（美国德州仪器公司）、NEC 公司。
3. 3. DSP 芯片，也称数字信号处理器，是一种具有特殊结构的微处理器。
DSP 芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP 指令，可以用来快速的实现各种数字信号处理算法。
4.冯·诺伊曼（Von Neuman ）结构该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
5. 哈佛（Harvard ）结构该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
6. DSP 芯片的特点：7. 根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP 划分为定点DSP 和浮点DSP 两类。
7. 一般来说，选择DSP 芯片时应考虑的重要因素：运算速度、价格、功耗第二章4. 改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线,允许在程序空间和数据空间之间相互传送数据。
dsp知识点总结
dsp知识点总结一、DSP基础知识1. 信号的概念信号是指用来传输信息的载体，它可以是声音、图像、视频、数据等各种形式。
信号可以分为模拟信号和数字信号两种形式。
在DSP中，我们主要研究数字信号的处理方法。
2. 采样和量化采样是指将连续的模拟信号转换为离散的数字信号的过程。
量化是指将信号的幅度离散化为一系列离散的取值。
采样和量化是数字信号处理的基础，它们决定了数字信号的质量和准确度。
3. 傅里叶变换傅里叶变换是一种将时域信号转换为频域信号的方法，它可以将信号的频率分量分解出来，从而可以对信号进行频域分析和处理。
傅里叶变换在DSP中有着广泛的应用，比如滤波器设计、频谱分析等。
4. 信号处理系统信号处理系统是指用来处理信号的系统，它包括信号采集、滤波、变换、编解码、存储等各种功能。
DSP技术主要用于设计和实现各种类型的信号处理系统。
二、数字滤波技术1. FIR滤波器FIR滤波器是一种具有有限长冲激响应的滤波器，它的特点是结构简单、稳定性好、易于设计。
FIR滤波器在数字信号处理中有着广泛的应用，比如音频处理、图像处理等。
2. IIR滤波器IIR滤波器是一种具有无限长冲激响应的滤波器，它的特点是频率选择性好、相位延迟小。
IIR滤波器在数字信号处理中也有着重要的应用，比如通信系统、控制系统等。
3. 数字滤波器设计数字滤波器的设计是数字信号处理的重要内容之一，它包括频域设计、时域设计、优化设计等各种方法。
数字滤波器设计的目标是满足给定的频率响应要求，并且具有良好的稳定性和性能。
4. 自适应滤波自适应滤波是指根据输入信号的特性自动调整滤波器参数的一种方法，它可以有效地抑制噪声、增强信号等。
自适应滤波在通信系统、雷达系统等领域有着重要的应用。
三、数字信号处理技术1. 数字信号处理器数字信号处理器（DSP）是一种专门用于数字信号处理的特定硬件，它具有高速运算、低功耗、灵活性好等特点。
DSP广泛应用于通信、音频、图像等领域，是数字信号处理技术的核心。
dsp知识点,复习提纲
1.dsp芯片普遍采用数据总线和程序总线分离的哈佛结构和改进的哈佛结构,有1条程序总线(PB)和3条数据总线(CB、DB、EB)4组地址总线(PAB、CAB、DAB、EAB)。
2.dsp系统的处理过程:①将输入信号x(t)进行抗混叠滤波,滤掉高于折叠频率的分量，以防止信号频谱的混叠②经采样和A/D转换器，将滤波后的信号转换为数字信号x(n)③数字信号处理器对x(n)进行处理,得数字信号y(n)④经D/A转换器，将y(n)转换成模拟信号⑤经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。
3.dsp系统的设计过程:①明确设计任务确定设计目标②算法模拟确定性能指标③选择dsp芯片和外围芯片④设计实时的dsp应用系统⑤硬件和软件测试⑥系统集成和测试。
4.双寻址RAM(DARAM):在一个指令周期内，可对其进行两次存取操作，一次读出和一次写入。
单寻址RAM(SARAM): 在一个指令周期内，只能进行一次存取操作。
5.CPU的基本组成：40位算术逻辑运算单元(ALU)；2个40累加器(ACCA、ACCB)；一个支持-16~31位移位的桶形移位寄存器；乘法器-加法器单元(MAC)；比较、选择和存储单元(CSSU)；指数编码器；CPU状态和控制寄存器。
6. 乘法器-加法器单元(MAC)：具有强大的乘法累加运算功能可在一个流水线周期内完成一次乘法运算和一次加法运算。
7.CPU状态和控制寄存器:状态寄存器0(ST0)、状态寄存器1(ST1)、和处理器工作方式状态寄存器(PMST)。
8.’C54有8个辅助寄存器。
9.流水线操作的原理:将指令分为几个子操作，每个子操作有不同的操作阶段完成，每隔一个机器周期，每个操作阶段就可以进入一条新指令，在同一个机器周期内，在不同的操作阶段可以处理多条指令，相当于并行执行了很多条指令。
T1 T2 T3 T4 T5 T611.中断操作:分为可屏蔽中断和不可屏蔽中断。
12.基本的数据寻址方式:立即寻址、绝对寻址、累加器寻址、直接寻址、间接寻址、存储器映像寄存器寻址、堆栈寻址。
DSP期末复习资料_图文(精)
DSP期末复习资料2.DSP芯片的特点：哈佛结构：将程序空间和数据空间分开，可同时取指令和取操作数；（重要）多总线结构：一个机器周期可以多次访问程序空间和数据空间，其内部有P、C、D、E 4个总线；（重要）流水线结构：DSP执行一条指令需要取指、译码、取操作数和执行等几个阶段；（重要）多处理单元：算术逻辑运算单元、辅助寄存器、累加器、硬件乘法器等；特殊的DSP指令、指令周期短、运算精度高、硬件配置强。
3.TMS320系列DSP可分为：C2000（16位/32位定点DSP，主要运用控制领域）、C5000（16位定点DSP，用于高性能、低功耗的中高档应用场合）、C6000（32位DSP，高性能）系列。
4. TMS320C54X的主要特性：⑴多总线结构（1条程序总线、3条数据总线、4条对应地址总线）；⑵192K字节可寻址空间（64K字程序存储器、64K字数据存储器以及64K字I/O空间）；⑶片内有单寻址RAM（SRAM）和RAM(DRAM存储器。
5.TMS320VC5416-160有1个CPU、6. C54X的总线结构：C54X片内有8条16位主总线、4条程序/数据总线和4条相应的地址总线。
7.当处理器复位时，复位和中断向量都映像到程序空间的FF80h。
8.累加器A和Ｂ的差别在于：累加器Ａ的３１～１６位可用于乘法器的一个输入。
9.桶形移位器的移位数可用一个立即数、状态寄存器ST1的累加器移位方式ASM或者T寄存器中最低的6位数值来定义。
10.指数编码器可以在单个周期内执行EXP指令，求的累加器中数据的指数值，并以2的补码形式存放在T寄存器中，可以用11.C54XCPU有3个状态寄存器：状态寄存器0（ST0）、状态寄存器1（ST1）、处理工作方式状态寄存器（PMST）。
12.C54X中断可分为可屏蔽中断和非屏蔽中断。
所有的软件中断都是非屏蔽的。
13.定时中断的周期：CLKOUT*（TDDR+1）*（PRD+1）14. C54X片内有一个主机接口（HPI）。
dsp重点知识点总结
dsp重点知识点总结1. 数字信号处理基础数字信号处理的基础知识包括采样定理、离散时间信号、离散时间系统、Z变换等内容。
采样定理指出，为了保证原始信号的完整性，需要将其进行采样，并且采样频率不能小于其最高频率的两倍。
离散时间信号是指在离散时间点上取得的信号，可以用离散序列表示。
离散时间系统是指输入、输出和状态都是离散时间信号的系统。
Z变换将时域的离散信号转换为Z域的函数，它是离散时间信号处理的数学基础。
2. 时域分析时域分析是对信号在时域上的特性进行分析和描述。
时域分析中常用的方法包括时域图形表示、自相关函数、互相关函数、卷积等。
时域图形表示是通过时域波形来表示信号的特性，包括幅度、相位、频率等。
自相关函数是用来描述信号在时间上的相关性，互相关函数是用来描述不同信号之间的相关性。
卷积是一种将两个信号进行联合的运算方法。
3. 频域分析频域分析是对信号在频域上的特性进行分析和描述。
频域分析中常用的方法包括频谱分析、傅里叶变换、滤波器设计等。
频谱分析是通过信号的频谱来描述信号在频域上的特性，可以得到信号的频率成分和相位信息。
傅里叶变换是将时域信号转换为频域信号的一种数学变换方法，可以将信号的频率成分和相位信息进行分析。
滤波器设计是对信号进行滤波处理，可以剔除不需要的频率成分或增强需要的频率成分。
4. 数字滤波器数字滤波器是数字信号处理中的重要组成部分，通过对信号进行滤波处理，可以实现对信号的增强、降噪、分离等效果。
数字滤波器包括有限冲激响应（FIR）滤波器和无限冲激响应（IIR）滤波器两种类型。
有限冲激响应（FIR）滤波器是一种只有有限个系数的滤波器，它可以实现线性相位和稳定性处理。
无限冲激响应（IIR）滤波器是一种有无限个系数的滤波器，它可以实现非线性相位和较高的滤波效果。
5. 离散傅里叶变换（DFT）和快速傅里叶变换（FFT）离散傅里叶变换（DFT）是将时域离散信号转换为频域离散信号的一种数学变换方法，其计算复杂度为O(N^2)。
DSP基础知识专业复习资料(ppt 150页)_252
程序总线PB 传送取自程序存储器的指令代码 和立即操作数。
数据总线CB、DB和EB这3条数据总线将内部 各单元(如CPU、数据地址生成电路、程
序地址产生逻辑、在片外围电路以及数据 存储器)连接在一起，其中CB和DB传送读 自数据存储器的操作数，EB传送写到存储 器的数据。 *为什么要用2条数据线（CB、DB）读数？
3
二、选择芯片考虑的因素
1．DSP芯片的运算速度
MAC 时 间 ： 一 次 乘 法 和 一 次 加 法 的 时 间 。 大 部 分 DSP芯片可在一个指令周期内完成一次乘法和一次加 法操作。
FFT执行时间：运行一个N点FFT程序所需时间。由
于FFT运算在数字信号处理中很有代表性，因此FFT运 算时间常作为衡量DSP芯片运算能力的一个指标。
MIPS：每秒执行百万条指令。 MOPS：每秒执行百万次操作。 MFLOPS：每秒执行百万次浮点操作。 BOPS：每秒执行十亿次操作。
4
三、系统调试和评价工具 : TMS320有一系 列系统调试工具用于代替或协助目标系统进行 软件评价和开发。
现有的产品有： DSK初学者开发套件（DSP Starter Kit） EVM软件评估模块（Evaluation Module） XDS510硬件仿真器（Extend Development Support Emulators）。 TI公司还提供集成开发工具CCS（Code Composer Studio），CCS可从网上下载，可进 行软、硬件仿真和系统分析，受到广泛应用。
14
2乘法器/加法器
17X17乘法 40位加法
检零 饱和 取整
15
为了使修正系数的量化误差最小，要 进行舍入处理。 C54X的CPU中是一个17×17位的硬件乘 法器，它与一个40位的专用加法器相连。 因此，乘法器可以在一个时钟周期内完成 一次乘法累加(MAC)运算。
DSP期末复习整理
DSP期末复习整理第⼀章绪论1.1 DSP的基本概念1.2.2 DSP芯⽚的特点1) 采⽤哈佛结构2) 采⽤多总线结构3) 采⽤流⽔线结构4) 具有专⽤的硬件乘法-累加器5) 具有特殊的寻址⽅式和指令6) ⽀持并⾏指令操作7) 硬件配置强，具有较强的借⼝功能8) ⽀持多处理器结构1.2.3 DSP芯⽚的分类1）按照数据格式的不同DSP芯⽚可以划分为：定点DSP芯⽚和浮点DSP芯⽚2）按照字长⼤⼩的不同，DSP芯⽚可以划分为：16位、24位、32位3）按照不同⽣产⼚家的产品系列划分，有TI公司的TMS320系列ADI公司的Blackfin、SHARC、TigerSHARCA系列飞思卡尔公司的MSC系列习题1.2简述DSP系统组成1.3DSP芯⽚与普通单⽚机相⽐有什么特点1.5DSP芯⽚有哪些主要特点第⼆章TMS320C55x的硬件结构2.1 TMS320C55x的总体结构2.1.1 C55x CPU内部总线结构C55x CPU含有12组内部独⽴总线，即：程序地址总线（PAB）:1组，24位；程序数据总线（PB）: 1组，32位；数据读地址总线（BAB、CAB、DAB）：3组，24位；数据读总线（BB、CB、DB）：3组，16位；数据写地址总线（EAB、FAB）：2组，24位；数据写总线（EB、FB）：2组，16位。
2.1.2 C55x 的CPU组成C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接⼝单元（M单元）。
I单元包括32X16位指令缓冲队列和指令译码器。
此单元主要接收程序代码并负责放⼊指令队列，由指令译码器来解释指令，然后再把指令流传给其他的⼯作单元（P单元、A单元、D单元）来执⾏这些指令P单元包括程序地址发⽣器和程序控制逻辑。
此单元产⽣所有程序空间地址，并送到PAB总线。
A单元包括数据地址产⽣电路（DAGEN）、附加的16位ALU和1组寄存器，此单元产⽣读/写数据空间地址，并送到BAB、CAB、DAB总线。
dsp复习资料
dsp复习资料1．简述dsp芯⽚的主要特点。
1.哈佛结构：将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独⽴的存储器，每个存储器独⽴编址、独⽴访问。
2.多总线结构：可以保证在⼀个机器周期内可以多次访问程序空间和数据空间。
3.指令系统的流⽔线操作：DSP芯⽚⼴泛采⽤流⽔线以减少指令执⾏时间，从⽽增强了处理器的处理能⼒。
4.专⽤的硬件乘法器：DSP芯⽚中有专⽤的硬件乘法器，使得乘法累加运算能在单个周期内完成。
5:特殊的DSP指令：（例如）TMS320C54x中的FIRS和LMS指令专门⽤于系数对称的FIR滤波器和LMS 算法。
6.快速的指令周期7.硬件配置强2．结合你的专业⽅向，试举出⼀个dsp具体应⽤实例，并说明为什么要采⽤dsp.DSP芯⽚的⾼速发展，得益于集成电路技术的进步，巨⼤的市场需求信号处理：数字滤波、⾃适应滤波、FFT、频谱分析3. 请描述TMS320C54x的总线结构1个程序总线（PB) 传送从程序存储器来的指令代码和⽴即数3个数据总线（CB DB EB）连接各种元器件4个地址总线（PAB CAB DAB EAB) 传送执⾏指令所需的地址PB ⽤于装载指令代码和⽴即数CB DB ⽤于读取操作数EB ⽤于写⼊操作数地址总线负责其他地址总线的地址存储与装载4. TMS320C54x⽚内存储器⼀般包括哪些种类?如何配置TMS320C54x⽚内存储器。
TMS320C54x芯⽚有随机访问存储器（RAM）和只读存储器（ROM）RAM可分为两种：双访问RAM(DARAM)和单访问RAM(SARAM)⽚内存储空间⼀般包括：64K的程序空间，64K的数据空间和64K的I/O空间，TMS320C54x⽚内存储器可使⽤MP/MC位、OVLY位、DROM位进⾏相对应得配置。
①MP/⾮MC位：如果该位清0，则⽚内ROM映象在程序存储器空间；如果置1，则⽚内ROM不映象在程序存储器空间。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
使用说明：1以下内容以老师给的为准2由于个人能力有限，内容难免有错3以下内容若令你成绩过低，与文件制作人无关4仅供参考DSP复习要点一、基础知识概念题：1、给出一个典型的DSP系统的组成框图。
y(t) 2、简述C54x DSP的总线结构？答: TMS320C54x的结构是围绕8组16bit总线建立的。
（1）、一组程序总线(PB)（2）、三组数据总线(CB，DB和EB)（3）、四组地址总线（PAB，CAB，DAB和EAB)3．简述冯•诺依曼结构、哈佛结构的特点？答：①冯•诺依曼结构中不独立区分程序和数据空间，且程序和数据空间共用地址和数据线;②哈佛结构中程序空间和数据空间是独立的，具有各自独立的地址线和数据线。
4、C54x DSP的CPU包括哪些单元？答:'C54X 芯片的CPU包括:（1）、40bit的算术逻辑单元（2）、累加器A和B（3）、桶形移位寄存器（4）、乘法器/加法器单元（5）、比较选择和存储单元（6）、指数编码器（7）、CPU状态和控制寄存器（8）、寻址单元。
6、C54x的三个独立存储器空间分别是什么？答：（1）、64K字的程序存储空间（2）、64K字的数据空间（3）、64K字的I/O空间，7、简述TMS320C54xDSP的流水线分为几个操作阶段答：分为6个阶段1、预取指2、取指3、译码4、寻址5、读数6、执行8、简述C54x有哪些数据寻址方式？答：1、立即寻址2、绝对寻址3、累加器寻址4、直接寻址5、间接寻址6、存储器映像寄存器寻址7、堆栈寻址10、68页表3.1.1缩略语要记住。
缩略语含义Smem 单数据存储器操作数Xmem 双数据存储器操作数，从DB数据总线上读取Ymem 双数据存储器操作数，从CB数据总线上读取dmad 数据存储器地址pmad 程序存储器地址PA I/O口地址src 源累加器dst 目的累加器1k 16位长立即数11、定时器的初始化STM ＃００１０Ｈ，ＴＣＲ；关闭定时器，TSS＝１定时器不工作STM ＃４９９９，ＰＲＤ；定时周期寄存器为４９９９，当ＴＩＭ减至０时重新装载STM #０６６９，ＴＣＲ；重新设置定时的工作参数，ＴＲＢ＝１允许装载，TSS＝０定时器开始工作。
Fｒｅｅ／Soft＝１０，定时器在中断到来后继续工作STM #0008H，IFR ；往中断寄存器中写1，实际上为清零，在IFR的第四位为定时器中断器0即INT0的标志位STM #0008H，IMR ；对中断屏蔽寄存器IMR的第四位写1，开放定时器中断0，但要注意中断方式位INTM=0，IMR的第四位为定时中断0的屏蔽位RSBX INTM ; 定时器的初始化后，开放总中断TCR的位功能定时长度计算公式T=t×（TDDR+1）×（PRD+1）t为时钟周期11、中断向量的地址如何形成。
中断向量地址是由(处理器工作方式状态寄存器）PMST寄存器的IPTR（中断向量指针，9位）和左移后的中断向量序号（中断向量序号为0—31，左移2位后变为7位）所组成，指向存储器的某一地址。
注意：定时器中断0的序号为: 16，IPTR复位后全为1，即IPTR=1FF H。
12、给出时钟由倍频模式切换到分频模式的设置代码。
按题目为倍频模式到分频模式，可直接进行切换，只需检测到模式已经变换假设DSP芯片工作在10MHz（1倍频）,变为5MHz（2分频）。
程序如下STM #0,CLKMD ;设置为2分频DIV: LDM CLKMD,AAND #0001H,ABC DIV,ANEQ ;检测PLLSTATUS位，为‘0’时证明已经切换为分频模式。
若涉及倍频数的切换题目为5MHZ到50MHZ，即由1倍频变为10倍频，STM #0,CLKMD ;设置为2分频DIV: LDM CLKMD,AAND #0001H,ABC DIV,ANEQSTM #90E7H,CLKMDPLL10：LDM CLKMD,AAND #0001H,ABC PLL10,AEQ ;检测PLLSTATUS位，为‘1’时证明已经切换为倍频模式。
CLKMD 的位功能表PLLNDIV与PLLON/OFF决定PLL部件是否工作PLLNDIV与PLLMUL与PLLDIV决定PLL乘系数13、定点数与十进制数的转换。
（Q15转换为十进制数）Q15为纯小数，Q越大，可以表示的数的范围越小，但精度越高。
小数在存储器中以补码的形式存放。
所以要将Q15转换为十进制小数，要转换为原码。
注意，正负的转换不一样。
正数，原码补码一样，负数，反码加1变补码。
得到原码后，安不同位的权值计算。
14、状态寄存器ST0、ST1、PMST中的常用状态位要掌握。
必须掌握的状态位ST0ST1PMST15、数字频率与模拟频率的关系（数字频率=模拟频率*采样周期）数字频率=模拟频率*采样周期数字频率的范围为0~ π理解见最后16、低通、带通、高通、带阻滤波器的作用要理解。
17、滤波器的指标要理解。
滤波器的阶数，滤波器的截止频率二、指令题将*AR3指向的内容左移14位后与累加器A相加，AR3的值加1。
无进位位，则C为0。
由于0100h的内容不是负数，符号位扩展后仍为0。
0001 0101 0000 0000B 左移14位0000 0000 0000 0101 0100 0000 0000 0000 0000 0000B 与A相加则变为00 0540 1200H把*AR1指向的内容的值装载到累加器A中，SXM=1，则扩展符号位.0200H中为负数，扩展的符号位全为1，即变为FF FFFF FEDC由于DP值为００４，则STH为将Ａ中的高位（３１～１６）存放到DP与ｄｍａｄ组成的地址。
０２０ＡＨ的数变为８７６５Ｂ的值右移８位后，将高位放进*AR７所指向的内容，AR７的值加１存储累加器BCC值和装入累加器ACC并行执行ST B*AR2- B的内容右移20（ASM-16=-4-16=-20）位，存储到*AR2指向的内容，AR2的值减一，所以01FFh为F842.注意ASM是以2的补码存储的。
同样，LD *AR4+，A *AR2指向的内容左移１６（１６与ASM无关）位，加载到A中，AR2的值加一，所以A为FF８００１００００.三、程序设计相关题1、DSP的存储器配置图如下图，写出其对应的链接器命令程序文件。
MEMORY{ PAGE 0:EPROM : org=0E000H，len=200HPAGE 1:SPRAM : org=0060H，len=20HDARAM : org=0080H，len=200H}SECTIONS{ .text : >EPROM PAGE 0.data : >EPROM PAGE 0.bss : >SPRAM PAGE 1STACK : >DARAM PAGE 1}2、计算y =a1*x1+ a2*x2 + a3*x3 + a4*x4。
（a1=1,a2=2,a3=3,a4=4,x1=8,x2=6,x3=4,x4=2）答：程序如下：.title “example.asm”；设置文件标题.mmregs ；为存储器映像寄存器定义符号名stack .usect “STACK”,10h ；定义堆栈长度.bss a,4 ；定义变量a，占四个字长，未初始化.bss x,4 ；定义变量x，占四个字长，未初始化.bss y,1 ；定义变量y，占一个字长，未初始化.def start ；识别定义在当前模块使用的“start”符号，.data ；已初始化的数据table: .word 1,2,3,4 ；该数据的首地址为“table”.word 8,6,4,2.textstart:STM #stack+10h,SP ；设置堆栈指针STM #a,AR1 ；将a的地址值赋给AR1RPT #7 ；下面的一条指令重复8次MVPD table,*AR1+ ；数据搬移CALL SUM ；调用子程序end: B end ；设置死循环，防止程序跑飞SUM: STM #a, AR3 ；a的值已经确定，因为上面的数据搬移STM #x, AR4 ；x也确定，因为x的地址与a相邻，数据移动八次，x能被赋值RPTZ A, #3 ；首先对累加器A清零，并对下面的指令重复执行4次MAC *AR3+,*AR4+,A ；*AR3与*AR4指向的内容相乘再加到累加器A中STL A,@ y ；存储累加器A中的低位（15~0位）到变量y中RET ；子程序返回.end ；程序结束3、除法程序100除以6求商说明：由于硬件除法器的成本很高, 所以在一般的DSP 芯片中都没有硬件除法器, 也没有专门的除法指令;同样在TMS320C54x DSPs 芯片中也没有一条单周期的16 位除法指令。
所以一般用减法做除法具体想理解，除法原理在该文档最后的附录2，否则只能背下来.title "chufa.asm".mmregs.def startSTACK: .usect "stack",10H.bss num,1.bss den,1.bss quot,1.datatable: .word 100.word 6.textstart: STM #STACK+10H,SPSTM #num,AR1RPT #1MVPD table,*AR1+LD @den,16,AMPYA @numABS ASTH A,@denLD @num,AABS ARPT #15SUBC @den,AXC 1,BLTNEG ASTL A,@quotend: B end.end4、延时子程序要掌握Delay:STM #999,AR1 ；循环次数1000LOOP1: STM #4999, AR2 ；循环次数5000LOOP2: BANZ LOOP2,*AR2- ；如果AR2不等于0，AR2减1，再判断BANZ LOOP1,*AR1- ；如果AR1不等于0，AR1减1,跳转到LOOP1 RET .end注意这种延时方法并不精确，需要精确定时必须用定时器。
按此法延时的近似公式为：4×(AR2+1)×(AR1+1)×时钟周期当DSP工作在50MHz(时钟周期20ns),AR1=999, AR2=4999时延时约为400ms，则LED闪烁的周期为800ms，频率1.25Hz5、常用伪指令.bss 保留存储空间，可用来定义变量，未初始化，通常定位在RAM中.data 定义数据段，为已初始化的数据，如数据表，常数等，通常定位在ROM中.usect 与.bss相同，但.usect可进行以段的形式进行定义，未初始化.text 文本段的定义，.text后的内容一般为代码指令，通常定位在ROM中，已初始化.sect 行以段的形式进行定义，已初始化.word 初始化一个或多个16为整数.def 识别定义在当前模块中，但可以被其他模块使用的符号.ref 识别在当前模块中使用的但在其他模块中定义的符号，如在中断向量标表使用.mmregs 为存储器映像寄存器定义符号名.end 程序结束标志程序的使用，自己查表6、编程时用到的指令STMRPTMVPDRPTBLDLDMADDSUBANDBBCSTLSTHSSBXRSBXCALLRPTZMACRET考试题型:选择题(20分10个)分析题(35分7个)简答题(20分4个)程序填空题(10分2题10个空)编程题(15分2个)附录1在数字信号处理的学习中，很多刚入门朋友常常为模拟频率、数字频率及其相互之间的关系所迷惑，甚至是一些已经对数字信号处理有所了解的朋友也为这个问题所困惑。