晶振电路中如何选择电容C1C2
晶振不起振分析
晶振不起振分析晶振根据频点、频差、负载、有源无源、封装、尺寸等多项参数的差异，晶振工作时容易发生频率偏移导致不起振现象,造成电子产品无法正常工作。
晶振常见不起振,按项目回板测试情况可分为个别板子不起振和所有板子都不起振。
⚫晶振分类有源晶振（OSC）无源晶振（X’tal）内置晶体谐振器的实时时钟模块（RTC）。
说明：有源晶振（OSC）和实时时钟模块（RTC）由于内置了相应的电路，因而不太容易出现不起振的问题。
在实际使用时不需要考虑相对复杂的频率匹配问题。
不起振的情况主要出现在无源晶振上，尤其是kHz级别的无源晶振（X’tal），而MHz级别的AT晶振则相对少见。
普通无源谐振器(低频KHz/高频Mhz)：低频kHz主要以32.768kHz频率的音叉晶体作为代表，应用于移动终端、消费类电子、小型电子产品、钟表、工业自动控制等应用的时钟信号；MHz主要应用于移动终端、安防监控，网络设备、智能家居、智能穿戴、智能医疗、汽车电子、家用电子产品、消费类电子产品等新型应用的基准频率信号。
有源晶振也可称为晶体振荡器：1)普通晶体振荡器(Oscillator)：产品性能佳，抖动好，相噪好，主要应用于通信设备、网络设备、移动电视、DVD、蓝光播放机、视频监控、音频设备、数据与图像处理等相关设备。
2)温度补偿晶体振荡器(TCXO)：通过附加的温度补偿电路，使由周围温度变化产生的振荡频率变化量削减的一种石英晶振。
主要应用在通信、导航、卫星定位、雷达、仪器仪表、智能手机、平板电脑、可穿戴智能设备、汽车电子、智能家居等众多领域均得到使用3)压控晶体振荡器(VCXO)：通过施加外部控制电压使振荡频率可变或是可以调制的石英晶体振荡器。
主要应用军用电子仪器，5G基建，无线通信信号塔，精密仪表，智能监控等，光纤，服务器，接收器等4)恒温晶体振荡器(OCXO)：利用恒温槽使晶体振荡器或石英晶体振子的温度保持恒定，将由周围温度变化引起的振荡器输出频率变化量削减到最小的晶体振荡器。
晶振的负载电容静态电容等效电路
晶振的负载电容静态电容等效电路晶体振荡器（简称晶振）是一种基于晶体谐振原理的电子元件，被广泛应用于各种电子设备中。
在晶振的实际应用中，负载电容是一个非常重要的参数，它决定了晶振的稳定性和频率精度。
本文将介绍晶振的负载电容静态电容等效电路。
一、晶振的工作原理晶振是一种利用晶体的谐振特性来产生稳定的高频振荡信号的电子元件。
晶振由晶体、激励电路和负载电容组成。
当激励电路给晶体施加一定的电压时，晶体会产生自身的振荡，这个振荡的频率由晶体的谐振频率决定。
晶体振荡频率的稳定性和精度主要由晶体的质量和负载电容决定。
二、负载电容的作用负载电容是指晶振中与晶体并联的电容。
负载电容的作用是为了稳定晶体振荡频率，使其能够在一个较大的温度范围内保持相对稳定的频率。
在晶振电路中，负载电容与晶体的串联等效电容就是晶振的静态电容。
负载电容的大小对晶振的频率稳定性和精度有着直接的影响。
三、负载电容静态电容等效电路晶振的负载电容静态电容等效电路如图所示。
在电路中，晶体的串联等效电容为C1，负载电容为C2。
这两个电容并联后，等效电容C 等就是晶振的静态电容。
晶振的负载电容静态电容等效电路四、负载电容的选择负载电容的选择应根据晶体的特性和应用场合来确定。
一般来说，负载电容的大小应为晶体串联等效电容的两倍，这样可以保证晶振的频率稳定性和精度。
负载电容的类型有很多种，常用的有铝电解电容、钽电解电容和陶瓷电容等。
不同类型的电容有着不同的特性和适用范围，选择时应根据具体情况进行选择。
五、总结晶振的负载电容静态电容等效电路是晶振电路中一个非常重要的参数。
负载电容的大小直接影响晶振的频率稳定性和精度。
选择合适的负载电容可以保证晶振的工作稳定性和精度。
在实际应用中，应根据晶体的特性和应用场合来选择合适的负载电容。
24M晶振匹配电容计算
从模块24M 晶振（SMD3225-24MHz -7pF ）电容匹配测试报告图 1.1 24M 晶振原理图 1测试PCB 板寄生电容如上图1.1，图中C1与C2为匹配电容，C3为测试使用表笔（5.6pf ）。
通过频率计测试电路频率偏移，结合晶振T/S 值（T/S 值按20ppm/pf 计算），可计算出PCB 寄生电容。
使用频率计测试晶振电路频偏为-25.6ppm ，如下图1.2所示。
图 1.2 频率偏移频偏-25.6ppm 换算成电容为1.28pf 。
加入表笔后的频率影响，总电容为：pf C 14.52.8//2.86.5=+=）（总根据公式：L C C C C +=+总频偏寄生有：1.28pf 7pf 14.5+=+寄生C pf可算出寄生电容C 寄生:pf 14.3=寄生C2.根据寄生电容值进行匹配方案设计使用的晶振为24.000MHz,CL=7pf 。
根据C 寄生的取值，能够优化出以下几个备选方案：表 1不同匹配电容的备选方案可见方案B 串联后容值匹配效果较好。
已知匹配电容C1=C2=8.2pf ，表笔电容5.6pf ，晶振的T/S=20ppm/pf ，接下来可计算出实际的频率偏移。
使用表笔（5.6pf ）测试出晶振电路频偏为-25.6ppm ，计算此时电路实配电容：14.52C 1C 2C 1C =++•+表笔表笔）（C C pf同时，计算不加表笔时匹配电容：pf C C 1.42//1=表笔令整个电路的匹配电容增加1.04pf ，即频偏增加了20.8ppm ，根据“电容容值越大，晶振电路频率越低”的原理，可得出电路未引入表笔时频偏为-4.8ppm 。
3. 测试方案B 的波形和特性阻抗。
图 1.3 方案B 芯片输入波形图 1.4 方案B芯片输出波形负阻抗测试，约1.5K欧姆时，不能正常抄表。
查规格书，等效电阻最大约为50欧姆，阻抗值为等效阻抗30倍，合理。
4.之前使用以下原理，未串入电阻，匹配电容10pf时输入存在明显过冲，输出波形畸变较为严重。
详细讲解晶振，一篇文章学会计算晶振的负载电容，电阻选型（1）
详细讲解晶振，一篇文章学会计算晶振的负载电容，电阻选型（1）前言作为一名硬件工程师，从接触单片机的那天，就看到MCU的旁边经常看到会用到晶振，经常的旁边往往会放两个电容，有时候还会再放个电阻，很多硬件工程师都是看别的工程师放多大的电容，电阻，自己也跟着放，这样也没错，但是知其然不知其所以然，对你的硬件水平提高是没有任何帮助的，今天我们就讲一下晶振电路，以及晶振外围阻容器件的选型计算，下一篇文章会讲晶振和MCU是否匹配已经晶振常见问题处理。
晶振晶振电路晶振电路有两种，一种是Pierce电路，另外一种是Colpitts电路，其实就是两种晶振拓扑，比较常用的是Pierce电路。
所以我们大概介绍一下Colpitts电路的特点就跳过了，采用Colpitts电路的晶振的缺点是晶振两端会有杂散电抗，此时比较难考虑杂散电抗的影响，说白了就是计算起来比较麻烦，电路可靠性也更低，还会在晶振两端形成DC偏置电压，有点是电路有振幅限制，从而功耗更低，对外部电路辐射干扰更小。
我们重点要介绍的是Pierce电路，具体电路就是下图这种形式，也是最常见的拓扑图，该电路一般由非门电路（增益特别大的运放），反馈电阻，负载电容构成，电容和晶振是外置的，一般要自己选型，运放和反馈电阻一般集成在IC内部，启动速度更快，可靠性更高，所以说除非有很严苛的功耗要求，一般推荐使用此电路。
1）Rs是限流电阻，Rs的值越小，晶振启动速度越快，为了避免晶振过驱动，Rs也不能过小，在高频晶振中，Rs可以短路。
2）Rb是反馈电阻，为运放输入提供反馈，让运放工作在线性区，当运放工作在线性区时，晶振才能正常起振，当然反馈电阻Rb也会影响运放的环路增益，反馈电阻越大，增益越大。
阻容元件计算1）负载电容计算Cl=(C1*C2) / (C1+C2)+Cs+CpCs就是晶振内部的杂散电容，晶振规格书中一般会标出该值，Cp 就是PCB板上的走线以及晶振引脚的寄生电容，Cs和Cp的电容加起来总计2-8pF，最准确的方法是通过测试晶振输出波形来确认负载电容是否合适。
为何在晶振两端并上由两个小的电容串联的呢
为何在晶振两端并上由两个小的电容串联的呢？而且在中间往往接地？这样设计对电路有什么作用呢？这两个电容叫晶振的负载电容，分别接在晶振的两个脚上和对地的电容，一般在几十皮发。
它会影响到晶振的谐振频率和输出幅度，也是使振荡频率更稳定。
实际上就是电容三点式电路的分压电容, 接地点就是分压点。
以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的。
当两个电容量相等时, 反馈系数是0.5, 一般是可以满足振荡条件的,但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。
如下图的连接方式：外接时大约是数pf到数十pf，依频率和石英晶体的特性而定，需要注意的是这两个串联的值是并联在谐振回路上的，会影响振荡频率。
当两个电容量相等时，反馈系数时0.5，一般是可以满足谐振条件的，但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。
设计考虑事项：1．使晶振，外部电容与IC之间的信号尽可能的保持最短。
当非常低的电流流过IC晶振振荡器时，如果线路太长，会使它对EMC.ESD与串扰产生非常敏感的影响，而且长线路还会给振荡器增加寄生电容。
2．尽可能将其他时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。
3．当心晶振和地的走线4．将晶振外壳接地如果实际的负载电容配置不当，第一会引起线路参考频率的误差，另外如在发射接收电路上会使晶振的震荡幅度下降（不在峰点），影响混频信号的信号强度与信噪。
当波形出现削峰，畸变时，可增加负载电阻调整。
（几十K到几百K），要稳定波形是并联一个1M左右的反馈电阻。
晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。
由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。
晶振和电容的匹配原理
晶振和电容的匹配 /spec_pages/PNDescrpt/Load_Cap.htm 晶振 等效 于 电感/电容/内阻使用 VCXO (压控晶体振荡器)作为时钟(CLK)发生器 测量时可接出一段锡丝，锡丝上紧密缠绕十多匝线，形成天线感应，再用 counter 频率计用探头（可用示波器探头）测量。
其中 两个电容 C1、C2 通过地串联又与晶振并联，并与其他杂散电容并联。
一般选择 C1、C2 值要比其他杂散电容高 8~10 倍，来减少杂散电容影响。
一般 IC 引脚约 2~3pF，杂散电容 2~3pF Co(晶振内部电容)3~5pF 所有 Cl=C1 串 C2+IC+杂散+Co 即 Load capacitance :Cl 值fS = (Series) frequency =I2C BUS 很常用, 也常出问题, 所以我们通常要用 DIGITAL SCOPE 来观察它在出 状况前和出状况时的波形有无异样. 什么样的波形才算正确呢? 1) rise time 2) fall time 3) ack voltage 4) start condition 5) stop condition 6) 读的时候, ACK 从哪里来, 每个 BYTE 都要有? 最后一个 BYTE? 7) 写的时候, ACK 从哪里来, 每个 BYTE 都要有? 最后一个 BYTE? 8) repeated start condition 9) 9 个 CLK 的间隔必须一样吗?如何选用 Voltage Regulator? 似乎很简单, 提几个问题让大家考虑一下. 1)输出电流需要多大? 2)Dropout(压降)多大? 3)功耗多大? 4)采用哪一种 PAKAGE? 5)站立式的,要加 HEATSINK 吗? 多大的 HEATSINK 才够? 6)贴片式的, 要多大的铜片才够上热?7)PCB 所能承受的最高温度是多少? 8)如输入电压太高, REGULATOR 两端的压降太大而引起过热, 如何解决? 9) 多大的电流要求多宽的 COPPER TRACK? 10) 多大的电流要求多大的过孔?The table below gives rough guidelines of how wide to make a trace for a given amount of current. Trace Width [inches] 0.010 0.015 0.020 0.025 0.050 0.100 0.150 Trace Width [mm] 0.254 0.381 0.508 0.635 1.27 2.54 3.81 Current [A] 0.3 0.4 0.7 1.0 2.0 4.0 6.0Here is what I have used for years to calculate the current carrying capacity of a plated-thru hole. Find the circumference of the hole by multiplying the diameter x 3.141 this will give you the equivalent 1 Oz. trace width that can be used to find the current carrying capacity from the tables in IPC-D-275. Remember the copper in the hole is always 1 Oz. 1) Φ0.5 (diameter = 0.5mm) via Circumference of via = 0.5x3.14 = 1.57 mm 2) Φ0.3 (diameter = 0.3mm) via Circumference of via = 0.3x3.14 = 0.942 mm若用铜箔作为散热, 需要多大的面积? /Article/com/200511/791.html 1.系统要求: VOUT=5.0V；VIN(MAX)=9.0V；VIN(MIN)=5.6V；IOUT=700mA；运行周期=100%；T A=50℃ 根据上面的系统要求选择 750mA MIC2937A-5.0BU 稳压器，其参数为： VOUT=5V±2%(过热时的最坏情况) TJ MAX=125℃。
晶振外接负载C1和C2与CL换算关系1(1)
页数1/5文件编号EK-JS-109晶振等效负载与外接牵引负载的换算关系晶振的等效负载电容（C L）和电路中实际牵引电容（C1、C2）存在一定的换算关系。
1、晶振的等效负载电容C L2、晶振的外接牵引负载电路3、等效负载C L和外接牵引负载电容C1、C2的关系CL≈ C PCB+C1C2/（C1+C2）其中：C PCB是指其电路的分布电容，约为4~6PF，其PCB的元器件的分布密度越大，C PCB也越大。
4、等效负载电容C L和负载频率变化量△F L的关系△F L≈△C L*T S=（C L2-C L1）*T S其中：①△F L是指同一频率点下的等效负载电容变化值△C L （C L1、C L2）的频率变化值。
②△C L=C L2-C L1③TS值是指牵引量，其单位PPM/PF，其晶体的频率不同，TS值不同。
1.举例说明：如果电路中的C1、C2是20PF的负载电容，那么计算晶振的等效负载电容CL≈C PCB+ C1C2/（C1+C2）=6.0PF+20*20/(20+20)=16PF象17.734475MHz ,CL=20PF的晶体TS=12PPM/PF可以计算频率△L*T S=（C L2-C L1）*T S=(20-16)*12=48PPM,此变化△L≈C的变化量F量已经超出本身产品要求的调整+/-20PPM的变化范围，因牵引负载的偏移，造成负载频率的偏移，形成部分产品的频率超出边沿。
2.建议：晶振的外接电容C1、C2换成30PF，可以计算出CL≈20PF，能与已生产的17.734475MHz,CL=20PF的等效负载电容相匹配。
请实验。
如何计算晶振的负载电容(CL )公式:Load Cap (CL) = C1.C2 / (C1+C2) + Cstray (分布电容)影响Cstray值的因素主要有下列情况:1. IC(微处理器)脚与脚之间的分布电容.2. PCB Layout3. IC输入回路与IC连接距离.4. IC内部参数变化.5. 其它因素.晶振上标注的频率值均是加上负载电容后的计算值,当然,这个负载电容的大小是由电子工程师计算得出来的,如果实际的负载电容配置不当, 它会影响到晶振的谐振频率和输出幅度.根据以上公式计算出来的值与实际还是存在差异的,最好的做法是做试验，在PCB板上用不同的电容或者用可变电容调试，直到调出最佳波形。
晶振经常遇到的问题及处理方法及特别注意事项详解
晶振经常遇到的问题及处理方法及特别注意事项详解单片机中如果没有了晶振会怎么样？在昨天的《当单片机没了晶振......》一文中，小编着重讲解的是石英晶振在单片机中的重要性，然而，作为一种精密的频率元件，单片机中的晶振却很容易出现问题，轻微的碰撞都可能导致晶振损坏，因此，遇到单片机晶振不起振是很常见的一种现象。
小编的几个做单片机的客户也就这方面问题咨询过，今天小编就单片机晶振经常遇到的问题及处理方法为大家做一个简单的介绍。
晶振不起振的原因分析首先，我们分析引起单片机晶振不起振的原因有哪些。
1PCB布线错误，现在的PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合组成的。
因此，PCB布线的时候可能出现问题导致晶振不起振；2单片机或晶振的质量问题；3负载二极管或匹配电容与晶振不匹配或者电容质量有问题；4PCB板受潮，导致阻抗失配而不能起振；5晶振电路的走线过长或两脚之间有走线导致晶振不起振，通常我们在PCB布线时晶振电路的走线应尽量短且尽可能靠近振荡器，严禁在晶振两脚间走线；6晶振受外围电路的影响而不起振。
1晶振的选型，选择合适的晶振对单片机来说非常重要，我们在选择晶振的时候至少必须考虑谐振频点、负载电容、激励功率、温度特性长期稳定性等参数。
合适的晶振才能确保单片机能够正常工作。
2电容引起的晶振不稳定，晶振电路中的电容C1和C2两个电容对晶振的稳定性有很大影响，每一种晶振都有各自的特性，所以我们必须按晶振生产商所提供的数值选择外部元器件。
通常在许可范围内，C1，C2值越低越好，C值偏大虽有利于振荡器的稳定，但将会增加起振时间。
一般情况下我们使得C2值大于C1值，这样可使得上电时加快晶振起振。
3单片机晶振被过分驱动引起的问题，晶振被过分驱动会渐渐损耗晶振的接触电镀从而引起晶振频率的上升。
我们可用一台示波器来检测，OSC，输出脚，如果检测一非常清晰的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶振电路中如何选择电容C1C2
（1）：因为每一种晶振都有各自的特性，所以最好按制造厂商所提供的数值选择外部元器件。
（2）：在许可范围内，C1,C2值越低越好。
C值偏大虽有利于振荡器的稳定，但将会增加起振时间。
（3）：应使C2值大于C1值，这样可使上电时，加快晶振起振。
在石英晶体谐振器和陶瓷谐振器的应用中，需要注意负载电容的选择。
不同厂家生产的石英晶体谐振器和陶瓷谐振器的特性和品质都存在较大差异，在选用时，要了解该型号振荡器的关键指标，如等效电阻，厂家建议负载电容，频率偏差等。
在实际电路中，也可以通过示波器观察振荡波形来判断振荡器是否工作在最佳状态。
示波器在观察振荡波形时，观察OSCO 管脚(Oscillator output)，应选择100MHz带宽以上的示波器探头，这种探头的输入阻抗高，容抗小，对振荡波形相对影响小。
（由于探头上一般存在10～20pF的电容，所以观测时，适当减小在OSCO管脚的电容可以获得更接近实际的振荡波形）。
工作良好的振荡波形应该是一个漂亮的正弦波，峰峰值应该大于电源电压的70%。
若峰峰值小于70%，可适当减小OSCI及OSCO管脚上的外接负载电容。
反之，若峰峰值接近电源电压且振荡波形发生畸变，则可适当增加负载电容。
用示波器检测OSCI(Oscillator input)管脚，容易导致振荡器停振，原因是：部分的探头阻抗小不可以直接测试，可以用串电容的方法来进行测试。
如常用的4MHz石英晶体谐振器，通常厂家建议的外接负载电容为10～30pF左右。
若取中心值15pF，则C1，C2各取30pF 可得到其串联等效电容值15pF。
同时考虑到还另外存在的电路板分布电容，芯片管脚电容，晶体自身寄生电容等都会影响总电容值，故实际配置C1，C2时，可各取20～15pF左右。
并且C1，C2使用瓷片电容为佳。