晶振旁外接电容的选择
晶振负载电容
什么是晶振的负载电容？（ZT）晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。
是指晶振要正常震荡所需要的电容。
一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。
要求高的场合还要考虑i c输入端的对地电容。
应用时一般在给出负载电容值附近调整可以得到精确频率。
此电容的大小主要影响负载谐振频率和等效负载谐振电阻。
晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（P CB上电容).就是说负载电容15pf的话，两边个接27pf的差不多了，一般a为6.5～13.5pF各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在晶振输出引脚XO 和晶振输入引脚XI 之间用一个电阻连接, 对于CMOS 芯片通常是数M 到数十M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振.石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点,振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围.外接时大约是数P F 到数十PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.设计考虑事项：1.使晶振、外部电容器（如果有）与IC之间的信号线尽可能保持最短。
pic 外部晶振
pic 外部晶振
pic 外部晶振是指在 PIC
单片机系统中，通过外部连接一个晶振来为系统提供时钟信号。
这种配置方式可以提供更精确的时钟信号，从而提高系统的稳定性和性能。
以下是 pic 外部晶振的连接方法：
1. 选择合适的晶振
根据系统需要，选择合适频率和容量的晶振。
常见的晶振频率有
4MHz、8MHz、12MHz 等。
容量的选择主要取决于系统对时钟精度的要求。
2. 连接晶振
将晶振的两个引脚分别连接到 PIC
单片机的两个XTAL引脚（通常是XTAL1和XTAL2）。
3. 连接电容
在晶振的两个引脚上分别连接一个电容，用于稳定频率和减小噪声干扰。
电容的容量通常在 10pF 到 50pF 之间，电容的选取应考虑晶振的频率和容量。
4. 配置单片机
在 PIC 单片机的配置中，需要将 XTAL 的类型设置为“External Crystal Oscillator”，并设置合适的振荡器电容。
5. 通电测试
连接电源并通电测试，观察单片机的时钟信号是否正常。
如果需要调整时钟频率，可以通过调整晶振的容量或更换不同频率的晶振来实现。
需要注意的是，pic
外部晶振的连接和配置需要一定的电子技术和硬件知识，如果不熟悉相关技术，建议寻求专业人员的帮助。
32.768khz晶振外接电容
在当今数字化、信息化高速发展的领域中，32.768kHz晶振外接电容作为一种重要的电子元器件，其应用范围越来越广泛。
本文将从浅入深，逐步探讨32.768kHz晶振外接电容的相关知识，并结合个人观点进行全面的评估和解析。
1. 什么是32.768kHz晶振外接电容32.768kHz晶振外接电容是一种用于振荡电路中的元器件，其频率为32.768千赫兹，通常用于实时时钟电路、微处理器、计时器、手表、温度计等设备中。
为了确保晶振正常工作，一般需要使用外接电容进行调节和稳定。
2. 32.768kHz晶振外接电容的应用领域由于32.768kHz晶振外接电容频率稳定、功耗低以及体积小等特点，因此在电子产品中得到了广泛的应用。
在实时时钟电路中，晶振外接电容可以提供精准的计时功能；在微处理器中，可以作为时钟信号源；在手表、温度计等设备中，也能提供准确的时间基准。
3. 为什么需要外接电容外接电容可以调节晶振的振荡频率，并提供稳定的工作环境。
在32.768kHz频率下，外接电容具有很高的稳定性和准确性，可以确保晶振在各种环境条件下正常振荡。
4. 个人观点和理解在现代电子设备中，时间的准确性和稳定性对于各种功能的正常运行至关重要，而32.768kHz晶振外接电容正是保证这一点的关键元器件之一。
随着科技的不断进步，对于更高精度的时间计量和稳定性要求也在不断提高，因此对于32.768kHz晶振外接电容的研究和应用也将迎来更多的挑战和机遇。
总结：通过对32.768kHz晶振外接电容的探讨，我们可以看到它在现代电子领域的重要性和广泛应用。
外接电容对晶振的稳定振荡起着至关重要的作用，而其在各种电子设备中的应用也不断拓展和深化。
对于未来，我认为随着技术的进步和需求的提高，对于32.768kHz晶振外接电容的研究和应用将会更加深入，为电子设备的发展提供更强大的支撑。
通过本文的解析，我对32.768kHz晶振外接电容的相关知识有了更深入的理解，相信在今后的工作和学习中能够更好地应用和实践。
晶体振荡器的负载电容
答：电阻RS常用来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触电镀，这将引起频率的上升。可用一台示波器检测OSC输出脚，如果检测一非常清晰的正弦波，且正弦波的上限值和下限值都符合时钟输入需要，则晶振未被过分驱动；相反，如果正弦波形的波峰，波谷两端被削平，而使波形成为方形，则晶振被过分驱动。这时就需要用电阻RS来防止晶振被过分驱动。判断电阻RS值大小的最简单的方法就是串联一个5k或10k的微调电阻，从0开始慢慢调高，一直到正弦波不再被削平为止。通过此办法就可以找到最接近的电阻RS值。
（2）：在许可范围内，C1,C2值越低越好。C值偏大虽有利于振荡器的稳定，但将会增加起振时间。
（3）：应使C2值大于C1值，这样可使上电时，加快晶振起振。
在石英晶体谐振器和陶瓷谐振器的应用中，需要注意负载电容的选择。不同厂家生产的石英晶体谐振器和陶瓷谐振器的特性和品质都存在较大差异，在选用时，要了解该型号振荡器的关键指标，如等效电阻，厂家建议负载电容，频率偏差等。在实际电路中，也可以通过示波器观察振荡波形来判断振荡器是否工作在最佳状态。示波器在观察振荡波形时，观察OSCO管脚(Oscillator output)，应选择100MHz带宽以上的示波器探头，这种探头的输入阻抗高，容抗小，对振荡波形相对影响小。（由于探头上一般存在10～20pF的电容，所以观测时，适当减小在OSCO管脚的电容可以获得更接近实际的振荡波形）。工作良好的振荡波形应该是一个漂亮的正弦波，峰峰值应该大于电源电压的70%。若峰峰值小于70%，可适当减小OSCI及OSCO管脚上的外接负载电容。反之，若峰峰值接近电源电压且振荡波形发生畸变，则可适当增加负载电容。
外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.
晶振需接电容的启振条件
晶振需接电容的启振条件1. 你知道吗，晶振要启振，电容可不能随便接呀！就好比一辆汽车要跑起来，得有合适的燃料才行。
比如在一个电路中，晶振就像那汽车，电容就是让它跑起来的关键燃料呀！2. 哎呀呀，晶振需接电容的启振条件可真不简单呢！这就像搭积木，得一块一块恰到好处地放才行。
像那种小的晶振，不接好电容能起振吗？肯定不行啊！3. 晶振接电容的启振条件很重要哦！这就如同人要呼吸新鲜空气才能有活力一样。
想想看，如果电容接错了，晶振还能正常启振吗？不可能的啦！4. 嘿，晶振要想顺利启振，电容的接法可得搞清楚呀！这就跟划船似的，方向不对怎么能前进呢。
比如在某个电子设备里，晶振和电容的搭配不对可就糟糕啦！5. 哇塞，晶振需接电容的启振条件真的很关键呀！就像一场比赛需要合适的规则一样。
要是电容接得不合适，晶振还怎么愉快地启振呀？6. 晶振接电容的启振条件可别小瞧呀！这跟建房子一样，基础不牢怎么行呢。
你想想，没有合适的电容，晶振能起振吗，那不是开玩笑嘛！7. 哎呀呀，一定要知道晶振需接电容的启振条件呢！这就像弹钢琴，每个键都要按对位置才有美妙的音乐。
要是电容接错了，晶振启振不就乱套啦？8. 晶振接电容的启振条件真的超级重要呀！好比走路要选对鞋子一样。
如果电容接得不好，晶振能正常启振吗，那肯定不行呀！9. 哇哦，晶振需接电容的启振条件可得牢记呀！就像跳舞要有合拍的节奏一样。
要是电容和晶振不匹配，那还怎么启振呀？10. 晶振接电容的启振条件是必须要清楚的哟！这就像做菜要放对调料一样关键。
没有合适的电容，晶振还启振个啥呀！我的观点结论就是：晶振和电容的搭配真的太重要啦，一定要重视它们的启振条件，不然会出大问题的哟！。
有源晶振电容大小选取规则_概述说明以及解释
有源晶振电容大小选取规则概述说明以及解释1. 引言1.1 概述本文旨在探讨有源晶振电容大小选取规则，并对其进行概述和说明。
有源晶振是一种常见的电子元器件，广泛应用于各种电路中。
而电容作为有源晶振中重要的组成部分，其大小的选取对有源晶振的性能至关重要。
1.2 文章结构本文分为四个主要部分：引言、正文、有源晶振电容大小选取规则和结论。
引言部分将介绍本文的目的和主要内容，正文部分将深入探讨相关理论知识。
而在有源晶振电容大小选取规则部分，我们将详细解释电容大小的作用，并列举一些常见的选取规则，同时考虑实际因素及应用场景。
最后，在结论部分，我们将总结全文并提出未来研究方向。
1.3 目的本文的目标是帮助读者更好地理解有源晶振电容大小选取规则，并提供一些实用指导。
通过阐述不同情况下选择合适大小的电容可以提升有源晶振性能，并减少可能出现的问题。
同时，我们也希望激发读者对有源晶振电容大小的更深入研究，并为未来相关领域的发展提供一些建议。
以上是文章“1. 引言”部分的详细内容，希望对您有所帮助！2. 正文在设计电路板时，选择合适的有源晶振电容大小至关重要。
有源晶振电容的大小直接影响到晶振的稳定性、频率精度和启动时间等方面。
本节将详细探讨有源晶振电容大小的选取规则。
在确定有源晶振电容大小之前，首先需要了解晶振所处的应用场景和系统要求。
不同的应用场景和系统对于有源晶振电容大小可能会有不同的要求。
一般来说，较大的电容可以提高晶振的稳定性，并降低由温度变化、供电波动和负载变化引起的频率误差。
然而，选择过大的电容也可能导致启动时间延长和功耗增加。
为了确定合适的有源晶振电容大小，可以考虑以下几个因素：首先是工作频率范围。
根据实际需求选择相应频率范围内的有源晶振，并参考其数据手册中给出的推荐电容范围。
其次是系统要求对频率精度及稳定性的要求。
如果系统对频率精度和稳定性要求较高，则可以选择较大的电容值。
此外，还需要考虑晶振的启动时间和功耗。
晶振的匹配电容
在某些情况下，也可以通过调整这两个电容的大小来微调振荡频率，当然可调范围一般在10ppm量级。
晶振的稳定性是产品的内在品质，与匹配电容无关（当然电容的稳定性不好是另一个问题）。匹配电容决定了晶振的运行精度。在晶振的产品参数中，有一项是负载电容CL，匹配电容的选择与它有关。例如你选的两个匹配电容都是20p，电路衍生电容为2.5p，则有CL=20×20/(20+20)+2.5=12.5p。你应选CL为12.5p的晶振。
晶振和普通的振荡器起振原理一样，要满足：1增益足够大；2正反馈回路；3相位2npai;
晶体的负载电容要和振荡电路匹配，只有负载电容和振荡电路的等效负载电容相等时，振荡电路输出的频率才和晶体频率一致。
如果晶体负载电容偏大，得到的振荡输出频率则会低于晶体的频率，反之则高于晶体频率。
单片机晶振旁的2个电容是晶体的匹配电容，只有在外部所接电容为匹配电容的情况下，振荡频率才能保证在标称频率附近的误差范围内。
晶振电容选择
按晶振规格的Load Capacitance (CL)
选择C1 C2 以符合以下公式
CL = Cstray + (C1 C2)/(C1+C2)
Cstray: 实际电路上的杂散电容
今天要做晶振的second source，把晶振焊上去后发现普遍比较低，要求是25M +/-20ppm，就是说偏差不超过500Hz，但是测量三片，只有一片合格，其他两片均偏小几百赫兹。
查了数据手册得知实际频率和标称频率之间的关系：
Fx = F0(1+C1/(C0+CL))^(1/2);
而 CL = Cg*Cd/(Cg+Cd)+Cs;其中Cs为杂散电容，Cg和Cd为我们外部加的两个电容，通常大家取值相等，它们对串联起来加上杂散电容即为晶振的负载电容CL.
具体公式不用细想，我们可以从中得知负载电容的减小可以使实际频率Fx变大，
我们可以改变的只有Cg和Cd，通过初步的计算发现CL改变1pF,Fx可以改变几百Hz。
原有电路使用的是33pF的两个电容，则并联起来是16.5pF，我们的贴片电容只有27pF,33pF，39pF,所以我们选用了27pF和39pF并联，则电容为15.95pF。
电容焊好后，测量比原来大了200多赫兹，落在了设计范围内。
结论：晶振电路上的两个电容可以不相等，通过微调电容的值可以微调晶振的振荡频率，不过如果你测了几片晶振，频率有大有小，而且偏移较大，那么这个晶振就是不合格的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶振旁外接电容的选择
来源：互联网作者：
关键字：电容
负载电容是指晶振要正常震荡所需要的电容。
换句话说，晶振的频率就是在它提供的负载电容下测得的，能最大限度的保证频率值的误差。
也能保证温漂等误差。
晶振的负载电容值是已知数，在出厂的时候已经定下来。
单片机晶振上两个电容是晶振的外接电容，分别接在晶振的两个脚上和对地的电容，一般在几十皮发，在选择外接电容的时候是根据晶振厂家提供的晶振要求选值的，一般外接电容是为了使晶振两端的等效电容等于或接近负载电容。
要求高的场合还要考虑ic输入端的对地电容。
然后根据确定的负载电容推算，外接电容会影响到晶振的谐振频率和输出幅度。
负载电容每个晶振都会有的参数例如：稳定度是多少PPN 负载电容是多少PF等...当晶振接到震荡电路上在震荡电路所引入的电容不符合晶振的负载电容的容量要求时震荡电路所出的频率就会和晶振所标的频率不同。
那么，如何来选择外接电容?
晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic(集成电路内部电容)+△C(PCB上电容)经验值为3至5pf。
两个电容的取值都是相同的，或者说相差不大，如果相差太大，容易造成谐振的不平衡，容易造成停振或者干脆不起振。
一般晶振两端所接电容是所要求的负载电容的两倍。
这样并联起来就接近负载电容了。
比如负载电容15pf 的话，两边个接27pf的差不多了。
从石英晶体谐振器的等效电路可知，它有两个谐振频率，即(1)当L、C、R支路发生串联谐振时，它的等效阻抗最小(等于R)。
串联揩振频率用fs表示，石英晶体对于串联揩振频率fs呈纯阻性，(2)当频率高于fs时L、C、R支路呈感性，可与电容C。
发生并联谐振，其并联频率用fd表示。
根据石英晶体的等效电路，可定性画出它的电抗—频率特性曲线。
可见当频率低于串联谐振频率fs或者频率高于并联揩振频率fd时，石英晶体呈容性。
仅在fs
在许可范围内，C1,C2值越低越好。
C值偏大虽有利于振荡器的稳定，但将会增加起振时间。
在低功耗设计中晶体的选择非常重要，尤其带有睡眠唤醒的系统，往往使用低电压以求低功耗。
由于低供电电压使提供给晶体的激励功率减少，造成晶体起振很慢或根本就不能起振。
这一现象在上电复位时并不特别明显，上电时电路有足够的扰动，很容易建立振荡。
在睡眠唤醒时，电路的扰动要比上电时小得多，起振变得很不容易。
在振荡回路中，晶体既不能过激励(容易振到高次谐波上)也不能欠激励(不容易起振)。
晶体的选择应考虑以下几个要素：谐振频点、负载电容、激励功率、温度特性、长期稳定性。
换句话说，晶振可靠性工作不仅受到外接电容的影响。
对于外接电容的选择，应根据晶振供应商提供的datasheet的数值选择。
在许可范围内，外接电容值越低越好。
容值偏大虽有利于振荡器的稳定，但将会增加起振时间。
有的晶振推荐电路甚至需要串联电阻RS，它一般用来来防止晶振被过分驱动。
过分驱动晶振会渐渐损耗减少晶振的接触电镀，这将引起频率的上升，造成频率偏移，加速老化。
在实际电路中，也可以通过示波器观察振荡波形来判断振荡器是否工作在最佳状态。
工作良好的振荡波形应该是一个漂亮的正弦波，峰峰值应该大于电源电压的70%。
若峰峰值小于70%，可适当减小外接电容。
反之，若峰峰值接近电源电压且振荡波形发生畸变，则可适当增加电容。
如果正弦波形的波峰，波谷两端被削平，而使波形成为方形，则晶振被过分驱动。
这时就需要用电阻RS来防止晶振被过分驱动。
判断电阻RS值大小的最简单的方法就是串联一个5k或10k的微调电阻，从0开始慢慢调高，一直到正弦波不再被削平为止。
通过此办法就可以找到最接近的电阻RS值。