锁相环调频和解调实验频率合成器实验

合集下载

实验十一 锁相频率合成器新

实验十一 锁相频率合成器新

频率合成器实验十一锁相一、实验目的1.了解接收机一本振及发射机振荡源——锁相频率合成器原理。

2.了解锁相调频原理。

3.了解锁相频率合成器性能指标。

二、实验内容1.测量发射机锁相频率合成器输出频率与计算值比较,熟悉锁相频率合成原理及输出频率及频道间隔的计算。

2.测量发射机锁相频率合成作为锁相调频器的调制频率特性,熟悉锁相调频原理。

3.观察锁相频合频道切换捕捉过程,了解环路捕捉过程机理。

三、基本原理1.锁相频率合成器原理及电路移动通信系统必须配置多个无线频道,允许多个用户同时通话,这样系统才能容纳大量用户。

因而移动通信系统中的收发信机工作频率(对应于接收机一本振及发射机的主振频率)必须能在系统配置的多个频率间切换。

这些众多频率点的产生通常用频率合成技术来实现。

当前应用最广的是锁相频率合成器(简称锁相频合或PLL频合),常用的单环锁相频合方框图见图11.1。

图11.1 常用的单环锁相频率合成器方框图图中,PD为鉴相器;LF为环路滤波器;VCO为压控振荡器,其振荡频率fv受控制电压u c的控制而改变,一般有f V=f0+K0·u c(11-1) 式中,f0为VCO的固有振荡频率,K0为压控灵敏度(单位Hz/V或rad/S·V);÷N为程序分频器,其分频比由CPU程序设置可变;÷R为参考分频器,将稳定的晶体振荡器频率f R分频得到环路的参考频率f r(一般为5KHz、6.25KHz、12.5KHz或25KHz等)。

环路锁定时,PD的两个输入信号相差为0或固定值,则频差为0,即f r=f f=f v/N故f v=N·f r(11-2) 由式(11-2)可见,由CPU程序改变N的取值就改变了环路的输出频率,且所有频率都与晶振频率具有相同的准确度与稳定度。

由式(11-2)还可见,频道间隔△f最小可以等于f r,其实际值由系统要求决定。

一般模拟调频通信系统频道间隔△f =25KHz,若锁相频合的f r=5KHz,则N变化步长△N=5。

仿真实验-频率合成仿真实验报告

仿真实验-频率合成仿真实验报告

频率合成实验(虚拟实验)姓名:郑仕力学号:04209722(一)锁相环频率合成器f1= fr/M = 3Mhz/3 = 1MHz; f2 = 2MHz; f4 = fo =10MHz; f5 = 1MHz; f6 = fr = 3MHz 各理论值与实验值相等(2)示波器3中的VCO的控制电压的变化曲线,其从开始阶跃到固定值间经历的时间为1.4×10﹣4 s,即为环路的锁定时间。

稳定值为1.75V。

分析:(将synSen的初始值为3e6与5e6分别与初始情况作比较)(1)改变synSen的初始值,无论是增大还是减小,除示波器3外,其余示波器波形的周期幅度均没有变化,说明改变压控振荡器的压控灵敏度不会改变输出信号的频率。

(2)synSen的初始值为3e6,即相对4e6减小,示波器3中的电压最大值增大,稳定值也增大,环路锁定时间增大。

synSen的初始值为5e6,即相对4e6增大,示波器3中的电压最大值减小,稳定值也减小,环路锁定时间1.2×10﹣4 s,减小。

(3)对于基本单环频率合成器,捕获时间tp=4/ζwn=8Nτ1/τ2K0K d,压控灵敏度K0增大,捕获时间减小。

(二)小数频率合成器分析:(1)reference信号的频率为10MHz,divided synthesized信号的频率为10MHz,但相位延迟π/2,phase difference信号频率为20MHz。

(2)因为synM=0.3,synN=10,所以一个循环周期内的分频次数为P=10,一个循环周期内删除脉冲的个数为Q=3,10次分频中,必须进行7次10分频,3次11分频,则一个循环周期内总的平均分频比为10.3。

(3)合成信号的频率大于100MHZ,因为fout=fref*10.3。

实验五锁相环测试及应用实验报告

实验五锁相环测试及应用实验报告

:锁相环测试及应用实验试验目的:1.了解锁相环的组成、基本原理及性能特点。

2.掌握集成锁相环4046芯片的使用方法。

3.掌握锁相环路及各部件性能(鉴相特性、压控特性、同步带和捕捉带)的测试方法。

4.掌握锁相调频、锁相鉴频电路的构成、基本原理及参数测试测试方法。

5.掌握简单锁相频率合成器的基本原理及性能指标的测试方法实验设备:1.调幅与调频发射模块。

2.直流稳压电压GPD-3303D3.F20A 型数字合成函数发生器/计数器 4.DSO-X 2014A 数字存储示波器实验原理:1. 锁相环的组成及基本原理锁相环路(PLL )亦称自动相位控制(APC )电路,它是一种利用相位误差消除频率误差的反馈控制系统。

如图1所示,由鉴相器(相位比较器)、环路滤波器(低通滤波器)和压控振荡器三个基本部件组成。

若o i f f ≠,瞬时相位差ϕ∆将随时间而变化;若i of f ϕ∆=保持固定值。

锁相环就是利用两个信号之间相位差的变化,控制压控振荡器的输出信号频率,最终使两个信号相位差保持为常数,达到频率相等。

锁相环的工作过程:如图1所示,若o i f f ≠,必将引起ϕ∆的变化,鉴相器输出正比于ϕ∆的误差电压()d u t 。

经环路滤波器滤除()d u t 中的高频分量和噪声,产生缓慢变动的直流电压()c u t 。

VCO 受控于()c u t ,使得振荡频率o f 与输入参考频率i f 的频差逐渐减小,直到o i f f =,电路达到稳定平衡状态,即锁定状态。

此时,ϕ∆保持一个不变的稳态相差ϕ∞,以维持电路的平衡状态。

需要指出,环路能达到锁定状态,是在o f 与i f 相差不大的范围内。

2. 几个重要概念 ⑴ 失锁与锁定开始工作时, o i f f ≠,ϕ∆不固定,环路处于不稳定状态,称为失锁。

当o i f f =时,ϕ∆保持常数,电路进入稳定状态,称为锁定。

⑵ 跟踪过程与捕捉过程在环路锁定状态下,如果输入信号频率i f 发生变化,环路通过自身的调节作用,使输出信号频率o f 以同样的规律跟随着变化,并且始终保持o i f f =,这个过程称为跟踪过程或同步过程。

数字锁相频率合成器实验报告教材

数字锁相频率合成器实验报告教材

课程设计实验报告课程名称: _____ 电子系统设计学 号: 学生姓名: 指导教师:2014 年05月31日一、 课程任务1、 根据锁相环原理,确定电路形式,画出电路图;题目名称: 学生学院: 专业班级:数字锁相频率合成器信息工程学院2、计算电路元件参数,正确选取元器件,利用Proteus软件进行仿真;3、画出原理图、PCB图;4、制作电路板,组装、焊接电路;5、调试、测试电路功能,撰写课程设计报告。

二、课程目的1、能够在设计中综合运用所学知识解决实际问题。

3、初步掌握工程设计的一般方法,具备一定的工程设计能力。

4 •培养独立思考和独立解决问题的能力,培养科学精神和严谨的工作作风。

三、实验原理频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算,产生具有同样稳定度和精确度的大量离散频率的过程。

用锁相环迫使压控振荡器(VCO)的频率锁定在高稳定的参考频率上,从而获得多个稳定频率,故又称锁相式频率合成。

数字锁相式频率合成器的基本形式是由压控振荡器、鉴相器、可变分频器和环路滤波器组成。

压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。

当压控振荡器发生频率漂移时,鉴相器输出的控制电压也随之变化,从而使压控振荡器频率始终锁定在N倍的参考频率上,改变可变分频器的分频比,便可改变频率合成器的输出频率。

四、设计指标1利用锁相环设计的频率合成器:2要求:输入频率fi=100 Hz ;3 输出频率fO=100Hz 〜99.9 KHz ;4倍频系数:N=1〜999五、实验测试要求1•测VCO曲线,即压控振荡器曲线;2 .测VCO中心频率fO ;3.求VCO 增益:K= △ f/ △ V ;4 .测锁相环锁定范围:fL〜fH ;5 •求频率合成器的阶数。

六、Protues仿真g.nDigits 6 云ll°>capcR MAMI “<F MFUHLI七、模块电路图 (1) CD4046锁相环模块U1 GN UClRlR 2I'GMiGSr iFL E0-百位十世个位7石5T2T - .T -],ICka 皿O.OiuF(3) 555波形发生模块DIODED2(2)分频器模块QI 1—LuFi- =-_U4孔:丄1 :2x汀8耳RLE Ld414^.卡口]:吕冠乞召套工 ”肛,Z 丁社总三云 ? MRAINPCP £K rci VONKH PQGND CACB TOUTKlvc c JU5FZEN-□宙工 吕QTHR >TRIGa氏 CX r ott(4)电源及电路保护模块八、设计过程(1 )系统框架*(一)系统框图锁相环集战电路锁相环频率合战器的电賠框图(2)振荡源设计555定时器成本低,性能可靠,只需要外接几个电阻、电容,就可以实现多谐振荡器、单稳 态触发器及施密特触发器等脉冲产生与变换电路。

模拟锁相环实验

模拟锁相环实验

高频电子实验报告实验名称:模拟锁相环实验实验目的:1、了解用锁相环构成的调频波解调原理。

2、学习用集成锁相环构成的锁相解调电路。

实验内容:1、掌握锁相环锁相原理2、同步带和捕捉带的测量3、锁相鉴频,锁相频率合成器实验仪器:1、 1 号模块 1 块2、 6 号模块 1 块3、 5 号模块 1 块4、 双踪示波器 1 台实验原理:1、锁相环路的基本组成锁相环由三部分组成,它由相位比较器PD 、低通滤波器LF 、压控振荡器VCO 三个部分组成一个闭合环路,输入信号为Vi(t),输出信号为V0(t),反馈至输入端。

基本原理是利用相位误差电压去消除频率误差,所以当电路达到平衡状态后,虽然有剩余相位误差存在,但频率误差可以降低到零,从而实现无频差的频率跟踪和相位跟踪。

)()(t t V e d θ∝2 、集成锁相环NE564的介绍1、限幅器由差分电路组成,可抑制FM 信号的寄生调幅;2、鉴相器(PD)的内部含有限幅放大器,以提高对AM 信号的抗干扰能力:4、5脚外接电容组成环路滤波器,用来滤除比较器输出的直流误差电压中的纹波;2脚用来改变环路的增益;3脚为VCO的反馈输入端;3、VCO是改进型的射极耦合多谐振荡器,有两个电压输出端,9脚输出TTL 电平,11脚输出ECL电平。

VCO内部接有固定电阻,只需外接一个定时电容就可产生振荡;4、施密特触发器的回差电压可通过15脚外接直流电压进行调整,以消除16脚输出信号的相位抖动。

3、电路原理图4、同步带与捕捉带同步带是指从PLL锁定开始,改变输入信号的频率fi (向高或向低两个方向变化),直到PLL失锁(由锁定到失锁),这段频率范围称为同步带。

捕捉带是指锁相环处于一定的固有振荡频率f V,并当输入信号频率fi偏离f V上限值或下限值时,环路还能进入锁定,则称为捕捉带。

测量的方法是从J4输入一个频率接近于VCO自由振荡频率的高频调频信号,先增大载波频率直至环路刚刚失锁,记此时的输入频率为f H1 ,再减小fi ,直到环路刚刚锁定为止,记此时的输入频率为f H2,继续减小fi ,直到环路再一次刚刚失锁为止,记此时的频率为f L1 ,再一次增大fi,直到环路再一次刚刚锁定为止,记此时频率为f L2由以上测试可计算得:同步带为:f H1-f L1捕捉带为:f H2-f L2实验步骤:1、锁相环自由振荡频率的测量将5号板开关S1依次设为“1000”,“0100”,“0010”,“0001”(即选择不同的定时电容)2、同步带和捕捉带的测量设置S2(为0010,即VCO的自由振荡频率为4.5MHz),并连线。

锁相环实验报告

锁相环实验报告

锁相环实验报告锁相环实验报告一、实验目的本次实验的目的是了解锁相环(PLL)的原理和应用,掌握PLL电路的设计和调试方法,以及了解PLL在通信系统中的应用。

二、实验原理1. PLL原理锁相环是一种基于反馈控制的电路,由比例积分环节、相位检测器、低通滤波器和振荡器等组成。

其基本原理是将输入信号与参考信号进行比较,并通过反馈调整振荡频率,使得输入信号与参考信号同步。

2. PLL应用PLL广泛应用于通信系统中,如频率合成器、时钟恢复器、数字调制解调器等。

三、实验设备和材料1. 实验仪器:示波器、函数发生器等。

2. 实验元件:电阻、电容等。

四、实验步骤1. 搭建PLL电路并连接到示波器上。

2. 调节函数发生器输出正弦波作为参考信号,并将其输入到PLL电路中。

同时,在函数发生器上设置另一个正弦波作为输入信号,并将其连接到PLL电路中。

3. 调节PLL参数,包括比例积分系数和低通滤波器截止频率等,使得输入信号与参考信号同步。

4. 观察示波器上的输出波形,记录下PLL参数的取值。

五、实验结果与分析1. 实验结果通过调节PLL参数,成功实现了输入信号与参考信号的同步,并在示波器上观察到了稳定的输出波形。

记录下了PLL参数的取值,如比例积分系数和低通滤波器截止频率等。

2. 实验分析通过本次实验,我们深入了解了锁相环的原理和应用,并掌握了PLL电路的设计和调试方法。

同时,我们也了解到PLL在通信系统中的重要作用,如时钟恢复、数字调制解调等。

六、实验结论本次实验成功地实现了输入信号与参考信号的同步,并掌握了PLL电路的设计和调试方法。

同时也加深对于PLL在通信系统中应用的认识。

七、实验注意事项1. 在搭建电路时应注意接线正确性。

2. 在调节PLL参数时应注意逐步调整,避免过度调整导致系统失控。

3. 在观察示波器输出波形时应注意放大倍数和时间基准设置。

锁相频率合成器组装及调试

锁相频率合成器组装及调试

锁相频率合成器组装及调试一、实验目的1、 理解高频模拟锁相环路法本振频率合成的原理。

2、 掌握锁相环频率合成的方法。

二、实验内容1、 测量频率合成器输出频率与分频比的关系。

2、 调测频率合成器的输出波形。

三、实验仪器1、 5号板 1块2、 10号板 1块3、 6号模块 1块4、 双踪示波器 1台四、实验原理晶体振荡器能产生稳定度很高的固定频率。

若要改变频率则需要更换晶体。

LC 振荡器改换频率虽很方便,但频率稳定度又很低。

用锁相环实现的频率合成器,既有频率稳定度高又有改换频率方便的优点。

频率合成的一般含义是:将给定的某一基准频率(用频率稳定而且准确的振荡器所产生的频率),通过一系列的频率算术运算,在一定频率范围内,获得频率间隔一定,稳定度和基准频率相同,数值上与输入频率成有理数比的大量新频率的一种技术。

锁相环的原理在模拟锁相环中已经详细讲述,这里讲述锁相频率合成的方法。

在实验箱中将1MHz 参考信号i f 进行M 分频从P3输出,将VCO 输出信号o f 从P1输入,然后进行N 分频,从P2输出。

根据锁相环的知识可知i f /M=o f /N 即推出o f =i f MN,适当选择M 、N 的分频比,可以得到不同的频率。

锁相频率合成系统框图如图18-1所示(主时基为1MHz )参考分频器(1-1/99)鉴相器VCO环路滤波器时基分频器(1-1/999)图18-1 锁相频率合成器五、实验步骤1、连线框图如下:源端口目的端口连线说明10号板:P3 5号板:P7 参考分频信号送入鉴相器10号板:P2 5号板:P8 分频器输出连至鉴相器射频输入10号板:P1 5号板:P5 VCO输出连至分频器输入5号板:P4 频率计:P3 合成频率输出2、将10号板“参考分频器”拨码开关置于“1000 0000”(即M为十进制80)。

5号板锁相环中心频率开关S2置于“0001”,将分频器拨码开关拨为“0000 0011 0010(即N为十进制32)”(此时VCO的中心频率为400KHz),并将电源开关打开。

锁相式数字频率合成器实验报告.

锁相式数字频率合成器实验报告.

*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目:锁相式数字频率合成器实验报告专业班级:设计小组名单:指导教师:陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。

2. 加深对基本锁相环工作原理的理解。

3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。

二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算,产生具有同样稳定度和精确度的大量离散频率的过程。

实现频率合成的电路叫频率合成器,频率合成器是现代电子系统的重要组成部分。

在通信、雷达和导航等设备中,频率合成器既是发射机频率的激励信号源,又是接收机的本地振荡器;在电子对抗设备中,它可以作为干扰信号放生器;在测试设备中,可作为标准信号源,因此频率合成器被人们称为许多电子系统的“心脏”。

早期的频率合成是用多晶体直接合成,以后发展成用一个高稳定参考源来合成多个频率。

20世纪50年代出现了间接频率合成技术。

但在使用频段上,直到50年代中期仍局限于短波范围。

60年代中期,带有可变分频的数字锁相式频率合成器问世。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

精心整理
实验11锁相调频与鉴频实验
一、实验目的
1. 掌握锁相环的基本概念。

2. 了解集成电路CD4046的内部结构和工作原理。

3. 掌握由集成锁相环电路组成的频率调制电路/解调电路的工作原理。

1. 2. 1. 2. 3. 4. 5. (1图11-1LF )和图11-1锁相环的基本组成 ① 压控振荡器(VCO )
VCO 是本控制系统的控制对象,被控参数通常是其振荡频率,控制信号为加在VCO 上的电压。

所谓压控振荡器就是振荡频率受输入电压控制的振荡器。

② 鉴相器(PD )
PD 是一个相位比较器,用来检测输出信号0V (t )与输入信号i V (t )之间的相位差θ(t),并把θ(t)转化为电压)(t V d 输出,)(t V d 称为误差电压,通常)(t V d 作为一直流分量或一低频交流量。

③环路滤波器(LF)
LF作为一低通滤波电路,其作用是滤除因PD的非线性而在)(t
V
d 中产生的无用组
合频率分量及干扰,产生一个只反映θ(t)大小的控制信号)(t
V
C 。

4046锁相环芯片包含鉴相器(相位比较器)和压控振荡器两部分,而环路滤波器由外接阻容元件构成。

(2)锁相环锁相原理
锁相环是一种以消除频率误差为目的反馈控制电路,它的基本原理是利用相位误差电压去消除频率误差。

按照反馈控制原理,如果由于某种原因使VCO的频率发生
变化使得与输入频率不相等,这必将使)(t
V
O 与)(t
V
i
的相位差θ(t)发生变化,该相位
差经过PD转换成误差电压)(t
V
d 。

此误差电压经过LF滤波后得到)(t
V
c
,由)(t
V
c
去改变
VCO的振荡频率,使其趋近于输入信号的频率,最后达到相等。

环路达到最后的这种
),因此
(3
化)
锁相环(4046)的结构框图及引出端功能图如下图所示。

1.用锁相环(集成)构成的调频/解调(鉴频)电路
(1).锁相环调频原理
注:由于载波信号频率相对于调制信号频率高的多,故载波信号频率称为所谓的高频(只是相对而言),而调制信号频率则相对应的称为低频。

将调制信号加到压控振荡器(VCO)的控制端,使压控振荡器的输出频率(在自振频
率(中心频率)f0上下)随调制信号的变化而变化,于是生成了调频波。

当载波频率与压控振荡频率相近时,载波频率与压控振荡器的振荡频率锁定。

低通滤波器只保证压控振荡器中心振荡频率与载波频率锁定时所产生的相位误差电压通过,该电压与调制信号同经加法器,用以控制压控振荡器的频率,从而获得与载波频率具有同样频率稳定度的调频波。

(2).锁相环解调原理
继而
2.
(1)
(2)
⒁脚(
(3)
⒁脚输入一个方波信号(最好用频率计检测),其频率与f0(VCO自振频率)相同。

➢改变⒁脚输入信号频率,使频率逐渐降低,直至⑷脚(或⑵脚)输出方波刚好不稳定时,环路进入失锁状态,该点频率定义为同步带的下限频率“f1”。

➢改变⒁脚输入信号频率,由f1开始频率逐渐增加,直至⑷脚输出方波刚好再次稳定时,环路进入锁定状态,该点频率定义为捕捉带的下限频率“f2”。

➢改变⒁脚输入信号频率,由f2开始频率逐渐增加,直至⑷脚输出方波刚好再次不稳定时,环路进入失锁状态,该点频率定义为同步带的上限频率“f4”。

➢改变⒁脚输入信号频率,由f4开始频率逐渐降低,直至⑷脚输出方波刚好稳定时,环路进入锁定状态,该点频率定义为捕捉带的上限频率“f3”。


、R13、R14
1.
(1)
将IN1
率、幅度,填入下表。

观察相位比较器(鉴相器)B端的波形,将测量结果填入下表。

观察鉴相器输出C端的预积分波形,将测量结果填入下表。

(2
(3).测量同步带宽(锁定范围)和捕捉带宽(捕捉范围)
观测A端和OUT1端,改变信号发生器的输出频率(即载波频率)
➢调节载波信号频率(输入IN1),由自振频率f0开始逐渐缓慢降低,直至(VCOout 端)波形抖动(即:失锁),记录此时的载波输入信号频率f1(下限失锁频点)。

➢调节载波信号频率,由f1开始逐渐缓慢增加,直至(VCOout端)波形不抖动(即:锁定),记录此时的载波输入信号频率f2(下限锁定频点)。

➢调节载波信号频率,由f2开始逐渐缓慢增加,直至(VCOout端)波形抖动(即:失锁),记录此时的载波输入信号频率f4(上限失锁频点)。

同步带宽(锁定范围)=f4-f1
➢调节载波信号频率,由f4开始逐渐缓慢降低,直至(VCOout端)波形不抖动(即:锁定),记录此时的载波输入信号频率f3(上限锁定频点)。

捕捉带宽(捕捉范围)=f3-f2
2.
(1)
E端的
(2).锁定的判断
将信号发生器输出的方波信号(幅度3.5V P-P,频率为自振频率f0)加到载波输入IN1端,连接A端和IN3端,用双踪示波器同时观测锁相环E端和A 端的波形。

如波形稳定表示频率被锁定。

改变信号发生器的输出信号频率,
可发现在较大范围内锁相环均能锁定。

记录测量结果。

思考:锁定时观测A端和F端的波形,有何结论,如何分析?
(3).测量同步带宽(锁定范围)和捕捉带宽(捕捉范围)
观测A端和E端,改变信号发生器的输出频率(即载波频率)
➢调节载波信号频率(输入IN1),由自振频率f0开始逐渐缓慢降低,直至(E 端)波形抖动(即:失锁),记录此时的载波输入信号频率f1(下限失锁频
➢(即:

➢(即:
3.。

P-P。

用双踪示波器仔细观测OUT1和IN2端,为了可清楚地观看到调频波的疏密变化,可微调调制信号的频率。

4.观测系统的解调(鉴频)情况
保持第3步的状态,联结OUT1端与IN3端(即将调频波接入解调电路),用示波器观测IN2和OUT2,可清楚地观察到频率为1KHz的正弦波(即解调出的
波形),可同时与IN2的调制信号进行比较,其相位和频率相同。

七、实验注意事项
用双踪示波器观察波形时要注意波形的锁定,通常是用低频信号作为触发信号,这样更容易观测到波形。

八、实验报告
1.整理所观测到的波形与数据。

绘制相应的波形图。

2.
3.
4.
1.
2.
1.
2.频率计
四、实验电路说明
锁相式数字频率合成电路结构框图见下图。

图12-1频率合成器结构框图
1.锁相式数字频率合成电路的组成及工作原理
频率合成技术是现代通信对频率源的频率稳定与准确度,频率纯度及频带利用率
提出越来越高的要求的产物。

它能够利用一个高稳标准频率源(如晶体振荡器)合成出大量具有同样性能的离散频率。

直接式锁相频率合成器构成如图12-1所示。

图中R f 为高稳定的参考脉冲信号(如晶体振荡器输出的信号)。

压控振荡器(VCO )输出经N 次分频后得到频率为N f 的脉冲信号。

R f 和N f 在鉴相器(PD )进行比较,当环路处于锁定状态时,则:
R f =N f
因为:N f f v N /= 所以:R n V Nf Nf f ==
1/N 分频电路是由三组可预制分频电路完成,各组均由CD4522可编程二进制4位1/N 计数器组成,每组分频可用“接入+5V 的方法”以8421码的形式对技术器进
2. 为50%f 频率差f i f =f i 时,环路由鉴频器工作状态自动转入鉴相工作状态,这种鉴相器将鉴频与鉴相结合起来工作,的确很方便。

相位比较器II 输出的相位误差电压是周期性脉冲波形,需使用低通滤波器将其滤波平滑,得到一直流控制电压,用来控制VCO (压控振荡器)的频率和相位,使其向减小误差的方向变化,从而消除频差与相差,达到锁定状态。

而高频噪声和其它交流谐波分量将被滤波器抑制。

实验电路中的低通滤波器是由R、C元件组成的。

五、实验内容与步骤
1.实验说明
(1)连接A与A’两个端点,B与B’两个端点,由于本实验选用了相位比较器II,所以将D和E两个端点连接。

(2)分频数的设置:其中组一、组二、组三分别为可编程分频电路的预置数选择组
(3).
、12脚R2和6CD4046
R1,出R、C
2.锁相环电路的观测
选择数字信号发生电路(GPMK10)的1K方波信号接至锁相环的IN端,适当选择组四和组五中的电容和电阻值(自己选择数据测量)。

用双踪示波器同时检测IN 端、OUT端的波形频率,记录测量结果。

测量IN端和A端应能观测到同频同宽、但
精心整理
不一定同相的波形,记录测量结果。

3.
(1).N,同时(2).1的
(3).R、C和N
1.
2.
1.根据测量结果,绘出锁相环的跟踪波形。

2.当分频比(N)分别为3、8、12时,计算压控振荡器(VCO)输出的频率。

简述可编程二进制4位1/N技术器CD4522各引脚的功能及逻辑功能。

相关文档
最新文档