一种用于CMOS运算放大器的改进的频率补偿技术
CMOS集成电路设计中的功耗优化与性能改进
CMOS集成电路设计中的功耗优化与性能改进CMOS（互补金属氧化物半导体）集成电路设计中的功耗优化和性能改进是一个重要的研究领域。
随着电子设备的不断发展和应用场景的不断扩大，对功耗和性能的要求也越来越高。
本文将从几个方面探讨CMOS集成电路设计中的功耗优化和性能改进的方法和技术。
首先，功耗优化是CMOS集成电路设计中的一个重要目标。
功耗优化的主要目的是降低电路的功耗，以延长电池寿命、减少散热和降低电源成本。
功耗优化的方法包括电源管理、低功耗电路设计和时钟管理等。
电源管理主要通过设计电源管理单元（PMU）来管理电源供应和功耗控制。
低功耗电路设计采用了一系列技术，如体积逻辑、低功耗时钟、低功耗存储器和低功耗处理器等。
时钟管理是通过优化时钟频率和时钟分配来降低功耗。
这些方法和技术可以有效地降低功耗，提高电路的能效。
其次，性能改进是CMOS集成电路设计中的另一个关键目标。
性能改进的主要目的是提高电路的工作速度和数据处理能力。
性能改进的方法包括时钟频率提升、电路结构优化和算法优化等。
时钟频率提升是通过提高时钟频率来提高电路的工作速度。
电路结构优化主要通过优化电路结构和布局来提高电路的性能。
算法优化主要通过优化算法和数据处理流程来提高电路的数据处理能力。
这些方法和技术可以有效地提高电路的性能，实现更高的数据处理速度和更强的计算能力。
此外，CMOS集成电路设计中还有一些其他的方法和技术可以用于功耗优化和性能改进。
例如，功耗优化可以通过采用动态电压频率调整（DVFS）技术来实现。
DVFS技术可以根据电路的工作负载和性能需求来动态调整电压和频率，以实现功耗和性能的最佳平衡。
性能改进可以通过采用多核处理器和并行计算技术来实现。
多核处理器可以将任务分配到多个处理核心上并行处理，以提高数据处理能力和计算速度。
此外，还有一些新的技术和方法正在被研究和应用于CMOS 集成电路设计中的功耗优化和性能改进。
例如，近年来兴起的深度学习和人工智能技术可以通过优化算法和数据处理流程来提高电路的性能。
低功耗CMOS集成运算放大器的研究与设计
级全差分运算放大器。通过采用密勒电容和调零电阻串联的补偿电路，有效地改善了电路的频率
响应特性，提高了转换速度，使该两级运算放大器在获得较大输入共模范围和输出摆幅的同时，还
获得了较高的增益及相位裕度，满足便携式电子产品的低功耗、高性能要求。Ｃａｄｅｎｃｅ Ｓｐｅｃｔｒｅ ＢＳＩＭ３Ｖ３模型仿真结果表明，在１０ ＧＱ负载电阻和１ ｐＦ负载电容并联的条件下，该两级运算放
６４．
［５］Ｌｅｅ Ｔ Ｈ．ＣＭＯＳ射频集成电路设计［Ｍ］．（英文版）． 北京：电子工业出版社，２００２．２３０－２３３．
６结论
本文提出了一种新颖的低噪声放大器，在输入
作者简介：高清运（１９６５一），女（汉族），河 南新乡人，副教授，博士，主要研究方向为 集成电路设计。
（上接第４１６页） 通过引入密勒电容和调零电阻串联电路进行频率补 偿，使系统具有较好的频率响应特性和较大的摆率。 采用Ｃａｄｅｎｃｅ Ｓｐｅｃｔｒｅ模拟器的ＢＳＩＭ３Ｖ３模型，对
本文设计了一种可满足视频速度应用的低电压低功耗10位流水线结构的CMOS A/D转换器.该转换器由9个低功耗运算放大器和19个比较器组成,采用 1.5位/级共9级流水线结构,级间增益为2并带有数字校正逻辑.为了提高其抗噪声能力及降低二阶谐波失真,该A/D转换器采用了全差分结构.全芯片模拟结 果表明,在3V工作电压下,以20MHz的速度对2MHz的输入信号进行采样时,其信噪失调比达到53dB,功率消耗为28.7mW.最后,基于0.6μm CMOS工艺得到该 A/D转换器核的芯片面积为1.55mm2.
２０２０—２０２７．
［４］Ｓｏｏｒａｐａｎｔｈ Ｔ，Ｌｅｅ Ｔ Ｈ．ＲＦ ｌｉｎｅａｒｉｔｙ ｏｆ ｓｈｏｒｔ－ｃｈａｎｎｅｌ ＭＯＳＦＥ＇Ｔｓ［Ａ］．Ｆｉｒｓｔ Ｉｎｔ Ｗｏｒｋｓｈｏｐ Ｄｅｓ Ｍｉｘｅｄ－Ｍｏｄｅ Ｉｎｔｅｇｒ Ｃｉｒｃ ａｎｄ Ａｐｐｌ［Ｃ］．Ｃａｎｃｕｎ，Ｍｅｘｉｃｏ．１９９７．１８—
运算放大器的相位补偿
运算放大器的相位补偿
运算放大器的相位补偿是一种技术，用于调整运算放大器的频率响应，以获得所需的频率特性。
相位补偿可以通过以下几种方法实现：
1.超前补偿：通过在运算放大器的反馈回路中加入超前补偿网络，可以减小相位滞后，提高电路的稳定性。
超前补偿网络通常由电阻和电容组成，可以调整电阻和电容的值，以获得所需的频率特性。
2.滞后补偿：通过在运算放大器的反馈回路中加入滞后补偿网络，可以增大相位滞后，从而降低电路的增益，提高电路的稳定性。
滞后补偿网络通常由电阻和电容组成，可以调整电阻和电容的值，以获得所需的频率特性。
3.超前-滞后补偿：通过在运算放大器的反馈回路中同时加入超前补偿网络和滞后补偿网络，可以同时调整相位超前和相位滞后，以获得更好的频率特性。
超前-滞后补偿通常用于复杂的应用场景，需要仔细调整各个参数。
在进行相位补偿时，需要注意以下几点：
1.补偿网络的元件值需要精确匹配，以确保获得所需的频率特性。
2.补偿网络的连接方式需要正确，以避免对电路造成不良影响。
3.补偿网络的位置需要合理选择，以确保对电路的频率响应进行有效的调整。
总之，相位补偿是运算放大器设计中非常重要的技术之一，可以有效地调整电路的频率响应，以获得所需的频率特性。
在实际应用中，需要根据具体的应用场景选择合适的补偿方法，并进行仔细的参数调整。
基于斩波技术的CMOS运算放大器失调电压的消除设计
图 ３ 斩波调制电路
由互补相位的时钟信号来控制放大电路的输入及输 出以实现信号的斩波放大功能。其中，电容 Ｃ ｉｎ 表 示主放大器的差分输入电容， Ｖ Ｔ ＋和 Ｖ Ｔ －代表差分 输入信号， Ｒ Ｓ 是输入信号源的内阻。 这种电路简单且易于控制，但会因 Ｍ Ｏ Ｓ 开关 管的时钟馈通效应额外引入残余失调电压。这里， 时钟馈通效应是指当开关闭合时ＭＯＳ管沟道中存储 的电荷将注入到源漏端的寄生电容中， 它会导致主 放大器输入端有尖峰电压 Ｖ ｓｐｉｋｅ出现。 由这种尖峰电 压所引入的放大器输入失调电压称为残余失调电 压。时域下的尖峰信号如图 ４，这里 τ 表示尖峰信 62
Hale Waihona Puke 60半导体技术第 ２８ 卷第 ８ 期
二 Ｏ Ｏ 三年八月
ＥＤＡ 技术专栏
技术主要有三种：自动调零（Ａ Ｚ ） 、相关双采样 技术（Ｃ Ｄ Ｓ ）和斩波技术（Ｃ Ｈ Ｓ ） 。其中，自 动调零技术是先采样和保持失调电压， 再从信号中 减去失调电压部分 ； 相关双采样技术是自动调零技 术的一个特殊例子， 它能实质性地减少低频 １／ ｆ 噪 声， 却会增加放大器的热噪声， 且还会残余下由于 开关管的时钟馈通效应所引入的失调电压 ［３］ ；斩波 技术则是通过把输入信号和开关型方波信号耦合，
Ｄｅｓｉｇｎ ｏｆ ＣＭＯＳ ｏｐｅｒａｔｉｎｇ ａｍｐｌｉｆｉｅｒ ｆｏｒ ｅｌｉｍｉｎａｔｉｎｇ ＤＣ ｏｆｆｓｅｔ ｂａｓｅｄ ｏｎ ｃｈｏｐｐｅｒ ｔｅｃｈｎｏｌｏｇｙ
ＷＵ Ｓｕｎ－ｔａｏ， ＬＩＮ Ｆａｎ， ＧＵＯ Ｄｏｎｇ－ｈｕｉ， ＬＩ Ｊｉｎｇ
（ Ｐｅｎ－Ｔｕｎｇ Ｓａｈ ＭＥＭＳ Ｒｅｓｅａｒｃｈ Ｃｅｎｔｅｒ， Ｐｈｙｓｉｃｓ Ｄｅｐａｒｔｍｅｎｔ， Ｘｉａｍｅｎ Ｕｎｉｖｅｒｓｉｔｙ， Ｘｉａｍｅｎ ， ３６１００５， Ｃｈｉｎａ ）
(完整word版)CMOS二级密勒补偿运算放大器的设计
课程设计报告设计课题:CMOS二级密勒补偿运算放大器的设计姓名：XXX专业:集成电路设计与集成系统学号:1115103004日期2015年1月17日指导教XXX师：国立华侨大学信息科学与工程学院一:CMOS二级密勒补偿运算放大器的设计1：电路结构最基本的CMOS二级密勒补偿运算跨导放大器的结构如下图，主要包括四部分：第一级PMOS输入对管差分放大电路，第二级共源放大电路，偏置电路和相位补偿电路.2：电路描述：输入级放大电路由M1～M5组成。
M1和M2组成PMOS差分输入对管，差分输入与单端输入相比可以有效抑制共模信号干扰；M3和M4为电流镜有源负载;M5为第一级放大电路提供恒定偏置电流.输出级放大电路由M6和M7组成，M6为共源放大器,M7为其提供恒定偏置电流同时作为第二级输出负载。
偏置电路由M8~M13和Rb组成,这是一个共源共栅电流源,M8和M9宽长比相同.M12和M13相比，源级加入了电阻Rb，组成微电流源，产生电流Ib。
对称的M11和M12构成共源共栅结构，减少了沟道长度调制效应造成的电流误差。
在提供偏置电流的同时，还为M14栅极提供偏置电压。
相位补偿电路由M14和Cc组成，M14工作在线性区,可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。
3:两级运放主体电路设计由于第一级差分输入对管M1与M2相同，有R1表示第一级输出电阻，其值为则第一级的电压增益对第二级，有第二级的电压增益故总的直流开环电压增益为所以4：偏置电路设计偏置电路由M8~M13 构成,其中包括两个故意失配的晶体管M12 和M13,电阻RB 串联在M12 的源极,它决定着偏置电流和gm12，所以一般为片外电阻以保证其精确稳定。
为了最大程度的降低M12 的沟道长度调制效应，采用了Cascode 连接的M10以及用与其匹配的二极管连接的M11 来提供M10 的偏置电压。
最后，由匹配的PMOS器件M8 和M9 构成的镜像电流源将电流IB 复制到M11 和M13,同时也为M5 和M7提供偏置。
【工程杂谈】资深工程师解读运放参数：单位增益稳定
【工程杂谈】资深工程师解读运放参数：单位增益稳定上一遍文章《你真的理解了运放的电压追随电路吗？》主要从负反馈的角度对电压追随电路进行了简要的描述，并指出这种应用是对运放稳定性最坏的一种情况。
而当我们看到一个运放的手册时我们有时会看到有写明“单位增益稳定”，那没有这样写明的，就会代表单位增益电路不稳定？其实这和主极点有直接的联系，更进一步说是由运放的频率补偿决定的。
如果你对这些内容还不是很了解，那希望这篇文章能够帮助到你。
首先让我们来看一下“wiki”针对于运放的“频率补偿”给出的解释。
频率补偿是在电子工程领域，频率补偿是一种用于运算放大器的技术，尤其是当运放使用负反馈的时候。
它通常有两个主要的目的：一个是避免无意产生的、会引起运放振荡的正反馈，另一个是控制运放对阶越响应的过冲和振铃。
解释大多数运放都会使用负反馈，通过牺牲增益来获得其它的特性，比如减少失真，改善噪声或者降低对温度等参数的变化带来的影响。
理想的情况下，运放频率响应的相位特性应该是线性的，但是由于设备的限制使得其从物理实现上不可能得到。
再具体来讲，在运放内部（增益级）的电容对应形成的每一个极点，都会使输出信号的相位滞后输入相位90°。
如果所有的这些相位滞后和达到360°，输出信号会与输入信号具有同样的相位。
在运放增益足够大的情况下，将输出信号的任何一部分反馈到输入都会使得运放振荡。
这是因为反馈的信号会增强输入信号，也就是说，这时候反馈不再是负反馈而是正反馈。
频率补偿被用来避免这种情况的发生。
图（1）对于两个极点的运放，多种频率补偿的阶越响应图。
参数“zeta”由补偿电容决定，其值越小反应越快，但会有更多的振铃和过冲。
频率补偿的作用如图（1）所示，用来控制放大电路的阶越响应。
举例来说，如果运放的输入是一个阶越的电压，那理想的情况下也会得到一个阶越输出电压。
然而，由于运放的频率响应，其输出不会是理想的情况，而是会出现振铃。
CMOS高性能运算放大器研究与设计
CMOS高性能运算放大器探究与设计引言：随着科技的不息进步和应用的广泛推广，运算放大器（Operational Amplifier，简称Op-Amp）作为一种重要的模拟电路器件，得到了广泛的关注和应用。
CMOS （Complementary Metal-Oxide-Semiconductor）技术由于其功耗低、集成度高等优势，被广泛应用于运算放大器的探究和设计中。
本文将介绍CMOS高性能运算放大器的探究与设计，主要包括运算放大器的基本原理、运算放大器的基本电路结构、CMOS技术的特点和优势、CMOS高性能运算放大器的设计方法和优化技术等方面。
一、运算放大器的基本原理运算放大器是一种特殊的差动放大器，它能够实现电压放大、电流放大、功率放大等功能。
运算放大器有两个输入端，一个非反相输入端和一个反相输入端；有一个输出端和一个电源端，电源端一般有正电源和负电源两个。
在抱负状况下，运算放大器具有无限的增益、无限的输入阻抗和零的输出阻抗。
但实际状况下，由于运算放大器的内部结构等因素的限制，无法完全满足抱负的条件。
因此，在运算放大器的设计中，需要思量如何提高增益、输入阻抗和输出阻抗等性能指标。
二、运算放大器的基本电路结构运算放大器的基本电路结构由差动放大器、电压放大器和输出级组成。
差动放大器用于实现输入信号的差分放大，电压放大器用于实现信号的放大，输出级用于驱动负载电阻。
差动放大器由两个晶体管组成，一个晶体管作为非反相输入端，另一个晶体管作为反相输入端。
通过调整两个晶体管的尺寸比例，可以实现不同的放大倍数。
电压放大器由级联的共源放大器组成，通过逐级放大，实现信号的放大。
输出级由差分放大器和输出级筛选电路组成，通过差分放大器将信号转化为可驱动负载电阻的电流信号，再经过输出级筛选电路，将电流信号转化为电压信号。
三、CMOS技术的特点和优势CMOS技术是一种基于金属-氧化物-半导体（MOS）结构的半导体制造技术。
与传统的bipolar技术相比，CMOS技术具有以下特点和优势：（1）功耗低：CMOS电路在静态状态下几乎不消耗电流，功耗分外低，适合于低功耗应用的场合。
基于CMOS全差分运算放大器的全集成有源滤波器的设计_解读
天津大学硕士学位论文基于CMOS全差分运算放大器的全集成有源滤波器的设计姓名:刘莉申请学位级别:硕士专业:电路与系统指导教师:滕建辅20090501摘要随着集成电路技术和通信技术的发展,全集成有源滤波器的设计已经成为国际学术界所关注的前沿课题之一。
特别是近年来,片上系统(System…on a Chip 的发展也迫切需要解决有源滤波器的全集成问题。
本文在全面归纳总结国内外全集成有源滤波器的研究现状和发展动态的基础上,从网络综合理论出发,较系统地研究了基于信号流图模拟法的全集成有源滤波器的设计技术,利用双端接载的无源LC梯形滤波电路具有响应对元件变化灵敏度低的优点,将其作为原型滤波器,详细地推导了六阶Butterworth低通滤波器和六阶Chebyshev带通滤波器的信号流图,并实现了相应的基于反相积分器的有源RC滤波器和全差分有源RC滤波器。
并从全集成的角度出发,着重研究了作为滤波器的关键部分的全差分运算放大器的特性对全集成有源滤波器的性能的影响,在此基础上设计了一种适合于本文中所设计的全集成有源RC低通和带通滤波器的宽摆幅、低功耗的全差分运算放大器。
在设计及仿真过程中,具体的研究了运算放大器的各项性能指标对全集成有源滤波器的选频特性和稳定性的影响,给出了在滤波器设计过程中如何选择适当的运算放大器的方法。
滤波器电路采用了特许半导体(Chartered0.35urn CMOS工艺进行设计。
通过使用Cadence设计环境下的Spectre工具仿真,运放单位增益带宽达到 128MHz,相位裕度为61。
,低频增益78dB,功耗小于1.3mW,保证了全集成有源滤波器的选频特性和稳定性。
仿真结果表明,全集成有源RC低通和带通滤波器的各项性能指标都满足设计要求,并实现了滤波器的低功耗设计。
关键词:全集成有源滤波器信号流图CMOS全差分运算放大器AB STRACTWith the development of integrated circuit and telecommunication technologies, the design of full-integrated active filters has become one of the mo st important advances in analog VLSI and attracted much attention in the academic world. Particularly,in recent years,the problem,which cries for solving,isthe full.integration of the active filters,for the development of System-on-a-Chip.In this dissertation,the international and national researches status quo and the developing trends ofthe full-integrated active filters are systematically reviewed.The design technology of full-integrated active filters that based on the theory of network synthesis and signal flow graph is deeply studied.On the basis of the doubly terminated LC ladder prototype,whose magnitude response is extraordinarily insensitive to perturbations of the LC elements and to the terminating resistances,the detailed signal flow graphs of sixth-order Butterworth low-pass fiker and sixth—order Chebyshev band-pass filter are derived respectively,and the corresponding active RC filters based on inverting integrator and full-differential active RC filters are realized. Focusing on the full-integration,special emphasis is laid tO po缸OUt the influence that the performance of the fully differential operational amplifier makes to the active filters.According tO the analysis,a fully differential operational amplifier with wider unity・gain bandwidth and low power is designed for the sixth-order Butterworth low-pass filter and sixth-order Chebyshev band—pass filter inthis paper,and then a practical method for choosing the suitable operational amplifieris proposed.Filter ckcuk is designed with Chartered O.35I_tm CMOS technology ckcuit is simulated by the Spectre in Cadence,Unity-gain bandwidth of operational amplifier is reached 128MHz,phase margin is 61。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一种用于CMOS运算放大器的改进的频率补偿技术BHUPENDRA K. AHUIJ摘要：一般常用的CMOS两级运算放大器由于二阶RC补偿网络的存在使其两方面的基本性能受到了限制．第一，这种频率补偿技术只在有限的容性负载范围内使系统稳定工作；第二，电源抑制能力在开环极点外会有严重的退化，这里要介绍的技术可以使电路在更宽的容性负载范围内稳定工作，同时V BB电源抑制能力也有了很大提高，可以在很宽的带宽内保持较强的电源抑制能力．本文首先在其频率特性和噪声特性方面做了数学推导，然后由N阱CMOS工艺实现了此技术．实验结果显示此技术可使电路的负电源抑制比在10kHz时达到70dB，1kHz时输入噪声密度为50 nV/√Hz．Ⅰ简介线性CMOS技术在过去的5年内取得了显著的进展，它可以提供高性能低功耗的模拟电路模块，如运算放大器、比较器、缓冲器等．这些电路能以较小的面积和较低的功耗获得可与双极型电路相比较的性能，这使得单片集成高标准的复杂的滤波器、A/D与D/A转换器等成为可能．CMOS技术由于具有相对简单的电路结构和灵活的设计，比NMOS技术更有优势，并且正在作为未来线性模拟集成电路的主要技术而被迅速接受，特别是在远程通信领域[1][2]．运算放大器作为任何模拟集成电路的重要模块，两种技术都对其制成做过报道[3][6]．典型的CMOS运算放大器为两级增益结构，第一级为差分输入单端输出级，第二级为A类或AB类输出倒相级．通常每一级的增益都被设计在40~100的范围之内．图1（a）所示为典型的CMOS运算放大器电路结构，图1（b）为其早期的交流等效模型．此结构是国内IC中使用的最合适驱动容性负载的结构．简单的说，M1~M5形成了差分输入级，而M6、M7形成了输出倒相级．第二级增益处的RC 网络为运算放大器提供频率补偿．这种电路，已经被很多学者分析过[5][7]，包含一个主极点、两个复杂的高频级点和一个零点，该零点可以通过增大补偿电阻RZ 从频谱图的右半平面移动到左半平面，如图1（c）所示．在高频时由于补偿电容的存在使第一级输出与运算放大器输出间形成一个没有反相的前馈通路，所以运算放大器的表现出如下的性能退化：1）负载电容达到补偿电容的量级时，电路的稳定性会大幅降低（C L必须远小于g m2C C/g m1以避免在单位增益带宽产生第二个极点）．2）在PMOS管作为差分信号的输入端时，负电源在单位增益带宽内主极点处会表现出一个零点．这会导致那些采用高频开关稳压器产生他们供电电源的数据采样系统在性能上出现严重的退化．（在NMOS管作为差分信号输入端时，正电源会使电路性能出现相同的退化），如图1（d）所示．本文提出的技术克服了以上两个限制．这种技术早期[7]作为私人交流被Read 和Weiser参考过[8]．本论文对电路进行了分析、设计，并由N阱CMOS工艺进行了实现，而且提供了测试结果．图1（a）常用的两级运算放大器（b）两级运算放大器的小信号等效模型（c）零极点图（d）在单位增益模式下的V BB电源抑制比II. 改进的频率补偿技术该技术是基于消除由第一级输出到到运算放大器输出之间的前馈通路的．图1中所示的电路会有一个C C d（V0-V1）/dt的电流流入第一级的输出端．如果一种技术能够设计一个大小为C C dV0/dt的电流仅仅流入第一级的输出，那么此技术就能够消除前馈通路而且由于米勒效应同时能够产生一个主极点．唯一不同的是，米勒电容现在是A2C2而不是（1+A2）C C，这里A2表示第二级放大器的增益．这样这种构想的电路的交流等效模型如图2（a）所示．这里补偿电容连接在输出节点与一个虚地端（交流地），而具有同样为C C dV0/dt的受控电流源电流流入第一级的输出端．可以证明对于这种结构，运算放大器的开环增益可以由下式给出：其中A1=g m1R1是第一级的直流增益，A2=g m2是第二级的直流增益．图2（a）新的频率补偿技术（b）S平面内的零极点分布结果（c）V BB PSRR分析的小信号等效模型（d）图2（a）在理想情况下的V BB PSRR响应图2（b）所示为此电路的零极点位置．请注意这里没有有效的零点并且所有的极点都是实数，而且距离很远．假设内部节点电容远远小于补偿电容C C和负载电容C L，单位增益带宽W1仍然是由g m1/C C得到．这会导致：将如下列给出的两级运算放大器设计的典型值代入上式：可以得到，新的补偿技术可以驱动100pF的容性负载，而图1所示的典型的运算放大器的只能驱动10pF的容性负载．这样新技术可以在相同的性能下使驱动容性负载的能力提高一个量级的改进．改进量可以由C C/C1得到，其中C1可以通过细致的版图设计和第一级的设计来减小．另一个重大的性能改善是负的电源抑制特性．图2（c）所示为输入接地的计算开环负电源抑制比的电路模型．可以证明开环V BB电源抑制比可以由下式得出：从上式可以看出它有着和开环增益一样的极点和一个由于第一级输出端寄生电容造成的零点．这样，在单位增益时，V BB电源抑制比由下式给出：这意味着系统会有一个平坦的响应值为–20log A1A2，直到第一级寄生零点频率处响应开始出现一个6dB每倍频程的上升，直到单位增益节点处响应又恢复平坦．从图2（d）中可以看到这一点．III. 一个实现的电路和它的测试结果尽管上述的原理可以应用于任何MOS放大器的设计，但是用CMOS技术实现会相对简单一些．图3（a）所示为一个实现方案，电流互感器为补偿电容提供实际的地或者说是交流虚地，同时它还能将一个C C dV0/dt的电流转存入第二级的输入端．电流源CS1使M8偏置在一个固定的直流工作点，这样就为补偿电容形成了交流地．通过合适的匹配CS2与CS1的电流值，可以使旁路位移电流C C dV0/dt 全部流入或流出第一级的输出端．在大差分信号输入的情况下输出摆率是由总的输入差分电流2I0等决定的，为了保持电流互感器在整个摆动周期有合适的偏置，我们必须保证I1大于2I0．同时，M8的尺寸和I1的值应该足够的大，以保持M8的栅源电压V GS相对恒定且低于出现最坏摆率情况的条件．图 2 （a）电流互感器提供虚地的实现（b）本设计的放大器原理图（c）此放大器的版图图3（b）所示为本论文中实现的放大器的原理图．差分输入级由M1~M5组成，采用共源共栅器件MC1和MC2，以减小由于开关电容电路的应用使负电源提供的电容．电流互感器是由M8、M9和M10构成的．由于共源共栅的结构，在文献[7]中这种技术被称为“栅接地共源共栅补偿技术”．输出级由M6和M7管构成．晶体管MB和晶体管M7的栅电容构成了RC低通滤波器，用来过滤偏置点CPBIAS上的高频噪声．在虚线框中所示的偏置电路为几个这样的放大器共享的，以降低由于这种补偿技术而增加的功耗和面积开销．图3（c）所示为此放大器的版图．此放大器是采用4μmN阱CMOS技术设计制造的，占用版图面积为165mil2．此放大器的输入参考噪声要略逊于图1（a）中所示放大器的，这是由晶体管M9、M10、M12和M14造成的．好在它们对噪声的贡献可以通过参考M1、M2晶体管适当增大他们的沟道长度来明显的减小[3][7]．一些性能参数的测试值都列在表Ⅰ中．此运算放大器的开环增益为80dB，单位增益带宽为3.8MHz，相位裕度在负载为15pF时为70°．低频时V CC和V BB的电源抑制比都要好于-80dB，这分别是由于偏置电路的设计和共源共栅的晶体管MC1和MC2的存在造成的．V BB电源抑制比在60kHz时下降为0，这与仿真的寄生零点有很好的吻合．此运算放大器的输入参考噪声密度在1kHz和100kHz的值分别为58和8 nV/√Hz．表 1总结本论文介绍一个改进的频率补偿技术，并且对现有技术做了简单的回顾．该技术已经由现有的CMOS工艺实现，实验结果显示该技术使电路的高频电源抑制比比现有技术有很大的提高，该技术可使电路的V BB电源抑制比在100kHz时达到-30dB~-35dB．与此同时，在相同的补偿电容下该技术可使电路的电容驱动能力显著提高．致谢感谢P. 格雷博士为本补偿技术的噪声分析提供的技术讨论．同时，也对T.巴恩斯在性能分析上所做的技术支持表示深深的感谢．参考文献[1]R. Gregorian and G. Amir, ―A single chip speech synthesizer using aswitched-capacitor multiplier.‖ IEEE J. Solid-State Circuits. vol.SC-18, pp. 65-75, Feb. 1983.[2] B. K. Ahuja et al., ―A single chip CMOS PCM codec with filters,‖ in ISSCC Dig. Tech. Papers, pp. 242-243, Feb. 1981.[3] P. R. Gray. ‖ Basic MOS operational am plifier design-—Au overview.‖ in Anal og”MOS Integrate~ Circuits. New York: ―IEEE Press, 1980, pp. 28-49.[4] D. Senderowicz, D, A. Hodges, and P. R. Gray, ―A high performance NMOS operational amplifier,‖ IEEE J. Solid-State Circuits, vol. SC-13, pp. 760–768, Dec. 1978[5] W. C. Black er al., ―A high performance low power CMOS channel filter,‖ IEEE J. Solid-State Circuits, vol. SC-15, pp. 929–938, Dec. 1980.[6] V. R. Saari, ―Low power high drive CMOS operational amplifiers,‖IEEE J.Solid-State Circuits, vol. SC-18, pp. 121-127? Feb. 1983.[7] P. R. Gray and R. G. Meyer, ―MOS operatio nal amplifier design—A tutorial overview,‖ IEEE J. Solid-State Circuits, vol. SC-17, pp. 969-982, Dec. 1982[8] R. Read and J. Wieser, as referred in [7].作者简介Bhupendra K. Ahuja 印度人，生于1952年7月31日德拉敦市．他分别于1973年、1976年、1978年，在印度坎普尔印度技术研究所获得工学学士学位，在加拿大安大略省渥太华卡尔顿大学获得电子工程学硕士学位和博士学位．在1973-1974期间，作者在印度孟买曾为Debikay电子发明直流电机转速控制系统．在卡尔顿大学，他在获得硕士学位时从事的是V型沟道MOS场效应管制造技术和建模方面的研究，之后为获得博士学位他在自适应采样滤波器的MOS大规模集成电路实现方面做了研究．1978年他作为技术员在加入了美国新泽西州默里·希尔贝尔实验室，在那里他的主要贡献是在单片机编解码器的设计上．1980年9月后他作为高级电讯产品项目经理加入了美国亚利桑那州凤凰城英特尔公司．由于能力有限翻译中如有疏漏、甚至错误，敬请谅解，请您慎重参考。