集成电路版图设计基础-第1章续：设计规则
合集下载
模拟集成电路版图设计基础
三、版图与线路图、工艺的关系
• 1、逻辑图（线路图）------版图-----工艺（流片，形成实物产品） • 2、版图决定于线路图，版图必须和线路图完全一一对应，
根据版图提出的线路图，必须完全实现需求的逻辑功能 • 3、版图受工艺的限制，要么按照特征尺寸画版图，
要么对应具体工艺的特征长度，给出每一种情况的具体数值 • 4、版图的两大任务：
4.相关设置
七、如何绘制版图
5.从原理图将器件导入版图 • 待前面基本设置完成之后便可从原理图将器件导入版图中 • 导入后版图中的器件排布位置和原理图中一致 • 有三种方法可以完成导入
七、如何绘制版图
6.连接器件（常用快捷键）
七、如何绘制版图
6.连接器件（常用快捷键）
七、如何绘制版图
7.实际操作
NMOS晶体管的3倍。 • 两种晶体管的长度看似相同，但却不同，我们很难辨别它们的差异； • 对于N阱来说，N＋区域实际上是与VDD相连接的，而电路图中没有显
示这一连接关系； • 对于衬底来说，P＋区域实际上是与VSS相连接的。而电路图中没有显
示这一连接关系。
七、如何绘制版图
1.需要的软件工具
七、如何绘制版图
光刻胶 Si3 N4
（1）对P型硅片进行氧化， 生成较 薄 的 一 层 Si3N4 ， 然 后进 行 光 刻 ， 刻出有源区后进行场氧化。
紫外线照射
掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
P-Si
SiO2
集成电路工艺基础
P-Si (b)
P-Si (c)
P-Si
N＋ (d )
多晶硅 0.5 ～2m
3.1 匹配中心思想 3.2 匹配问题 3.3 如何匹配 3.4 MOS管 3.5 电阻 3.6 电容 3.7 匹配规则
集成电路版图设计
02 集成电路版图设计基础
CHAPTER
电路设计基础
01
模拟电路设计
02
运算放大器
03
比较器
04
触发器
电路设计基础
01
数字电路设计
02
组合逻辑电路
时序逻辑电路
03
04
可编程逻辑电 路
版图设计基础
版图编辑软件 ICEDrawer
版图设计基础
01
Laker
02
P甩 Pro
版图设计规则
03
版图设计基础
管的形状和尺寸等。
案例二：低功耗模拟电路版图设计
总结词
通过优化模拟电路的版图设计，实现低功耗的目的， 以满足便携式电子设备和物联网等领域的需求。
详细描述
低功耗模拟电路版图设计需要考虑模拟电路的性能和 功耗等方面，同时还需要考虑噪声和失真等方面的因 素。为了实现低功耗的设计，需要采用优化的版图设 计方法，如使用低阻抗的走线、优化晶体管的形状和 尺寸等。
3
antenna effect simulation
物理验证基础 01
P/R/O/L/C分析
热学参数分析（T）
03
02
电学参数分析（P/R/O）
电磁兼容性分析（EMC）
04
03 集成电路版图设计技术
CHAPTER
逻辑电路版图设计
逻辑电路
逻辑电路是实现逻辑运算和逻辑控制的电路，分为组合逻 辑电路和时序逻辑电路。在版图设计中，需要考虑到电路 的复杂性、功耗、速度等因素。
提高芯片的可测试性。
可制造性版图设计实践
符合制造规范
遵循制造规范和流程，确保版图设计具有良好的可制 造性。
集成电路版图设计
(extension)
Y
X
(a)
(b)
Metal3 Via2
Electrode Metal2
Via1
Metal1
Contact P_l\plus_sele
ct/N_plu s_select Poly
Active N_well
TSMC_0.35m CMOS工艺版图各层图形之间最小交叠
X Y
N_well Active Poly P_plus_select/ N_plus_select Contact Metal1 Via1 Metal2 Electrode Via2 Metal3 Glass
最小宽度(minWidth) 单位：lambda=0.2m
12 2 2 3 2*2(固定尺寸) 3 2*2(固定尺寸) 3 3 2*2(固定尺寸) 5
2. 最小间距(minSep)
间距指各几何图形外边界之间的距离
TSMC_0.35m CMOS工艺版图各层图形之间的最小间隔
Metal3 Via2
19
第7章 版图设计
7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交
20
8.3 图元
• 电路所涉及的每一种元件都是由一套掩模决定的几何形状 和一系列物理、化学和机械处理过程的一个有机组合。
• MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width)和 栅指数(gates)。
• 栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最小值 为2 lambda=0.4μm。
• 栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为3 lambda=0.6μm。
Y
X
(a)
(b)
Metal3 Via2
Electrode Metal2
Via1
Metal1
Contact P_l\plus_sele
ct/N_plu s_select Poly
Active N_well
TSMC_0.35m CMOS工艺版图各层图形之间最小交叠
X Y
N_well Active Poly P_plus_select/ N_plus_select Contact Metal1 Via1 Metal2 Electrode Via2 Metal3 Glass
最小宽度(minWidth) 单位：lambda=0.2m
12 2 2 3 2*2(固定尺寸) 3 2*2(固定尺寸) 3 3 2*2(固定尺寸) 5
2. 最小间距(minSep)
间距指各几何图形外边界之间的距离
TSMC_0.35m CMOS工艺版图各层图形之间的最小间隔
Metal3 Via2
19
第7章 版图设计
7.1 工艺流程定义 7.2 版图几何设计规则 7.3 图元 7.4 电学设计规则 7.5 布线规则 7.6 版图设计 7.7 版图检查 7.8 版图数据提交
20
8.3 图元
• 电路所涉及的每一种元件都是由一套掩模决定的几何形状 和一系列物理、化学和机械处理过程的一个有机组合。
• MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width)和 栅指数(gates)。
• 栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最小值 为2 lambda=0.4μm。
• 栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为3 lambda=0.6μm。
集成电路模拟版图设计基础
GND
电路图
版图
第一部分：了解版图
2. 版图的意义： 3. 1）集成电路掩膜版图设计师实现集成电路制造
所必不可少的设计环节，它不仅关系到集成电路 的功能是否正确，而且也会极大程度地影响集成 电路的性能、成本与功耗。 4. 2）它需要设计者具有电路系统原理与工艺制造 方面的基本知识，设计出一套符合设计规则的 “正确”版图也许并不困难，但是设计出最大程 度体现高性能、低功耗、低成本、能实际可靠工 作的芯片版图缺不是一朝一夕能学会的本事。
第四部分：版图设计艺术
6）保证对称性 6.1 轴对称的布局 6.2 四角交叉布局 6.2.1 缓解热梯度效应和工艺梯度效应的影响 6.2.2 连线时也要注意对称性 同一层金属 同样多的瞳孔 同样长的金属线 6.3 器件之间、模块之间，尽量让所有东西布局对称 7）信号线匹配 7.1 差分信号线，彼此靠近，相同长度 7.2 寄生效应相同，延迟时间常数相同，信号上升下降时间相同 8）器件尺寸的选择 8.1 相同的宽度 8.2 尺寸大些 8.2.1 工艺刻蚀偏差所占的比例小些
2.1器件 2.1.2 电阻 选择合适的类型，由电阻阻值、方块电
阻值，确定 W、L；R=L/W*R0
电阻类型
电阻版图
第二部分：版图设计基础
2.1器件 2.1.3 电容
1) 电容值计算C=L*W*C0 2) 电容分类：
poly电容 MIM电容 基于单位面积电容值 MOS电容 源漏接地，基于栅电容， C=W*L*Cox
IC模拟版图设计
第三部分：版图的准备 必要文件 设计规则 DRC文件 LVS文件
第三部分：版图的准备
1. 必要文件 PDK *.tf display.drf DRC LVS cds.lib .cdsenv .cdsinit
集成电路方向(IC layout )课程体系
集成电路版图设计课程体系课程体系阶段划分课程体系采取模块化的方式，并从总体上划分为三大阶段【第一阶段】基础知识：1、常见半导体器件知识2、常见集成电路制造工艺3、基本的CMOS、Bipolar集成电路工艺4、常见电路图及其原理数字部分：inv、nand、nor、and、or、xor、xnor、latch、flip-flop、decoder、encoder etc模拟部分：opamp、comparator、ibias、bandgap、pll、osc etc5、cadence/virtuoso工具的使用（包括常见gds的stream in/stream out、hotkey等。
）6、设计规则的学习7、目前IC新工艺通过该阶段的学习，学员应知晓集成电路产业，清楚版图设计工作内容，掌握一定的模拟、数字电路知识，掌握基本的CMOS、Bipolar集成电路工艺，了解集成电路设计流程及制造工艺步骤，能看懂常见厂商设计规则，并初步具备使用版图设计工具能力。
【第二阶段】高阶应用与项目实践：1、常见设计文件的学习包括design-rule、technology-file、lvs/drc commandfile、netlist等文件。
2、常见电路模块的版图设计数字部分：inv、nand、nor、and、or、xor、xnor、latch、flip-flop etc模拟部分：opamp、comparator、ibias、bandgap etc3、常见模拟器件的版图设计Res、cap、bjt、diode、lan、fuse、esd mos、PAD等通过该阶段的学习，学员可以掌握模拟电路版图与数字电路版图的基本原理以及各自的侧重点，掌握一些设计技巧，对经典电路的经典版图设计有深刻的认识，了解一些特殊类版图设计（ESD等）。
掌握小型数字、模拟组合项目版图设计能力。
【第三阶段】项目实战：根据之前所学内容，进行大项目设计，依托团队合作，工时预估、工期督导、品质跟踪、tape-out所有步骤严格遵照企业流程。
集成电路版图基础
DRC文件
第三部分：版图的准备
4. LVS文件
4.1 LVS: layout versus schematic， 用来进行版图与电路 图对比。 4.2 我们通常使用calibre 这个 工具来进行lvs 检查， 根据run 出来的错误提 示去改正版图，最后 清掉所有的lvs错误。
第三部分：版图的准备
第四部分：版图设计艺术
1.
模拟电路和数字电路的首要目标
模拟电路关注的是功能 1) 电路性能、匹配、速度等 2) 没有EDA软件能全自动实现，所以需要手工处理 数字电路关注的是面积 1) 什么都是最小化 2) Astro、appollo等自动布局布线工具
PMOS版图
第二部分：版图设计基础
以TSMC ,CMOS ,P型衬底单 Nwell工艺为例：NMOS的版 图包括以下层次的图形： NIMP (N+注入) DIFF（有源区） Poly （栅） CONT（过孔） Metal1 （金属） 以TSMC ,CMOS ,P型衬底单 Nwell工艺为例：PMOS的版 图包括以下层次的图形： Nwell （N阱） PIMP (P+注入) DIFF（有源区） Poly （栅） CONT（过孔） Metal1 （金属）
4.3 lvs command file 的设定： 1) 根据你的工艺以及需 求选择你所需要的验 证检查。 2) 选择用命令界面运行 LVS，定义查看LVS报 告文件及LVS报错个 数。
定义金 属层数 关闭ERC 检查
用命令跑 LVS的方式
LVS COMPARE CASE NAMES SOURCE CASE YES LAYOUT CASE YES
IC模拟版图设计
目录
第一部分：了解版图
集成电路版图基础-CMOS版图篇01
沟道长度 L 电流方向
设计中，常以宽度和长度值的比例式即宽 长比（W/L）表示器件尺寸。 例：假设一MOS管，尺寸参数为20/5。则 在版图上应如何标注其尺寸。
20/5
3、图形绘制
英特尔65纳米双核处理器的扫描电镜(SEM)截面图
常用图层 版图图层名称 Nwell Active Pselect Nselect Poly cc Metal1 Metal2 Via 含义 N阱 有源扩散区 P型注入掩膜 N型注入掩膜 多晶硅 引线孔 第一层金属 第二层金属 通孔
“混合棒状图”法：
矩形代表有源区(宽度不限)； 实线代表金属； 虚线代表多晶硅；
“×”代表引线孔。其它层次不画,
通常靠近电源vdd的是P管，靠近地线gnd 的是N管。
反相器棒状图
电路图-棒状图-版图
a
b
练习
三输入与非门、或非门棒状图
注意：
不同软件对图层名称定义不同； 严格区分图层作用。
版图图层名称 cc（或cont） Via
含义 引线孔（连接金属与多晶硅 或有源区） 通孔（连接第一和第二层金 属）
MOS器件版图图层 ——PMOS
N阱——NWELL P型注入掩模——PSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2
MOS器件版图图层 ——NMOS
N型注入掩模——NSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2
第二讲集成电路版图设计规则
- 1.5mA 最大电流密度
/um
-
- 禁止并行金属线90度拐角，用135
度拐角代替
a
c.2
b
c.1 c.2
设计规则 via
定义为两层金属之 间的连接孔
符号 尺寸
含义
12.a .7*.7 过孔最小面积
12.b 0.8 过孔间距
12.d~f - 接触孔、poly-poly电容和栅 上不能打过孔
12.g 0.4 金属1对过孔的最小覆盖
6.d 6.e 6.f 6.g
尺寸 1.2 1.0 0.5 3.2 1.5 0.8 -
含义 poly2做电容时的最小宽度 poly2做电容时的最小间距 Poly2与有源区的最小间距 做关键电容时的间距 电容底板对顶板的最小覆盖 电容Poly2对接触孔最小覆盖 Poly2不能在有源区上 Poly2不能跨过poly1边沿
– 上华0.6um DPDM CMOS工艺拓扑设计规则 – 设计规则的运用
• 版图设计准则(‘Rule’ for performance)
– 匹配 – 抗干扰 – 寄生的优化 – 可靠性
引言
• 芯片加工：从版图到裸片
制
加
版
工
是一种多层平面“印刷”和 叠加过程，但中间是否会 带来误差？
引言
一个版图的例子：
习）
VDD
15k
OUT IN 80/0.8
又试问NMOS晶体管的漏极面积和周长是多 少？
设计规则的运用
• TASK3：设计一个简单开关电容电路 （练习）
f1 IN
30/0.6 X
f2 OUT
60/0.6 2pF 6/0.6 12/0.6
又试问X点的寄生电容如何计算？
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
这些规则是各集成电路制造厂家根据本身的 工艺特点和技术水平而制定的。
因此不同的工艺，就有不同的设计规则。
2020/6/1
《集成电路设计基础》
5
厂家提供设计规则
设计者只能根据厂家提供的设计规 则进行版图设计。
严格遵守设计规则可以极大地避免由于短路、 断路造成的电路失效和容差以及寄生效应引起 的性能劣化。
10.0
防止不同电位阱间干扰
1.3
N阱内N阱覆盖P+
2.0
保证N阱四周的场注N区环的尺寸
1.4
N阱外N阱到N+距离
8.0
减少闩锁效应
2020/6/1
《集成电路设计基础》
12
版图几何设计规则
N阱设计规则示意图
2020/6/1
《集成电路设计基础》
13
版图几何设计规则
P+、N+有源区相关的设计规则列表
规则越保守，能工作的电路就越多(即成品率 越高)。
规则越富有进取性，则电路性能改进的可能性 也越大，这种改进可能是以牺牲成品率为代价 的。
2020/6/1
《集成电路设计基础》
8
版图几何设计规则
• 有几种方法可以用来描述设计规则 。其中包括：
＊以微米分辨率来规定的微米规则 ＊以特征尺寸为基准的λ规则
2020/6/1
《集成电路设计基础》
9
版图几何设计规则
层次 人们把设计过程抽象成若干易
于处理的概念性版图层次，这些层 次代表线路转换成硅芯片时所必需 的掩模图形。
下面以某种N阱的硅栅工艺为例分别 介绍层次的概念。
2020/6/1
《集成电路设计基础》
10
版图几何设计规则
• NWELL硅栅的层次标示
编号
描述
尺寸
6.1
最小焊盘大小
90
目的与作用 封装、邦定需要
6.2
最小焊盘边间距
80
防止信号之间串绕
6.3
最小金属覆盖焊盘
6.0
保证良好接触
6.4
焊盘外到有源区最小距
25.0
离
提高可靠性需要
2020/6/1
《集成电路设计基础》
22
版图几何设计规则
Pad设计规则示意图
2020/6/1
《集成电路设计基础》
2007级微电子
2
Passivation PESiN
00.1.188 uummpprroocceessssSStrtruucctuturree
Feature size L=0.18um
VDD 1.8V/2.5V
Deep NWELL to reduce substrate noise
MIM capacitor(1fF/um^2)
编号 描 述
尺
寸
目的与作用
2.1
P+、N+有源区宽度
3.5
保证器件尺寸，减少窄沟道效
应
2.2
P+、N+有源区间距
3.5
减少寄生效应
2020/6/1
《集成电路设计基础》
14
版图几何设计规则
P+、N+有源区设计规则示意图
2020/6/1
《集成电路设计基础》
15
版图几何设计规则
Poly相关的设计规则列表
MMeetatal-l6
HDP oxide
WW
WW
IMD-5
MeMtaelt-a5l_5
WW MMeteatla--l44
IMD-4 WW
WW IMD-3
WW
MMetaelt-a-2l2
IMD-2
WW
IMD-1
WW
MMeetatal -l1 NhomakorabeaWW
ILD WW
A-Si
PSD
PSD
PSD
NSD
VTP
P2A0P0T7级微电子
23
版图几何设计规则
当给定电路原理图设计其版 图时，必须根据所用的工艺设计 规则，时刻注意版图同一层上以 及不同层间的图形大小及相对位 置关系。
2020/6/1
《集成电路设计基础》
24
所设计方向器的版图：
2007级微电子
25
加工后得到的实际芯片例子：
2007级微电子
26
加工过程中的非理想因素
编号
描述
尺寸
目的与作用
3.1
多晶硅最小宽度
3.0
保证多晶硅线的必要电导
3.2
多晶硅间距
2.0
防止多晶硅联条
3.3
与有源区最小外
间距
3.4
多晶硅伸出有源
区
3.5
与有源区最小内
间距
1.0
保证沟道区尺寸
1.5
保证栅长及源、漏区的截断
3.0
保证电流在整个栅宽范围内均匀
流动
2020/6/1
《集成电路设计基础》
16
版图几何设计规则
Poly相关设计规则示意图
2020/6/1
《集成电路设计基础》
17
版图几何设计规则
Contact相关的设计规则列表
编号
描述
尺寸
4.1
接触孔大小
2.0x2.0
4.2
接触孔间距
2.0
4.3
多晶硅覆盖孔
1.0
4.4
有源区覆盖孔
1.5
4.5
有源区孔到栅距离
1.5
4.6
多晶硅孔到有源区距
制版光刻的分辨率问题 多层版的套准问题 表面不平整问题 流水中的扩散和刻蚀问题 梯度效应
2007级微电子
27
➢ 解决办法
厂家提供的几何设计规则(topological design rule)，确保完成设计功能和一定的芯片成品率， 这些设计规则直接由流片厂家提供。几何设计 规则是版图设计和工艺之间的接口。
19
版图几何设计规则
Metal相关的设计规则列表
编号 5.1
描述
尺寸
金属宽度
2.5
目的与作用 保证铝线的良好电导
5.2
金属间距
2.0
防止铝条联条
2020/6/1
《集成电路设计基础》
20
版图几何设计规则
Metal设计规则示意图
2020/6/1
《集成电路设计基础》
21
版图几何设计规则
Pad相关的设计规则列表
Nwell
WW
WW
NSD
NAPT Pwell
WW
WW
MMeetatal-l3 WW
WW
WW
Poly
NSD
Trench oxide 3
P Substrate
2 版图几何设计规则
芯片加工：从版图到裸片
制
加
版
工
是一种多层平面“印刷” 和叠加过程，但中间是否 会带来误差？
4
设计规则
由于器件的物理特性和工艺的限制，芯片上 物理层的尺寸进而版图的设计必须遵守特定 的规则。
层次表示
含义
标示图
NWELL
N阱层
Locos
N+或P+有源区层
Poly
多晶硅层
Contact
接触孔层
Metal
金属层
Pad
焊盘钝化层
2020/6/1
《集成电路设计基础》
11
版图几何设计规则
NWELL层相关的设计规则
编号
描述
尺寸
目的与作用
1.1
N阱最小宽度
10.0
保证光刻精度和器件尺寸
1.2
N阱最小间距
设计者的设计准则(‘rule’ for performance)，用 以提高电路的某些性能，如匹配，抗干扰，速 度等
2007级微电子
28
设计规则的运用
TASK1：设计一个反相器的版图，其中的 NMOS和PMOS晶体管均为最小尺寸（课堂演 示+学生练习）
2007级微电子
29
Thick-top-metal for inductor
6 Metal 1 Poly
Polycide resistor(7.5 Ohm/sq)
High N/P implant resistor(59 Ohm/sq, 133 Ohm/sq)
M1-M5 (78 mOhm/sq) Thick-top-metal (18 mOhm/sq)
1.5
离
4.7
金属覆盖孔
1.0
目的与作用 保证与铝布线的良好接触
保证良好接触 防止漏电和短路 防止PN结漏电和短路 防止源、漏区与栅短路 防止源、漏区与栅短路 保证接触，防止断条
2020/6/1
《集成电路设计基础》
18
版图几何设计规则
contact设计规则示意图
2020/6/1
《集成电路设计基础》
集成电路版图设计基础
basics of IC layout design
instructor: Jiang Hao e-mail:jianghao@
2007级微电子
1
1 工艺流程的定义
版图中的工艺层通常是版图设计者定义 工艺的抽象工艺层，它们并不一一对应于芯片 制造时所需要的掩膜层。芯片制造时所需要的 掩膜层是由抽象工艺层给出的版图数据经过逻 辑操作（“与”、“或”或“取反”）获得。
2020/6/1
《集成电路设计基础》
6
版图几何设计规则
版图几何设计规则可看作是对光刻掩模版制 备要求。
光刻掩模版是用来制造集成电路的。这些规 则在生产阶段中为电路的设计师和工艺工程 师提供了一种必要的信息联系。
因此不同的工艺，就有不同的设计规则。
2020/6/1
《集成电路设计基础》
5
厂家提供设计规则
设计者只能根据厂家提供的设计规 则进行版图设计。
严格遵守设计规则可以极大地避免由于短路、 断路造成的电路失效和容差以及寄生效应引起 的性能劣化。
10.0
防止不同电位阱间干扰
1.3
N阱内N阱覆盖P+
2.0
保证N阱四周的场注N区环的尺寸
1.4
N阱外N阱到N+距离
8.0
减少闩锁效应
2020/6/1
《集成电路设计基础》
12
版图几何设计规则
N阱设计规则示意图
2020/6/1
《集成电路设计基础》
13
版图几何设计规则
P+、N+有源区相关的设计规则列表
规则越保守，能工作的电路就越多(即成品率 越高)。
规则越富有进取性，则电路性能改进的可能性 也越大，这种改进可能是以牺牲成品率为代价 的。
2020/6/1
《集成电路设计基础》
8
版图几何设计规则
• 有几种方法可以用来描述设计规则 。其中包括：
＊以微米分辨率来规定的微米规则 ＊以特征尺寸为基准的λ规则
2020/6/1
《集成电路设计基础》
9
版图几何设计规则
层次 人们把设计过程抽象成若干易
于处理的概念性版图层次，这些层 次代表线路转换成硅芯片时所必需 的掩模图形。
下面以某种N阱的硅栅工艺为例分别 介绍层次的概念。
2020/6/1
《集成电路设计基础》
10
版图几何设计规则
• NWELL硅栅的层次标示
编号
描述
尺寸
6.1
最小焊盘大小
90
目的与作用 封装、邦定需要
6.2
最小焊盘边间距
80
防止信号之间串绕
6.3
最小金属覆盖焊盘
6.0
保证良好接触
6.4
焊盘外到有源区最小距
25.0
离
提高可靠性需要
2020/6/1
《集成电路设计基础》
22
版图几何设计规则
Pad设计规则示意图
2020/6/1
《集成电路设计基础》
2007级微电子
2
Passivation PESiN
00.1.188 uummpprroocceessssSStrtruucctuturree
Feature size L=0.18um
VDD 1.8V/2.5V
Deep NWELL to reduce substrate noise
MIM capacitor(1fF/um^2)
编号 描 述
尺
寸
目的与作用
2.1
P+、N+有源区宽度
3.5
保证器件尺寸，减少窄沟道效
应
2.2
P+、N+有源区间距
3.5
减少寄生效应
2020/6/1
《集成电路设计基础》
14
版图几何设计规则
P+、N+有源区设计规则示意图
2020/6/1
《集成电路设计基础》
15
版图几何设计规则
Poly相关的设计规则列表
MMeetatal-l6
HDP oxide
WW
WW
IMD-5
MeMtaelt-a5l_5
WW MMeteatla--l44
IMD-4 WW
WW IMD-3
WW
MMetaelt-a-2l2
IMD-2
WW
IMD-1
WW
MMeetatal -l1 NhomakorabeaWW
ILD WW
A-Si
PSD
PSD
PSD
NSD
VTP
P2A0P0T7级微电子
23
版图几何设计规则
当给定电路原理图设计其版 图时，必须根据所用的工艺设计 规则，时刻注意版图同一层上以 及不同层间的图形大小及相对位 置关系。
2020/6/1
《集成电路设计基础》
24
所设计方向器的版图：
2007级微电子
25
加工后得到的实际芯片例子：
2007级微电子
26
加工过程中的非理想因素
编号
描述
尺寸
目的与作用
3.1
多晶硅最小宽度
3.0
保证多晶硅线的必要电导
3.2
多晶硅间距
2.0
防止多晶硅联条
3.3
与有源区最小外
间距
3.4
多晶硅伸出有源
区
3.5
与有源区最小内
间距
1.0
保证沟道区尺寸
1.5
保证栅长及源、漏区的截断
3.0
保证电流在整个栅宽范围内均匀
流动
2020/6/1
《集成电路设计基础》
16
版图几何设计规则
Poly相关设计规则示意图
2020/6/1
《集成电路设计基础》
17
版图几何设计规则
Contact相关的设计规则列表
编号
描述
尺寸
4.1
接触孔大小
2.0x2.0
4.2
接触孔间距
2.0
4.3
多晶硅覆盖孔
1.0
4.4
有源区覆盖孔
1.5
4.5
有源区孔到栅距离
1.5
4.6
多晶硅孔到有源区距
制版光刻的分辨率问题 多层版的套准问题 表面不平整问题 流水中的扩散和刻蚀问题 梯度效应
2007级微电子
27
➢ 解决办法
厂家提供的几何设计规则(topological design rule)，确保完成设计功能和一定的芯片成品率， 这些设计规则直接由流片厂家提供。几何设计 规则是版图设计和工艺之间的接口。
19
版图几何设计规则
Metal相关的设计规则列表
编号 5.1
描述
尺寸
金属宽度
2.5
目的与作用 保证铝线的良好电导
5.2
金属间距
2.0
防止铝条联条
2020/6/1
《集成电路设计基础》
20
版图几何设计规则
Metal设计规则示意图
2020/6/1
《集成电路设计基础》
21
版图几何设计规则
Pad相关的设计规则列表
Nwell
WW
WW
NSD
NAPT Pwell
WW
WW
MMeetatal-l3 WW
WW
WW
Poly
NSD
Trench oxide 3
P Substrate
2 版图几何设计规则
芯片加工：从版图到裸片
制
加
版
工
是一种多层平面“印刷” 和叠加过程，但中间是否 会带来误差？
4
设计规则
由于器件的物理特性和工艺的限制，芯片上 物理层的尺寸进而版图的设计必须遵守特定 的规则。
层次表示
含义
标示图
NWELL
N阱层
Locos
N+或P+有源区层
Poly
多晶硅层
Contact
接触孔层
Metal
金属层
Pad
焊盘钝化层
2020/6/1
《集成电路设计基础》
11
版图几何设计规则
NWELL层相关的设计规则
编号
描述
尺寸
目的与作用
1.1
N阱最小宽度
10.0
保证光刻精度和器件尺寸
1.2
N阱最小间距
设计者的设计准则(‘rule’ for performance)，用 以提高电路的某些性能，如匹配，抗干扰，速 度等
2007级微电子
28
设计规则的运用
TASK1：设计一个反相器的版图，其中的 NMOS和PMOS晶体管均为最小尺寸（课堂演 示+学生练习）
2007级微电子
29
Thick-top-metal for inductor
6 Metal 1 Poly
Polycide resistor(7.5 Ohm/sq)
High N/P implant resistor(59 Ohm/sq, 133 Ohm/sq)
M1-M5 (78 mOhm/sq) Thick-top-metal (18 mOhm/sq)
1.5
离
4.7
金属覆盖孔
1.0
目的与作用 保证与铝布线的良好接触
保证良好接触 防止漏电和短路 防止PN结漏电和短路 防止源、漏区与栅短路 防止源、漏区与栅短路 保证接触，防止断条
2020/6/1
《集成电路设计基础》
18
版图几何设计规则
contact设计规则示意图
2020/6/1
《集成电路设计基础》
集成电路版图设计基础
basics of IC layout design
instructor: Jiang Hao e-mail:jianghao@
2007级微电子
1
1 工艺流程的定义
版图中的工艺层通常是版图设计者定义 工艺的抽象工艺层，它们并不一一对应于芯片 制造时所需要的掩膜层。芯片制造时所需要的 掩膜层是由抽象工艺层给出的版图数据经过逻 辑操作（“与”、“或”或“取反”）获得。
2020/6/1
《集成电路设计基础》
6
版图几何设计规则
版图几何设计规则可看作是对光刻掩模版制 备要求。
光刻掩模版是用来制造集成电路的。这些规 则在生产阶段中为电路的设计师和工艺工程 师提供了一种必要的信息联系。