六位阵列乘法器
数字阵列乘法器的算法及结构分析
移位加算法是阵列乘法器最基础的算法， 但该 算法建立在无符号数运算的基础上， 有延时长、速度 慢等缺点； 而 Ｐｅｚａｒｉｓ 算法和 Ｂａｕｇｈ－ Ｗｏｏｌｅｙ 算法都 能直接运用于补码乘法， 区别在于： Ｐｅｚａｒｉｓ 算法需 上接第 ４８ 页
●设计了编程指令完成 ＦＰＧＡ 编程阵列的访问 和编程时 Ｉ／Ｏ 端口的电信号控制， 实现了 ＦＰＧＡ 芯 片 在 系 统 编 程 功 能 。ＣＩＣ
可以用上述四种类型的全加器将该算法表示成 乘法阵列， 如图 ３ 所示。
图 ２ 四种不同类型的全加器
根据上图， 可以导出这四类全加器的逻辑方程
式。对于 ０ 类、３ 类全加器， 有：
Ｓ＝ＸＹＺ＋ＸＹＺ＋ＸＹＺ＋ＸＹＺ
Ｃ＝ＸＹ＋ＹＺ＋ＸＺ
（ ２）
对 １ 类、２ 类全加器， 则有：
Ｓ＝ＸＹＺ＋ＸＹＺ＋ＸＹＺ＋ＸＹＺ
从中可以看出 Ｂａｕｇｈ－ Ｗｏｏｌｅｙ 算法与 Ｐｅｚａｒｉｓ 算 法的区别。图 ４ 为该算法的乘法阵列。
图 ４ ５×５ 位 Ｂａｕｇｈ－ Ｗｏｏｌ ｅｙ 算法的乘法阵列
虽然与 Ｐｅｚａｒｉｓ 算法相比， Ｂａｕｇｈ－ Ｗｏｏｌｅｙ 算法只 要用到一种类型的全加器， 其不足之处是求补运算 需要花较多的时间。
列不规则， 不利于 ＶＬＳＩ 版图的设计。
４． Ｂａｕｇｈ－ Ｗｏｏｌ ｅｙ 算法
Ｂａｕｇｈ－ Ｗｏｏｌｅｙ 算法也是一种补码乘法的算法， 它仅需要使用图 ２ 中的 ０ 类型的全加器构成的乘法 阵列。由于结构规整， 适合于 ＶＬＳＩ 的实现。
同样用两个 ５ 位的补码数 来说明 Ｂａｕｇｈ－ Ｗｏｏ－ ｌｅｙ 算 法 的 实 现 过 程 。 设 被 乘 数 Ａ＝（ａ４）ａ３ａ２ａ１ａ０， 乘 数 Ｂ＝（ｂ４）ｂ３ｂ２ｂ１ｂ０ 其运算过程为：
6位有符号补码阵列乘法器
6位有符号补码阵列乘法器一. 简介在计算机科学和数字电路设计中，6位有符号补码阵列乘法器是一种重要的电路组件。
补码是一种表示有符号数的编码方式，能够有效地表示负数。
本文将深入探讨6位有符号补码阵列乘法器的原理、设计和应用，并分享对该电路的观点和理解。
二. 原理1. 有符号补码表示有符号补码是一种在计算机中表示负数的常用编码方式。
在6位有符号补码中，最高位表示符号位，0代表正数，1代表负数。
其余位表示数值部分，通过取反加一的方式对负数进行编码。
2. 阵列乘法器阵列乘法器是一种用于执行乘法运算的电路。
6位有符号补码阵列乘法器能够以比较高的效率和较小的面积完成乘法运算。
其主要原理是将乘法运算拆分为多个部分，使用并行的方式进行计算，并最后将结果相加得到最终的乘积。
三. 设计1. 输入和输出6位有符号补码阵列乘法器一般包含两个输入，分别是被乘数和乘数，以及一个输出，即乘积。
被乘数和乘数的输入位数都为6位。
2. 乘法计算乘法计算是6位有符号补码阵列乘法器的核心部分。
它首先对乘数进行拆分，每一位与被乘数相乘，从而生成多个部分乘积。
接下来，对这些部分乘积进行累加，最后得到乘积的结果。
该阵列乘法器的设计需要考虑到乘法运算可能会出现的溢出和进位问题。
3. 控制逻辑6位有符号补码阵列乘法器还需要一些控制逻辑来控制乘法计算的顺序和结果的输出。
这些控制逻辑一般包括时钟信号、使能信号和清零信号等。
四. 应用1. 数字信号处理6位有符号补码阵列乘法器在数字信号处理领域得到广泛应用。
它能够高效地进行乘法运算，常用于滤波器等算法的实现。
2. 图像处理图像处理中经常需要进行像素之间的乘法运算，例如图像增强、滤波和特征提取等。
6位有符号补码阵列乘法器可以在图像处理中快速完成这些乘法运算。
3. 神经网络神经网络是人工智能领域的热门研究方向。
6位有符号补码阵列乘法器能够提供高效的乘法运算支持，可以在神经网络的训练和推理过程中扮演重要角色。
阵列乘法器的基本原理
阵列乘法器的基本原理
阵列乘法器是一种用于执行大规模数字乘法的电路。
它的基本原理是将两个数字分解成一组二进制数，并将每个数的每个位相乘。
这些乘积被组合在一起，并以正确的顺序相加，以产生最终的乘积。
阵列乘法器通常由多个阵列单元构成。
每个单元都包含一组乘法器，可以同时执行多个位的乘法。
这些单元被排列在一个网络上，以便乘积可以在每个单元之间传递和组合。
阵列乘法器的主要优点是速度和可伸缩性。
由于它可以并行执行多个乘法操作，因此可以快速地处理大量数字。
此外，它可以根据需要扩展，以支持更大的数字。
尽管阵列乘法器已经被证明非常有用，但它也存在一些限制。
首先，由于需要大量的硬件，它的成本很高。
此外，它需要大量的电源和散热，这使得它在实际应用中不太实用。
最后，由于它使用二进制数来执行乘法，因此可能会出现精度问题，特别是在处理浮点数时。
总的来说，阵列乘法器是一种强大而灵活的数字乘法电路，可以在很多领域得到应用。
虽然它存在一些局限性，但随着技术的发展，这些问题将逐渐得到解决。
- 1 -。
6位有符号补码阵列乘法器
6位有符号补码阵列乘法器1. 介绍在计算机中，我们经常需要进行数字的乘法运算。
而对于有符号的整数，我们需要使用补码来表示。
本文将介绍一种用于进行6位有符号补码乘法运算的阵列乘法器。
2. 有符号补码表示首先，我们需要了解有符号补码的表示方法。
在6位有符号补码中，最高位为符号位，0代表正数，1代表负数。
其余5位用于表示数字的大小。
例如，+3可以用补码表示为0011，而-3可以用补码表示为1101。
3. 阵列乘法器结构阵列乘法器是一种常见且高效的硬件电路结构，用于实现数字乘法运算。
它由多个部件组成，包括乘法单元、加法单元和寄存器等。
在本文中，我们要设计一个6位有符号补码阵列乘法器。
它由以下几个部分组成：3.1 输入端口阵列乘法器需要接收两个输入操作数A和B。
每个操作数都是一个6位的二进制数，并且使用有符号补码表示。
3.2 控制单元控制单元用于控制乘法器的操作。
它根据输入操作数的符号位和乘法器的状态来确定乘法器的运算方式。
3.3 乘法单元乘法单元用于执行两个操作数的相乘操作。
对于6位有符号补码，我们可以使用标准的乘法算法，将两个6位数分别扩展到12位，并进行逐位相乘。
3.4 加法单元加法单元用于将乘法结果相加。
对于6位有符号补码，我们需要考虑进位和溢出情况。
3.5 结果寄存器结果寄存器用于存储最终的计算结果。
它是一个6位的寄存器，可以将计算结果保存在其中。
4. 工作原理下面我们将详细介绍6位有符号补码阵列乘法器的工作原理：1.首先，控制单元根据输入操作数A和B的符号位来确定运算方式。
2.如果A和B都为正数或者都为负数，则直接进行普通乘法运算。
3.如果A为正数而B为负数，则需要将B转换为正数，并在最后计算结果时取反。
4.如果A为负数而B为正数，则需要将A转换为正数，并在最后计算结果时取反。
5.控制单元将A和B送入乘法单元，进行逐位相乘操作。
6.乘法单元的输出经过加法单元，进行相加操作。
7.加法单元的输出经过结果寄存器，存储最终的计算结果。
六位计算器
六位计数器本文介绍一种使用单片机制作的双向多功能6位计数器，其面板框图如图1所示。
该计数器电路原理如图2所示。
它极大地方便了需要交替或者同时使用加数功能和减数功能的场合，例如:在某些生产线上，一方面进行合格品的自动累加计数，另一方面又要扣除从检验岗位返回的不合格品的数字，完成这种功能，通常需要使用两只计数器，还要经过计算才可以得到结果;现在只需要使用本文介绍的计数器就能够同时完成加数和减数的工作，而且即时得到结果的数字。
现将该计数器介绍如下。
1.计数信号输入具有两个计数信号输入端口，可以同时或者分别输人加数信号与减数信号。
当输人其中一种信号时，另一个信号输入端无需任何设置，就让它悬空即可。
两个输人端口使用了内部带“斯密特”特性的端口，如果两个端口同时输人信号的话，程序会自动判断，判断原理如下:11=无输人;10=减数输人;01=加数输人;00=同时输人(利用芯片端口上拉，因此，平时端口为高电平，输人L电平有效)。
由于输人端口本身具有“斯密特”性能对计数信号的输人无疑具有较好的抗干扰能力。
只要输人基本的0~3.5 V直流脉冲或者电平信号，电路都可以正常响应。
提示:输人信号可以使用红外线、光敏、机械开关和其它电子开关产生的开关脉冲，严禁脉冲最大电压超过DCSV(使用交流信号输人时，注意其峰值不能超过DCSV)。
最方便的是，无需使用有源的输人脉冲，只需要把输人端口对地线短接一次，就可以输人一个计数信号，因为本电路已经配置好输人端口为高电平状态。
图2中单片机SP和6P的两个端口分别接与+5V端相连的两只4.7k iZ电阻的另一端。
程序智能处理两个端口来的输人信号:11和00均为不处理，00虽然是两个端口同时输人，但是因为它们是相反性质，因此，互相抵消，屏幕数字保持不变。
01:需要把显示值增加一个字，> 999999或者=用户设置的超限值，则加数控制输出会出现高电平。
10:需要把显示值减少一个字，到达000000时，减数控制输出会出现高电平。
计算机组成原理(第四版)课后习题答案
1
(1 222 )
E = 00…0， M = 100…0， Ms = 0 8个 21 个 即： 2 2 2
7 1
负最大
E = 00…0， M = 011…1， Ms = 1 8个 21 个
7
1 22 （最接近 0 的负数）即： 2 2 (2 2 )
负最小
E = 11…1， M = 00…0， Ms =1 8个 22 个 即： 2 2
1
计算机组成原理（第四版）课后习题参考答案
第一章
1． 模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特 点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和 测量值的计算方式，盘上连线的控制方式，而数字计算机用数字 0 和 1 表示数据，采用 数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高， 数据存储量大，逻辑判断能力强。 2． 数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行 的经济性和适应性来划分的。 3． 科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。 4． 主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计 算机可以在无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部， 指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。主要组成部分有：:运 算器、逻辑器、存储器、输入设备和输出设备。 5． 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元 地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。 6． 计算机硬件可直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令，而解算 某一问题的一串指令序列，称为程序。 7． 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数 据流。 8． 半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外 存共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称 CPU，它 用来控制计算机及进行算术逻辑运算。适配器是外围设备与主机联系的桥梁，它的作用 相当于一个转换器，使主机和外围设备并行协调地工作。 9． 计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方 法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计 算机来解决某些问题而编制的程序。 10． 在早期的计算机中， 人们是直接用机器语言来编写程序的， 这种程序称为手编程序 或目的程序； 后来， 为了编写程序方便和提高使用效率， 人们使用汇编语言来编写程序， 称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人 也能很方便地使用计算机， 人们又创造了算法语言， 用算法语言编写的程序称为源程序， 源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术 的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系 统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库 管理系统。 11． 第一级是微程序设计级，这是一个实在的硬件级，它由机器硬件直接执行微指令； 第二级是一般机器级，也称为机器语言级，它由程序解释机器指令系统；第三级是操作 系统级，它由操作系统实现；第四级是汇编语言级，它给程序人员提供一种符号形式语 言，以减少程序编写的复杂性；第五级是高级语言级，它是面向用户的，为方便用户编 写应用程序而设置的。用一系列的级来组成计算机的接口对于掌握计算机是如何组成的 提供了一种好的结构和体制，而且用这种分级的观点来设计计算机对保证产生一个良好 的系统结构也是很有帮助的。
清华大学《数字集成电路设计》周润德 第7章 数据通路 乘法器
第二节乘法器（一）乘法器的应用与实现：（1）应用：1. 硬件乘法器可大大提高运算速度，超过软件实现2. 数字信号处理（DSP）相关（Correlation）、滤波（Filtering）卷积（Convolution）、频率（Frequency）3. 与其它运算电路集成，组成功能很强的协处理器（2）实现：1. 求部分积2. 移位3. 相加（3）分类：1. 并行：a）组合阵列b）脉动阵列c ）波茨编码d ）Wallace Tree e ）流水线式2. 串行3. 串并行（4）选择乘法器的原则：1. 速度2. 数据处理量（Throughput ）3. 精度4. 面积（二）组合阵列乘法器（Array Multiplier ）（1）基本原理：称为“部分积”位（点积），共有个，由与门产生。
2)(1010ji j m i n j i y x P +−=−=∑∑=y x j i mn（2）RCA 阵列乘法器结构：RCA 阵列乘法器结构：对位乘法器，共需个半加器（HA ）个全加器（FA ）个与门（AND ）对位乘法器，共需个半加器（HA ）个全加器（FA ）个与门（AND ）n n ×n)2(−n n n 2n m ×nnm mn −−mn（3）设计原则：乘法器存在许多延时几乎相同的关键路径，因此重点放在Adder上，使加法器的Sum和Carry的传输时间相同！传输门实现全加器：“求和”与“进位”时间相同CSA阵列乘法器的实现五种类型单元电路，其中Cell 2、Cell 4、Cell 5 含全加器（FA）Cell 1Cell 2Cell 3Cell 4Cell 5最后求和有可用CPA 故总共有即=n2.结构实现（n=4）（四）改进的波茨编码乘法器（1）原理（基4 波茨编码乘法器）：1. 阵列乘法器的缺点：加法阵列大，运算次数多, 运行速度慢2. 解决关键：减少加法阵列减少部分积的数目每次乘数中取k 位（例如k ＝2）与被乘数相“与”产生部分积（即波茨编码乘数）。
阵列乘法器
和最下面的一行。因而
得n位×n位不带符
号的阵列乘法器总的乘法时间为：
tm＝Ta+ (n－2)6T＋5T+(n－1)]×Tf ＝2T＋6nT-12T+5T+(n－1)×2T
＝(4n－2)×2T
(2.27)
2.带符号的阵列乘法器
(1) 对2求补器电路
我们先来看看算术运算部件设计中经常用到的求补电路。一个具
的补码阵列乘法所需要增加的硬件较多。为了完成所必需的求 补与乘法操作,时间大约比原码阵列乘法增加1倍。
例17:设ｘ＝＋15,ｙ＝－13,用带求补器的原码阵列乘法器求出 乘积ｘ·ｙ＝？
[解:] 设最高位为符号位,则输入数据为[ｘ]原 ＝01111 [ｙ]原 ＝ 11101
符号位单独考虑,算前求补级后 |ｘ|＝1111,|ｙ|＝1101
A＝am－1…a1a0 B＝bn－1…b1b0 它们的数值分别为a和b,即
m－1
a ∑ ＝ i＝a0 i2i
n－1
b ∑ ＝ j＝b0j2j
在二进制乘法中,被乘数A与乘数B相乘,产生m＋n位乘积P： P＝pm＋n－1…p1p0 乘积P 的数值为
实现这个乘法过程所需要的操作和人们的习惯方法非常类 似:(如下页图所示）：
有使能控制的二进制对2求补器电路图演示，其逻辑表达式如下：
C－1＝0, Ci＝ai＋Ci－1
ai*＝ai⊕ECi－1,
0≤i≤n
在对2求补时,要采用按位扫描技术来执行所需要的求补操作。令
A＝an…a1a0是给定的(n＋1)为带符号的数,要求确定它的补码形式 。进行求补的方法就是从数的最右端a0开始,,由右向左,直到找出第 一个“1”,例如ai＝1, 0≤i≤n。这样,ai以左的每一个输入位都求反, 即1变0,0变1。最右端的起始链式输入C－1必须永远置成“0”。当控 制信号线E为“1”时,启动对2求补的操作。当控制信号线E为“0”时
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
沈阳航空航天大学
课程设计报告
课程设计名称：计算机组成原理课程设计课程设计题目：阵列乘法器的设计
院（系）：
专业：计算机科学与技术
班级：
学号：
姓名：
指导教师：胡光元
完成日期：2014年1月10日
目录
第1章总体设计方案 (1)
1.1设计原理 (1)
1.2设计环境 (1)
第2章详细设计方案 (2)
2.1顶层方案图的设计与实现 (2)
2.1.1创建顶层图形设计文件 (2)
2.1.2器件的选择与引脚锁定 (2)
2.2功能模块的设计与实现 (3)
2.2.1六位阵列乘法模块的设计与实现 (4)
2.2.2细胞模块的设计与实现 (5)
2.3仿真调试 (7)
第3章编程下载与硬件测试 (8)
3.1编程下载 (8)
3.2硬件测试及结果分析 (8)
参考文献 (10)
附录（电路原理图） (12)
第1章总体设计方案
1.1 设计原理
由于采用普通的方法计算两个数的相乘比较慢，为了进一步提高乘法运算的运算速度，可以采用类似于人工计算的方法，用阵列乘法器来进行计算，给人们带来了很大的方便。
六位阵列乘法器的原理，X=X1X2X3X4X5X6 Y=Y1Y2Y3Y4Y5Y6且X为被乘数的输入端，Y为乘数的输入端，Z=Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11为乘积的输出端。
其基本原理是阵列的每一行送入乘数Y的每一位数位，而各行错开形成的每一斜列则送入被乘数的每一数位。
六位阵列乘法器的整体设计包含三十六个加法器模块，加法器模块中由一个与门和一个全加器构成，由四个与门、两个异或门、一个三端接口的或门构成的全加器为底层设计，采用原理图设计输入方式，所谓的全加器就是两个数X、Y 及进位输入Cn相加可得全加和Fn和进位输出Cn。
顶层的六位阵列乘法器也采用原理图设计输入方式，在以三十六个加法器为基础而构成的六位阵列乘法器，其主要以六个被乘数输入端、四六个乘数输入端以及八十二个乘积输出端为主，外加还包括中间过程参与计算的进位输入端、部分积输入端和进位输出端、部分积输出端，这样一来就构成了一个完整的六位阵列乘法器。
采用硬件描述语言进行电路设计并实现四位阵列乘法的功能，设计的原理图经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，若以上过程全部正确，最后经硬件测试验证设计的正确性。
1.2 设计环境
·硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机；
·EDA环境：Xilinx Foundation 3.1设计软件、。
第2章详细设计方案
2.1 顶层方案图的设计与实现
顶层方案图实现四位阵列乘法器的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。
在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。
2.1.1创建顶层图形设计文件
顶层图形文件主要由四位被乘数输入端、四位乘数输入端和八位乘积输出模块组装而成的一个完整的设计实体。
可利用Xilinx Foundation 3.1模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。
图2.1 六位阵列乘法器顶层图形文件结构
2.1.2器件的选择与引脚锁定
（1）器件的选择
由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XCV200可编程逻辑芯片。
（2）引脚锁定
把顶层图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1
所示。
表2.1 信号和芯片引脚对应关系
2.2 功能模块的设计与实现
六位阵列乘法器是以三十六个加法器模块为基础而实现的，加法器模块中还包括一个两端输入的与门和一个全加器，设计时这两个模块用原理图设计输入方式实现。
2.2.1六位阵列乘法模块的设计与实现
六位阵列乘法模块由三十六个基本加法器模块构成，共有六个被乘数输入端六个乘数输入端和十二个乘积的输出端。
加法器模块由四个两端接口的与门、两个两端接口的异或门和一个三端接口的或门构成如图2.2所示，其设计过程如下：X=X1X2X3X4X5X6
Y=Y1Y2Y3Y4Y5Y6
X*Y=Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11
（1）原理图设计输入方式
图2.2阵列乘法模块原理图
（2）创建元件图形符号
为了能在图形编辑器（原理图设计输入方式）中调用此三十六个基本加法器模块，需要为这三十六个加法器模块创建一个元件图形符号，可用Xilinx Foundation 3.1编译器的Create Symbol模块实现。
（3）功能仿真
对创建的三十六个基本加法器模块进行功能仿真，验证其功能的正确性，可
用Xilinx Foundation 3.1编译器的Simulator模块实现。
六位阵列乘法器的功能表如表2.2所示。
表2.2 阵列乘法功能表
2.2.2细胞模块的设计与实现
细胞模块是以加法器为基础的模块，它包括四个输入端分别为被乘数X、乘数Y、部分积输入PIN、进位输入CIN，相乘部分积输出用POUT表示，进位输出用COUT表示，形成的原理图设计如图2.3表示，其设计过程如下：部分积输出：POUT=(XY)PIN CIN
进位输出：CIN=XYPIN+XYCIN+PINCIN
（1）原理图设计输入方式
图2.3加法器运算原理图
（2）创建元件图形符号
为了能在图形编辑器（原理图设计输入方式）中调用此加法器，需要为加法器创建一个元件图形符号，可用Xilinx Foundation 3.1编译器的Create Symbol模块实现。
（3）功能仿真
对创建的加法器元件进行功能仿真，验证其功能的正确性，可用Xilinx Foundation 3.1编译器的Simulator模块实现。
加法器的功能仿真波形如图2.4所示。
图2.4加法器功能仿真波形
表2.3 加法器的功能表
2.3 仿真调试
仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。
（1）建立仿真波形文件及仿真信号选择
功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2.4所示。
表2.4 仿真信号选择和参数设置（举例）
（2）功能仿真结果与分析
功能仿真波形结果如图2.5所示，仿真数据结果如表2.5所示。
对表2.5与表1.1的内容进行对比，可以看出功能仿真结果是正确的，进而说明电路设计的正确性。
图2.5 功能仿真波形结果
第3章编程下载与硬件测试
3.1 编程下载
利用COP2000实验箱、XCV200实验板的编程下载功能，将得到的1037*.bit 文件下载到XCV200实验板的XCV200可编程逻辑芯片中，此时该元件可实现四位阵列乘法器的功能。
3.2 硬件测试及结果分析
利用XCV200实验板进行硬件功能测试。
一位全加器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的液晶显示管实现，其对应关系如表3.1所示。
表3.1 XCV200实验板信号对应关系
取[A]=001000 [B]=111011理论计算结果为：[A*B]=11111011000 乘积结果则在XCV200实验板上显示为如图3.1所示：
图3.1 XCV200实验板显示
参考文献
[1] 曹昕燕.EDA技术实验与课程设计［M］.北京：清华大学出版社，2006
[2] 范延滨.微型计算机系统原理、接口与EDA设计技术[M].北京：北京邮电大学出版社，2006
[3] 唐朔飞.计算机组成原理（第2版）［M］.北京：高等教育出版社，2008
附录（电路原理图）。