计算机组成原理一页开卷

①存数指令的信息流程：取指令：PC→MAR→M→MDR→IR,分析指令：Ad(IR)→MAR,执行指令：ACC→MDR→M，WR ②加法指令的信息流程：取指令：
PC→MAR→M→MDR→IR;分析指令：OP(IR)→CU；执行指令：Ad(IR)→MAR→M→MDR→XACC→ALU,同时X→ALUALU→ACC ，ACC→MDR，WR。

主存容量是256×32位，得2的28次方=256M。

故MAR=28，PC=28，MDR=32；又指令字长=存储字长=机器字长，则IR=ACC=MQ=X=32。

什么是总线？总线传输有何特点？为了减轻总线的负载，总线上的部件都应具备什么特点？
答：总线是连接各个部件的信息传输线，是各个部件共享的传输介质。

总线上信息传输的特点：某一时刻只允许有一个部件向总线发送信息，但多个部件可以同时从总线上接收相同的信息。

以CPU片内总线为例，在每个需要将信息送至总线的寄存器输出端接三态门，由三态门控制端控制什么时刻由哪个寄存器输出。

当控制端无效时，寄存器和总线之间呈高阻状态。

为什么要设置总线判优控制？常见的集中式总线控制有几种，各有何特点，哪种方式响应时间最快，哪种方式对电路最敏感？答：由于总线上连接着多个部件，而总线传输的特点就是在某一时刻，只允许有一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需用判优来解决。

常见的集中式总线控制有链式查询方式、计数器定时方式和独立请求方式三种。

链式查询方式的特点：只需很少几根线就能按一定优先次序实现总线控制，且容易扩充设备，但对电路故障很敏感。

计数器定时方式特点：计数可以从“0”开始，也可以从中止点开始，初始值还可以由程序来设置，这就可以方便地改变优先次序，增加系统的灵活性独立请求方式特点：响应时间快，优先次序控制灵活，但控制线数量多，总线控制更复杂。

三种控制方式中，独立请求方式响应时间最快，链式查询方式对电路最敏感。

3.6 试比较同步通信和异步通信。

答：同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序统一的传输周期进行信息传输，通信双方按约定好的时序联络；后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。

不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。

其中全互锁通信可靠性最高。

15. 什么是中断允许触发器？它有何作用？解：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用
3、I/O设备与主机交换信息时，共有哪几种控制方式。

简述他们的特点。

五种:1、程序查询方式是由CPU通过程序不断查询I/O设备是否已做好准备，从而控制I/O设备与主机交换信息。

2、程序中断方式倘若CPU在启动I/O设备后，不查询设备是否已准备就绪，继续执行自身程序，只是当I/O设备准备就绪并向CPU发出中断请求后予以响应，这将大大提高CPU的工作效率。

3、直接存储器存取方式（DMA）主存与I/O设备之间有一条数据通路，主存与I/O设备交换信息时，无需调用中断服务程序
4、I/O通道方式、
5、I/O处理机方式
5.21 中断向量通过什么总线送至什么地方？答：中断向量通过什么地址总线送至指令寄存器PC
5.32 设磁盘存储器转速为 3000 转/分，分 8 个扇区，每扇区存储 1KB，主存与磁盘存储器数据传送x的宽度为 16 位（即每次传送 16 位）。

假设一条指令最长执行时间是 25μs，是否可采用一条指令执行结束时响应 DMA 请求的方案，为什么？磁盘的数据传输率=(3000/60)*8*1kB = 50*8k (B/s)
则，数据总线的数据传送的频率 >= 磁盘的数据传输率，数据才不丢失。

即数据总线的数据传送的频率 f >= [(50*8k*8)bits/16bits]， f >= 200kHz。

则，每次传送数据所需时间：t<=1/200kHz 即 t<=5us. 上式表示：至少每隔5us必须传送一次数据，否则数据将丢失。

而指令最长执行时间为25us, 远大于
5us, 因此不能在指令结束时响应DMA请求。

解：（1）地址空间分配图：
系统程序区（ROM共4KB）：0000H-0FFFH
用户程序区（RAM共12KB）：1000H-FFFFH
（2）选片：ROM：选择4K×4位芯片2片，位并联
RAM：选择4K×8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH, RAM3地址范围为:3000H-3FFFH)
（3）各芯片二进制地址分配如下：
0010111111111111 RAM30011000000000000 0011111111111111 CPU和存储器连接逻辑图及片选逻辑如下图(3)所示：
设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。

写出51/128、所对应的机器数。

要求如下：将十进制数转换为二进制：x1= 51/128= 0.0110011B= 2-1 * 0.110 011B ( 1）阶码和尾数均为原码。

（1）[x1]浮=1，0001；0.110 011 000 0（2）阶码和尾数均为补码。

（2）[x1]浮=1，1111；0.110 011 000 0 （3）阶码为移码，尾数为补码。

（3）[x1]浮=0，1111；0.110 011 000 0
DMA方式特点：在i/o与主存之间开票了一条直接的数据通路，i/o交换不需要通过CPU进行，大大提高交换速度，且交换操作不影响CPU现行的执行、
方法：停止CPU访问主存，周期挪用，DMA与CPU交替访存，接口功能（1）向CPU申请DMA传送（2）处理总线控制权的转交（3）管理系统总线控制数据传送（4）确定数据传送的首地址和长度修正传送过程中的数据地址和长度（5）DMA传送结束时，给出操作完成信号。

接口类型：选择型DMA接口，多路型DMA接口。

工作过程：预处理，数据传送，后处理，分别由程序控制，周期窃取，程序中断三个技术完成。

提高访存速度的措施：单体多字系统，多行并行系统（1）排队器（2）存控标记触发器Cm(3)节拍发生器（4），控制线路高性能存储芯片（1）SDRAM(2)RDR AM(3)带Cache的DRAM
指令周期的基本概念：通常将一条指令从取出到执行完毕所需要的时间称为指令周期。

对应指令执行的三个阶段，指令周期一般分为：取指周期、取操作数周期和执行周期三个部分。

1．取指周期取指周期是取出某条指令所需的时间在取指周期中ＣＰＵ主要完成两个操作：(1)按程序计数器PC的内容取指令(2)形成后继指令的地址；取指周期=(指令的长度/存储字的长度)×主存的读/写周期我们可以用设计指令格式时缩短指令长度、设计主存时增加主存储字字宽和采用快速的主存等措施来缩短取指周期，提高取指的速度。

2．取操作数周期取操作数周期是为执行指令而取操作数所需的时间取操作数周期的长短与操作数的个数有关、与操作数所处的物理位置有关还与操作数的寻址方式有关。

取操作数周期中应完成的操作是，计算操作数地址并取出操作数。

操作数有效地址的形成由寻址方式确定。

寻址方式不同，有效地址获得的方式不同、过程不同,提供操作数的途径也不同。

因此操作数周期所进行的操作对不同的寻址方式是不相同的。

3．执行周期执行周期是完成指令所规定的操作和送结果所需的时间它与指令规定的操作复杂程序有关。

例如，一条加法指令与一条乘法指令的指令周期亦不相同。

执行周期还与目的操作数的物理位置和寻址方式有关。

状态信息中的条件码在执行周期中存入程序状态字PSW。

若该指令是转移指令，在该周期中还要生成转移地址。

指令周期常常用若干个CPU周期表示，CPU周期也称为机器周期。

由于CPU内部的操作速度较快，而CPU访问一次内存所花的时间较长，因此通常用内存中读取一个指令字的最短时间来规定CPU周期。

每个机器周期又包含若干个时钟周期。

一个指令周期包含的机器周期个数亦与指令所要求的动作有关，如单操作数指令，只需要一个取操作数周期，而双操作数指令需要两个取操作数周期。

实际上，不同的指令可以有不同的机器周期个数，而每个机器周期又可包含不同的时钟脉冲个数。

在CPU的控制中除了有取指周期、取操作数周期、执行周期外，还有中断周期、总线周期及I/O周期。

中断周期用于完成现行程序与中断处理程序间的切换，总线周期用于完成总线操作及总线控制权的转移，I/O周期完成输入输出操作。

需注意的是，指令周期中所包含的CPU周期的长度并不是相同的，因此指令周期又有定长CPU周期组成的指令周期，不定长CPU周期组成的指令周期。