数电 第4章习题及解答
数电第四章习题答案
第四章习题答案4.1 分析图4.1电路的逻辑功能解：（1）推导输出表达式Y2=X2；Y1=X1⊕X2；Y0=(MY1+X1⎺M)⊕X0A 、B 、C 、F 1、F 2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
A BCF 1F 2－被减数减 数借 位差4.3分析图4.3电路的逻辑功能 解：（1）F 1=A ⊕B ⊕C ；F 2=(A ⊕B)C+AB (2)(3)4.4 设ABCD 是一个8421BCD 码，试用最少与非门设计一个能判断该8421BCD 码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。
解：(1)列真值表10 1 1 010 1 0 100 1 0 000 0 1 110 1 1 100 0 1 000 0 0 100 0 0 0F A B C D Ø1 1 1 0Ø1 1 0 1Ø1 1 0 0Ø1 0 1 1Ø1 1 1 1Ø1 0 1 011 0 0 111 0 0 0F A B C D(2)写最简表达式F = A + BD + BC=⎺A · BD · BC&&&DBC AF&4.6 试设计一个将8421BCD码转换成余3码的电路。
（F2=⎺C⎺D+CD F1=⎺D 电路图略。
4.7 在双轨输入条件下用最少与非门设计下列组合电路：（1）F（ABC）=∑m（1,3,4,6,7）(2) F（ABCD）=∑m（0,2,6,7,8,10,12,14,15）解：F=⎺B⎺D+A⎺D+BC∑+∑m)3(φ(DCFAB,,,7,4,0(10=) ,)12),9,8,6,5,2(解：函数的卡诺图如下所示：4.10 电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11，10，01。
试设计该编码电路。
F 1=A+BF 2=BA +4.11 试将2/4译码器扩展成4/16译码器 解：A 3A 2A 1 A 0⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺Y 4 ⎺Y 5⎺Y 6⎺Y 7 ⎺Y 8⎺Y 9⎺Y 10⎺Y 11 ⎺ Y 12⎺Y 13⎺Y 14⎺Y 154.12 试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD ，输出为： F 1 ：ABCD 是4的倍数。
数电第4章习题解答张克农版
974章课后习题解答4.1 根据图题4.1中输入信号R 、S 的波形，画出图4.2.1中的基本RS 锁存器的状态变化波形。
[解]见图解4.1中Q 、Q 的波形。
4.2 根据图题4.2所给的时钟脉冲波形及输入信号R 、S 的波形，画出图4.2.6中时钟控制RS 锁存器输出Q 的波形。
[解]见图解4.2中Q 、Q 的波形。
4.3 主从JK 触发器电路结构如图题4.3.1(a)所示，设初态为0，已知CP 、J 、K 和R 的波形如图题4.3所示，试画出Q A 、Q B 的波形。
[解]见图解4.3中Q A 、Q B 的波形。
4.4 图题4.4中各触发器的初始状态Q =0，试画出在触发脉冲CP 作用下各触发器Q 端的电压波形。
[解]见图解4.4中Q 1~Q 8的波形。
图题、解4.1图题、解4.2图题、解4.3984.5画出图题4.5中Q 的波形（忽略触发器的传输延迟时间）。
[解]见图解4.5中Q 的波形。
4.6分别画出图题4.6 (a)、(b)中Q 的波形（忽略触发器的传输延迟时间，假定触发器的初始状态为0）。
【解】见图解4.6中Q 的波形。
图题、解4.4图题、解4.5图题4.699(a)(a)(b)图解4.64.7 图题4.7所示为各种边沿触发器，已知CP 、A 和B 的波形，试画出对应的Q 的波形。
（假定触发器的初始状态为0）。
【解】Q 1、Q 2、Q 3、Q 4的波形见图解4.7所示。
图题4.7100图解4.74.8 试画出图题4.8中P 的波形（忽略触发器的传输延迟时间）。
【解】P 的波形见图解4.8所示。
图解4.84.9 试分析图题4.9所示引入转换电路（在虚线框内）后，整个触发器电路的逻辑功能。
图题4.8101[解] 由于n n n Q K Q J Q +=+1,故具有JK 触发器的功能。
4.10 试用一个T 触发器及逻辑门实现一个D 触发器的功能。
【解】实现电路如图解4.10所示。
图解4.104.11试用一个D 触发器及逻辑门实现一个T 触发器的功能。
《数字电子技术基础》第四章习题答案
第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。
CP=0时，不接收D 的数据；CP=1时，把数据锁存。
(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。
(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。
A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。
DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。
1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。
数字电路_第四章答案
解：
Q （a）
图 P4.4
（b）
［P4.5］ 有一简单时序逻辑电路如图 P4.5 所示，试写出当 C=0 和 C=1 时，电路的状 态方程 Qn+1，并说出各自实现的功能。
PDF 文件使用 "pdfFactory Pro" 试用版本创建
4 时序逻辑电路习题解答
5
图 P4. 5
4 时序逻辑电路习题解答
13
Q2 Q1 Q0
（6）逻辑功能 同步六进制加法计数器
（7）自启动校验 可以自启动 ［P4.18］同步时序电路如图 P4.18 所示。 （1）试分析图中虚线框电路，画出 Q0、Q1、Q2 波形，并说明虚线框内电路的逻辑功
能。
（2）若把电路中的 Y 输出和置零端 RD 连接在一起，试说明当 X0X1X2 为 110 时，整个
J1 = Q2nQ0n
K1 = Q0 n
J 2 = Q2 nQ0 n
K 2 = Q0 n
Y = Q2 nQ0 n
（2）写出状态方程
（4）列出状态转换真值表
Q n+1 0
=
Q0 n
Q n+1 1
=
Q2 n
Q1nQ0 n
+ Q1n Q0 n
Q n+1 2
=
Q2 n
Q1nQ0 n
+ Q2 n Q0 n
Q2 n
（3）列出状态转换真值表
Q2 n
Q1 n
Q0 n
Q2 n+1 Q1n+1 Q0 n+1 Q2 n
Q1 n
Q0 n
Q2 n+1 Q1n+1 Q0 n+1
0
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。
解:图(a):;;真值表如下表所示:其功能为一位比较器。
A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。
图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。
图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。
解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。
试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。
解:该电路得输入为,输出为。
真值表如下:由此可得:完成二进制至格雷码得转换。
完成格雷码至二进制得转换。
4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。
试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。
解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。
4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。
解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。
灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。
试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。
解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。
数字电路第4章习题参考答案
Y0 Y1 Y2 Y3 CT54S138 Y4 S1 Y5 S2 Y6 S3 Y7
令S1 =“1”， S3或S2=“0”，数据D从S2 或S3输入，就可以完 成D的同相输出。
（3）产生逻辑函数F=AC+AC+B。
①用与非门配合实现
F=AC+AC+B=ABC+ABC+ABC+ABC+ABC+ABC
=m0+m1+m3+m4+m5+m6
E m1 m2 m4 m7 A B C A BC AB C ABC
（2）用1位全加器实现。 进位
A 0 B 0 C 0 D（红） 0
和
E（黄） 0
A B C
E
0
0 0 1 1 1 1
0
1 1 0 0 1 1
1
0 1 0 1 0 1
0
0 1 0 1 1 1
1
1 0 1 0 0 1
（1）1位全加器。 * 做译码器的习题，关键是知道译码器的输出均对应
一个地址变量的最小项，即 Y 0 ~ Y 7 对应 m0 ~ m7
Ai 0 0 0 0 1 1 1 1
Bi 0 0 1 1 0 0 1 1
Ci-1 0 1 0 1 0 1ቤተ መጻሕፍቲ ባይዱ0 1
Si 0 1 1 0 1 0 0 1
C i Si Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 = m1m2m4m7 0 Ci Ai Bi AiCi 1 BiCi 1 = m m m m 3 5 6 7 0
Ai 0 Bi 1 C-1 i
0 1 1 1
数字电路与数字电子专业技术课后答案第四章
第四章 逻辑函数及其符号简化1.列出下述问题的真值表，并写出逻辑表达式：(1) 有A 、B 、C 三个输入信号，如果三个输入信号中出现奇数个1时，输出信号F=1，其余情况下，输出 F= 0.(2) 有A 、B 、C 三个输入信号，当三个输入信号不一致时，输出信号F=1，其余情况下，输出为0.(3) 列出输入三变量表决器的真值表•解：(1 )(1) F=AB+ A B1⑵ F= AB+ A C(3) F= (A+B+C) (A+B+ C ) (A+ B +C) (A+ B +C ) 解： (1) AB = 00 或 AB=11 时 F=1(2) ABC110 或 111 或 001,或 011 时 F=1 (3) ABC = 100 或 101 或 110 或 111 时 F=1 3. 用真值表证明下列等式.(1) A+BC = (A+B) (A+C)(2) A BC+A B C+AB C = BC ABC +AC ABC +AB ABC (3) A B + BC + AC =ABC+ A B C ⑷ AB+BC+AC=(A+B)(B+C)(A+C)A B C F0 0 0 00 01 10 10 10 11 0 1 0 0 11 01(2 )1 B 10 0 1 10 10 10 11 11 00 11 0 1 1 (3 )1 1 0 1 A 1B C F0 00 00 01 00 10 00 11 1 1 0 0 01 011F= A B C+ A B C +A B C +ABCF= (A+B+C) ( A + B +C )F= A BC+A B C+AB C +ABC ,F 的值为“ 12.对下列函数指出变量取哪些组值时(5) ABC+ A + B + C=1证：(1 )A B C A+BC(A+B)(A+C)0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 1 11 0 0 1 11 0 1 1 11 1 0 1 1A B C ABC + ABC + ABC —BCABC + ACA B C + ABABC0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 0(5 )A B C AB+ BC3 AC ABC + A"B"C—0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 0 01 0 0 0 01 0 1 0 01 1 0 0 01 1 1 1 1ABC AB+BC+AC (A+B)(B+C)(A+C)0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 11ABC ABC + A + B + C0 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 1(5 )4. 直接写出下列函数的对偶式F'及反演式F的函数表达式(1) F=[A B(C+D)][B C D+B(C +D)](2) F= A BC + ( A +B C ) (A+C)⑶F= AB+ CD + BC + D + CE + D + E(4)F=C+AB?AB+ D解：(1) F'= [ A +B+CD]+[(B+ C+ D)?B+C D]]F = [A+ B + C D ]+[( B +C+D) ?( B +CD ]](2) F'= (A+ B + C)?[A?(B + C)AC]F = (A+ B<C)?[A?(B + C)+ A C]⑶F、=C?(A + B)+(A + B)?DF = C?(A + B) + (A + B)?D5. 若已知x+y = x+z，问y = z吗？为什么？解：y不一定等于z,因为若x=1时,若y=0,z=1,或y=1,z=0,则x+y = x+z = 1,逻辑或的特点，有一个为1则为1。
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第4章习题及解答4.1 用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解4.1所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表1Y 3A 2A 1A 0Y GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.14.3 试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图4.16（a ）所示。
题4.3 解：5线—32线译码器电路如图题解4.3所示。
ENA 0A 1A 2A 3A 4图 题解4.34.5写出图P4.5所示电路输出1F 和2F 的最简逻辑表达式。
译码器74138功能表如表4.6所示。
&01234567BIN/OCTEN &CB A 421&F 1F 2174138图 P4.5题4.5解：由题图可得：12(,,)(0,2,4,6)(,,)(1,3,5,7)F C B A m A F C B A m A====∑∑4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD 码转换为格雷码的代码转换器。
译码器74154的逻辑符号如图4.17所示。
解：设4位二进制码为3210B B B B ，4位格雷码为3210R R R R 。
根据两码之间的关系可得：332103456789101123210234510111213132101256910131403210(,,,)(8~15)(,,,)(4~11)(,,,)(2~5,10~13)(,,,)(1,2,5,6,9,10,13,14)R B B B B m B R B B B B m m m m m m m m m R B B B B m m m m m m m m m R B B B B m m m m m m m m m ========∑∑∑∑则将译码器74154使能端均接低电平，码输入端从高位到低位分别接3210B B B B 、、、，根 据上述表达式，在译码器后加3个8输入端与非门，可得2103R R R R 、、，可直接输出。
（图 略）4.9试用8选1数据选择器74151实现下列逻辑函数。
74151逻辑符号如图4.37（a ）所示。
⑴ (,,)(2,4,5,7)F A B C m =∑ ⑵ (,,)(0,6,7)F A B C M =∏⑶ (,,)()()F A B C A B B C =++⑷ (,,,)F A B C D BC ACD ACD ABCD ABCD =++++ ⑸ (,,,)(0,2,3,5,6,7,8,9)(1015)F A B C D m d =+∑∑题4.9解：如将A B C 、、按高低位顺序分别连接到数据选择器74151的地址码输入端，将数据选择器的输出作为函数值F 。
则对各题，数据选择器的数据输入端信号分别为：（注意，数据选择器的选通控制端ST 必须接有效电平，图略）⑴ 013624570,1D D D D D D D D ======== ⑵ 067123450,1D D D D D D D D ======== ⑶ 023614570,1D D D D D D D D ======== ⑷ 05142637,,1,0D D D D D D D D D D ======== ⑸ 02134567,,1,0D D D D D D D D D D ========或14.11图P4.11为4线-2线优先编码器逻辑符号，其功能见图4.3（a ）真值表。
试用两个4线-2线优先编码器、两个2选1数据选择器和一个非门和一个与门，设计一个带无信号编码输入标志的8线-3线优先编码器。
1234HPRI/BCD123X 2X 1X 0X 1A 0A EO图 P4.11题4.11解：由图4.3（a ）真值表可见，当编码器无信号输入时，1EO =，因此可以利用EO 的状态来判断扩展电路中哪一个芯片有编码信号输入。
所设计电路如图题解4.11所示，由电路可见，当高位编码器（2）的0EO =时，表示高位编码器（2）有编码信号输入，故选通数据选择器的0通道，将高位编码器（2）的码送到10YY 端；当高位编码器（2）的1EO =时，表示高位编码器（2）无编码信号输入，而低位编码器（1）有可能有编码信号输入，也可能无编码信号输入，则将低位编码器（1）的码送到10YY 端（当无编码信号输入输入时，1000YY =）。
编码器输出的最高位码，由高位编码器（2）的EO 信号取反获得。
由电路可见，1Y EO =表示无编码信号输入。
X X X X X X X X 2Y 1Y 0Y Y 图 题解4.114.13 试用一片3线—8线译码器74138和两个与非门实现一位全加器。
译码器74138功能表如表4.6所示。
题4.13解：全加器的输出逻辑表达式为：111(,,)()()(1,2,4,7)i i i i i i i i i i i i i i S A B C A B AB C A B AB C m ---=+++=∑11(,,)()(3,5,6,7)i i i i i i i i i i i C A B C A B A B C A B m --=++=∑式中，i i AB 、为两本位加数，1iC -为低位向本位的进位，i S 为本位和， i C 为本位向高位的进位。
根据表达式，所设计电路如图题解4.13所示。
C B A S i1图 题解4.13C i4.15 写出图P4.15所示电路的输出最小项之和表达式。
F (a,b,c,d )图P4.15题4.15解：()()S ab ab CI ab ab CI ab ab =+++=+()CO ab ab CI ab a b ab =++=⊕+＝a b +0()()D S CO ab ab a b ab =⊕=+⊕⊕+ 10D D = 23D CO D CO ==(,,,)(1,3,5,6,9,10,12,14)F a b c d m =∑4.17 试完善图4.47所示电路设计，使电路输出为带符号的二进制原码。
题4.17解：由于加减器的输入均为二进制正数，所以，当1S =电路作加法时，输出一定为正，这时图4.47中的4C 表示进位。
当0S =时，电路作减法运算，电路实现22()()P Q -功能。
由例4.15分析可知，当22()()0P Q -≥时，41C =，电路输出4321Y Y Y Y 即为原码；当22()()0P Q -<时，40C =，应将电路输出4321Y Y Y Y 取码，使其成为原码。
设电路符号位为F ，进位位为5Z ，可写出F 和5Y 的表达式为4F SC =，54Y SC =。
当1F =时，须对4321Y Y Y Y 取码。
所设计电路如图题解4.17所示。
S图 题解4.17Z 1Z 2Z 3Z 4Z 5F*4.19 试用两片4位二进制加法器7483和门电路设计一个8421BCD 码减法器，要求电路输出为带符号的二进制原码。
7483的逻辑符号如图4.46(b)所示。
（提示：BCD 码减法和二进制减法类似，也是用补码相加的方法实现，但这里的补码应是10的补，而不是2的补。
求补电路可用门电路实现）题4.19解：（解题思路）首先利用两片4位二进制加法器7483和门电路设计一个BCD 码加法器（见例4.16）。
由于用加法器实现减法运算，须对输入的减数取10的补，另外，还须根据BCD 码加法器的进位信号的状态来决定是否对BCD 码加法器输出信号进行取补。
所设计的电路框如图题解4.19所示。
图中，A 为被减数，B 为减数，Y 为差的原码，G 为符号位。
com10s 为求10的补码电路，该电路可根据10的补码定义，通过列真值表，求逻辑表达式，然后用门电路或中规模组合电路（如译码器）实现。
bcdsum 为BCD 码加法器，可利用例4.16结果，也可自行设计。
selcom10s 为判断求补电路，当bcdsum 输出进位信号C 为1时，表示结果为正，Y S =；当C 为0时，表示结果为负，Y 应是S 的10 的补码，利用com10s 电路和数据选择器，很容易完成该电路设计。
（电路详解略）ABY 图 题解4.19G4.23 试用一片双4选1数据选择器74HC4539和一片3线-8线译码器74138构成一个3位并行数码比较器。
要求：电路输入为两个3位二进制数，输出为1位，当输入两数相同时，输出为0，不同时输出为1。
数据选择器74HC4539功能表见图4.34(b)所示，译码器74138功能表如表4.6所示。
题4.23解：首先将双4选1数据选择器74HC4539连接成8选1数据选择器，如图4.36所示。
8选1数据选择器和3线-8线译码器74138构成的并行数码比较器如图题解4.23所示。
图中，210A A A A =和210B B B B =为两个需比较的二进制数，A 被加到数据选择器的地址输入端，B 被加到译码器的输入端，容易看出，当210210A A A B B B =时，数据选择器的输出0F =；当210210A A A B B B ≠时，1F =。
图 题解4.231F4.25 试用一片4位数值比较器74HC85构成一个数值范围指示器，其输入变量ABCD 为8421BCD 码，用以表示一位十进制数X 。
当X ≥5时，该指示器输出为1。
否则输出为0。
74HC85功能表如表4.15所示。
题4.25解：该题最简单的解法是利用4位数值比较器74HC85将输入的8421BCD 码与4比较，电路图如图题解4.25所示。
图 题解4.25A 0A 1A 2A 3100F4.27 试用4位数值比较器74HC85和逻辑门，设计一个能同时对3个4位二进制数进行比较的数值比较器，使该比较器的输出满足下列真值表要求(设3个二进制分别为：20123)(x x x x X =,20123)(y y y y Y =,20123)(z z z z Z =。