EDA复习要点全完整版
EDA期末复习资料大全
一1．一般把EDA技术的发展分为MOS时代、MOS时代和ASIC三个阶段。
2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3．EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。
4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。
5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。
6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
7．以EDA方式设计实现的电路设计文件，最终可以编程下到FPGA 和CPLD 芯片中，完成硬件设计和验证。
8．MAX+PLUS的文本文件类型是（后缀名）.VHD。
9．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录。
10．VHDL源程序的文件名应与实体名相同，否则无法通过编译。
2、1、PLD：可编程逻辑器件CPLD：复杂可编程逻辑器件2、HDL：硬件描述语言VHDL：甚高速集成电路硬件描述语言3、LUT：查找表（Look Up table）4、ASIC:专用集成电路5、SOC：片上系统6、IP CORE：知识产权核7、FPGA：现场可编程门阵列8、JTAG：联合测试行动组9、EAB：嵌入式阵列快10、LE（LC）：逻辑单元11、SOPC：可编程片上系统12、EDA：电子设计自动化13、FSM：有限状态机14、BST：边界扫描测试15、M4K：Altera公司Cyclone系列FPGA中的嵌入式存储器模块16、RTL：寄存器传输级17、MV：混合电压18、PLD：可编程逻辑器件19、std_logic_vector：一种数组型数据类型，其中每位数据均为std_logic型。
20、one-hot：一种有限状态机的编码形式。
状态机的每个状态都用一个触发器来表示，即在每个状态只有对应触发器置“1”，其他触发器均置“0”。
EDA复习资料
第1章1.EDA技术：2.①硬件实现：大规模集成电路制造技术、IC版图设计、ASIC测试和封装、FPGA和CPLD编程下载、自动测试）②计算机辅助工程（计算机辅助设计CAD计算机辅助制造CAM计算机辅助测试CAT计算机辅助工程CAE）3.EDA电子设计自动化，SOC单片电子系统，HDL硬件描述语言，SOP标准操作程序，FPGA现场可编程序门阵列，CPLD复杂可编程逻辑器件4.FPGA和CPLD开发效率高，成本低，可编程5.EDA是微电子技术和现代电子设计技术的结合6.EDA发展：①电子设计成果以自主知识产权的方式得以明确表达成为可能②在仿真验证和设计方面都支持标准硬件描述语言的功能强大的EDA软件不断推出③电子技术全方位进入EDA时代7.利用EDA进行电子系统设计的最后目标：完成专用集成电路ASIC或印制电路板的设计和实现8.掩模ASIC分类：门阵列ASIC、标准单元ASIC、全定制ASIC9.FPGA和CPLD直接面向用户，具有极大的灵活通用性，使用方便，硬件测试和实现快捷，开发效率高，成本低。
10.H DL分类：VHDL、Verilog HDL（主流）、System Verilog、System C（未来）11.综合定义：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程12.传统的电子设计技术是自底向上的，特点是首先关注并解决底层硬件的可获得性自顶向下：在整个设计流程中各环节逐步求精的过程，从自然语言说明到HDL的系统行为，从描述系统的分解，RTL模型的建立，门级模型产生到最终的可以物理布线实现的底层电路。
13.自顶向下设计流程；设计说明书→建立HDL行为模型→HDL行为仿真→HDC-RTL级建模→前端功能仿真→逻辑综合→测试向量生成→功能仿真→结构综合→门级时序仿真→硬件测试→设计完成14.E DA仿真：时序仿真、功能仿真15.E da开发流程；原理图/HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试16.标准单元法必须预建完善的版图单元库，库中包括以物理版图级表达的各种电路元件和电路模块“标准单元”17.常用的HDL仿真器有ModelSim、Active HDL，VCS，NC-Sim18.I P(自主知识产权核)分类：①软IP（用硬件描述语言描述的功能块）②固IP（完成了综合的功能块）③硬IP（提供设计的最终阶段产品：掩模）19.I P内涵：①必须是为了易于重用而按嵌入式应用专门设计的②必须实现IP模块的优化设计20.优化的目标：芯片的面积最小，运算速度最快，功率消耗最低，工艺容差最大21.E DA工具：设计输入编辑器、仿真器、HDL综合器、适配器、下载器22.设计输入：①图形输入（原理图输入、状态图、波形图输入）②HDL文本输入ASIC设计流程：系统规格说明→系统划分→逻辑设计与综合→综合后仿真→版图设计→版图验证→参数提取后仿真→制版和流片→芯片测试。
EDA复习比较完整的
“比较完整了”EDA复习简答1. EDA的设计流程方案设计，系统规划，代码输入，编译器，功能仿真，综合器，时序仿真，适配器，编程文件，硬件测试2. 竞争与冒险产生、判断及如何处理产生：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。
判断：1）代数法：逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，就具备了竞争条件。
2）卡诺图法：只要在卡诺图中存在两个相切但不相交的圈（“0”冒险是1构成的圈，“1”冒险是0构成的圈），就会产生冒险。
处理方法：1）修改设计法: a、代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子；b、卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来。
2）选通法: 在电路中加入选通信号，在输出信号稳定后，选通允许输出，从而产生正确输出；3）滤出法: 由于冒险脉冲是一个非常窄的脉冲，一二可以在输出端接一个几百微法的电容，将其滤出掉。
3、TTL与CMOS兼容问题由于电路相互之间的电源电压和输入、输出电平及负载能力等参数不同，因此他们之间的连接必须通过电平转换或电流转换电路，使前级器件的输出的逻辑电平满足后级器件对输入电平的要求，并不得对器件造成损坏。
逻辑器件的接口电路主要应注意电平匹配和输出能力两个问题，并与器件的电源电压结合起来考虑。
1）ＣＭＯＳ到ＴＴＬ的连接需要进行电流匹配。
2）ＴＴＬ到ＣＭＯＳ的连接需要进行电压匹配。
4、EDA的烧写方式1）按计算机接口：串口下载，并口下载，USB口下载等方式2）按器件：CPLD编程，FPGA下载，存储器编程EPC1、EPC2等。
5、同步电路与异步电路的判断1）同步电路是说电路里的时钟相互之间是同步的。
2）异步电路主要是组合逻辑电路，没有统一的时钟。
所以只要判断时钟是否同步，就可分辨同步或者异步。
EDA复习资料
EDA复习基础知识要点1.EDA的概念EDA（电子设计自动化）是现代电子设计技术的核心。
EDA就是依靠功能强大的电子计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、化简、分割、综合优化仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子线路的功能。
2.EDA的发展阶段CAD是EDA技术发展的早期阶段，此阶段仅仅使用计算机进行辅助绘图工作。
CAE是在CAD的工具逐步完善的基础上发展起来的，它开始用计算机将许多单点工具集成在一起使用。
20世纪90年代电子技术的飞速发展促使现在的EDA技术的形成。
出现了EDA设计的概念，并发展至今天。
3.EDA设计流程①设计准备②设计输入③设计处理④设计校验⑤器件编程⑥器件验证4.设计输入的三种方式①原理图方式②文本输入方式③波形输入方式5.设计处理的步骤①设计编译和检查（信号线有无漏接，信号有无双重来源，关键词有无错误）②优化设计和综合③适配和分割④布局和布线⑤生成编程数据文件6.常用对应的后缀名①原理图文件.bdf②VHDL语言文件.vhd③Verilog HDL文件.v④仿真波形文件.vwf7.可编程逻辑器件的分类①按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件LDPLD和高密度可编程逻辑器件HDPLD两类。
LDPLD 通常是指早期发展起来的、集成密度小于1000门/片左右的PLD如ROM、PLA、PAL和GAL等。
HDPLD包括可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件CPLD（Complex PLD）和FPGA三种，其集成密度大于1000门/片。
如Altera公司的EPM9560，其密度为12000门/片，Lattice公司的pLSI/ispLSI3320为14000门/片等。
EDA复习重点
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? P5什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级，即从行为域到结构域的综合，即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
综合在电子设计自动化中的地位是什么? 答：是核心地位（见图1-3）。
综合器具有更复杂的工作环境，综合器在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将VHDL程序转化成电路实现的相关信息。
1-5 IP在EDA技术的应用和发展中的意义是什么? P11~12答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。
1-6 叙述EDA的FPGA/CPLD设计流程，以及涉及的EDA工具及其在整个流程中的作用设计流程：1.设计输入(原理图/HDL文本编辑)；2.综合；3.适配；4.时序仿真与功能仿真；5.编程下载；6.硬件测试。
工具及作用：设计输入编辑器（作用：接受不同的设计输入表达方式，如原理图输入方式、状态图输入方式、波形输入方式以及HDL的文本输入方式。
）；HDL 综合器（作用：HDL综合器根据工艺库和约束条件信息，将设计输入编辑器提供的信息转化为目标器件硬件结构细节的信息，并在数字电路设计技术、化简优化算法以及计算机软件等复杂结体进行优化处理）；仿真器（作用：行为模型的表达、电子系统的建模、逻辑电路的验证及门级系统的测试）；适配器（作用：完成目标系统在器件上的布局和布线）；下载器（作用：把设计结果信息下载到对应的实际器件，实现硬件设计）。
EDA复习要点
第1章 EDA技术概述1. EDA：EDA(Electronic Design Automation)电子设计自动化，EDA技术依赖于强大的计算机，在EDA工具软件平台上，对以HDL(Hardware Description Language--硬件描述语言)为系统逻辑描述手段完成的设计文件，自动完成逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线)，以及逻辑优化和仿真测试等项功能，直至实现既定性能的电子线路系统功能。
2. EDA的设计输入有：图形输入方式：原理图输入，状态图输入；HDL文本输入：VHDL，Verilog3. 常用缩写FPGA(Field Programable Gate Araay)CPLD(Complex Programmable Logic Device)ASIC(Application Specific Interated Circuit)SOC(System on a Chip)SOPC(System-on-a-Programmable-Chip)HDL(Hardware Description Language)IP(Intellectual Property)CAD(Computer Aided Design)CAM(Computer Aided Manufacturing)CAT(Computer Aided Test)CAE(Computer Aided Engineering)CAA(Computer Aided Analysis)4．综合(Synthesis)：将用行为和功能层次表达的系统转换成低层次的便于具体实现的模块组合装配过程。
整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。
5．适配：适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。
EDA复习要点
EDA复习要点
1、深入了解自顶向下设计的概念
VERILOG C
2 、了解PLD结构的“与——或”阵列，能根据要求在“与——或”阵列结构上编程
3、FPGA和CPLD的在结构上的区别，编程下载上的区别
4、端口模式定义（注意赋值上的区别），信号定义（重点是wire和reg）
5、赋值语句assign 进程语句always@()
6、并行和顺序执行
7、块语句beigin….end 和fork….join
8、条件语句case和if 条件语句的不完备性
9、阻塞赋值和非阻塞赋值
10、元件例化
11、进程语句中对同一信号进行多次驱动
12、三态端口和双端口
13、同步加载和复位以及异步加载和复位
14、分频设计（编程）
15、给出状态图，编写有限状态机程序
16、数据类型（整型寄存器型）
资源优化和速度优化
条件编译
18、$display $strobe $monitor
Initial
延时
时钟信号的产生
仿真程序的编写。
EDA基础知识复习要点
EDA基础知识复习要点EDA（探索性数据分析）是指对数据集进行初步的探索，以了解数据的特征、相互关系和隐藏的模式。
它是数据分析的重要环节，可以帮助我们发现数据中的特殊特征、异常值和缺失值，为后续的建模和决策提供基础。
下面是EDA基础知识的复习要点。
1.数据集的基本情况-数据集的大小和维度：了解数据集包含的样本数量和特征数量。
-数据类型和缺失值：检查每个特征的数据类型并确定是否存在缺失值。
-数据的摘要统计信息：计算每个特征的基本统计指标，如均值、中位数、标准差等。
-数据可视化：使用直方图、箱线图、散点图等可视化工具来展示数据的分布和异常值。
2.数据的清洗和预处理-处理缺失值：根据缺失值的情况选择适当的方法填充或删除缺失值。
-处理重复值：检查是否存在重复的样本或特征，并根据需要删除或合并重复值。
-异常值处理：通过设定阈值或使用统计方法来检测和处理异常值。
-标准化和归一化：对于数据集中的数值型特征，可以进行标准化或归一化处理，使其具有相同的尺度。
3.特征工程-特征选择：根据特征的重要性和相关性选择最相关的特征，减少特征的维度。
-特征构建：使用原始特征衍生出新的特征，例如添加多项式特征、交互特征等。
4.数据探索-变量间的关系：分析变量之间的相关性和因果关系，帮助了解特征之间的影响。
-群组分析：将数据集中的样本划分为不同的组群，发现数据的内在结构和模式。
-关键性因素：识别影响特定结果的重要因素，找到数据集中的关键趋势和影响因素。
5.可视化分析-直方图：显示定量变量的分布情况，帮助了解数据的偏态和尾部情况。
-箱线图：显示定量变量的中位数、上下四分位数和异常值，有助于观察数据的离散情况。
-散点图：显示两个变量之间的关系，帮助检测变量之间的线性关系或异常值。
-折线图：显示变量随时间变化的趋势，用于分析时间序列数据。
6.结果解释和报告-对EDA结果进行总结和解释，包括数据集的特点、重要特征、异常值等。
-以清晰和可视化的方式呈现结果，如使用图表、表格等形式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
E D A复习要点全集团标准化办公室：[VV986T-J682P28-JP266L8-68PNN]25、VHDL常用的预定义数据类型有哪几种，分别在哪些程序包中如何调用26、答：布尔（BOOLEAN）数据类型，位（BIT）数据类型，位矢量（BIT_VECTOR）数据类型，字符（CHARACTER）数据类型。
27、28、数据类型的转换有哪几种方法？P114函数转换法、类型标记转换法和常数转换法。
29、30、可以构成标识符的字符有？有效的字符：（1）包括26个大小写英文字母，数字0～9以及下划线“_”。
（2）任何标识符必须以英文字母开头。
（3）必须是单一下划线“_”，且其前后都必须有英文字母或数字。
（3）标识符中的英文字母不分大小写。
（4）允许包含图形符号（如回车符、换行符等），也允许包含空格符。
（5）VHDL的保留字不能用于作为标识符使用。
31、32、可编程器件（PLD）分为哪两类33、答：根据编程特性分为一次编程和重复编程两类34、35、标准逻辑位数据类型常用的数值有哪几种？‘U’--未初始化的，‘X’--强未知的，‘0’--强0，‘1’--强1，‘Z’--高阻态，‘W’--弱未知的，‘L’--弱0，‘H’--弱1，‘-’--忽略。
36、37、完整的条件语句将产生什么电路，不完整的条件语句将产生什么电路38、完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路39、40、信号和变量有什么区别？P121（1）信号赋值至少有δ延时，而变量赋值没有延时。
（2）信号除当前值外有许多相关的信息，而变量只有当前值。
（3）进程对信号敏感而对变量不敏感。
（4）信号可以是多个进程的全局信号；而变量只在定义它们的顺序域可见（共享变量除外）。
（5）信号是硬件中连线的抽象描述，它们的功能是保存变化的数据和连接子元件，信号在元件的端口连接元件。
变量在硬件中没有类似的对应关系，它们用于硬件特性的高层次建模所需要的计算中。
（6）信号赋值和变量赋值分别使用不同的赋值符号“<=”和“：=”，信号类型和变量类型可以完全一致，也允许两者之间相互赋值，但要保证两者的类型相同。
41、42、VHDL作为工业标准，是由那个机构制定并公布的。
IEEE43、44、实体部分的端口模式有四个类型。
O U T单向输出端口I N单向输入端口I N O U T输入输出双向端口BUFFER 反馈式双向端口45、46、从执行方式看VHDL的基本描述语句包括哪两大基本描述语句？顺序语句并行语句47、48、VHDL文件存盘时，其主文件名应与实体名一致，扩展名应为什么呢49、.VHD50、51、硬件描述语言(HDL)的种类很多？ABEL-HDL,AHDL,VHDL,Verilog-HDL.52、53、EDA技术的含义。
EDA技术就是以计算机为工作平台、以EDA软件工具为开发环境、以硬件描述语言为设计语言、以ASIC(Application Specific Integrated Circuits)为实现载体的电子产品自动化设计的过程54、55、目前较流行的集成EDA开发环境（软件）有那些？同第5题56、57、简述EDA技术的CPLD/FPGA的设计流程。
58、59、写出实体中的PORT语句结构并说明其作用。
实体端口说明的一般书写格式如下：PORT(端口名：端口模式数据类型；...端口名：端口模式数据类型）；作用：由PORT语句引导的端口说明语句是对一个设计实体界面的说明。
端口为设计实体和外部环境的动态通信提供通道。
60、61、简述EDA技术经历了那几个发展阶段。
1）．CAD（计算机辅助设计）阶段2）．CAE(计算机辅助工程）阶段3)．ESDA（电子系统设计自动化）阶段62、63、写出元件例化语句语句格式，并说明其作用。
元件例化语句由两部分组成，第一部分是对一个现成的设计实体定义为一个元件，语句的功能是对待调用的元件作出调用声明，它的最简表达式如下所示：COMPONENT 元件名 ISPORT (端口名表) ；END COMPONENT 文件名；元件例化语句的第二部分则是此元件与当前设计实体(顶层文件)中元件间及端口的连接说明。
语句的表达式如下：例化名 : 元件名 PORT MAP( [端口名 =>] 连接端口名,...);64、65、试比较图形输入法和文本输入法有何优缺点？66、67、68、结构体的语言格式与作用。
ARCHITECTURE 结构体名OF 实体名 IS(说明语句) 用来说明和定义数据对象，类型等,可省略BEGIN(功能描述语句) 用来描述内部电路功能的,不可省略END ARCHITECTURE 结构体名；结构体用来描述设计实体的结构或行为，即描述一个实体的功能，把设计实体的输入和输出之间的联系建立起来。
69、70、写出PROCESS语句结构的一般表达格式？71、PROCESS语句格式PROCESS语句的表达格式如下：［进程标号：］PROCESS［（敏感信号参数表）］［IS］［进程说明部分］BEGIN顺序描述语句END PROCESS［进程标号］；72、73、进程语句的设计(或使用)要点？P140（1）（2）虽然同一结构体中的进程之间是并行运行的，但同一进程中的逻辑描述语句则是顺序运行的，因而在进程中只能设放置顺序语句。
（3）（4）进程的激活必须由敏感信号表中定义的任一敏感信号的变化来启动，否则必须有一显式的WAIT语句来激活。
（5）（6）结构体中多个进程之所以能并行同步运行，一个很重要的原因是进程之间的通信是通过传递信号和共享变量值来实现的。
（7）（8）进程是重要的建模工具。
进程结构不但为综合器所支持，而且进程的建模方式将直接影响仿真和综合结果。
74、75、并行信号赋值语句有哪几种其语句格式为何76、1）2）简单信号赋值语句赋值目标<=表达式；3）4）条件信号赋值语句赋值目标<=表达式1 WHEN 赋值条件1 ELSE表达式2 WHEN赋值条件2 ELSE...表达式n；3）选择信号赋值语句的语句格式如下：WITH 选择表达式SELECT赋值目标信号<=表达式1 WHEN 选择值1,表达式2 WHEN 选择值2,...表达式n WHEN 选择值n；77、78、EDA技术常用的输入方法有？原理图输入 HDL文本输入e d a设计输入的三种形式：原理图输入，状态输入，波形输入79、80、什么是实体和结构体，其功能是什么？实体是一个设计实体的表层设计单元，其功能是对这个设计体与外部电路进行接口描述。
它规定了设计单元的输入输出接口信号或引脚，是设计实体经封装后对外界的一个通信界面。
结构体用来描述设计实体的结构或行为，即描述一个实体的功能，把设计实体的输入和输出之间的联系建立起来。
81、82、MAX+pulsⅡ的原理图输入法、文本输入法、波形输入法生成的文件扩展名为？83、原理图输入法生成的文件扩展名为*.gdf文本输入法生成的文件扩展名为*.vhd波形输入法生成的文件扩展名为*.scf84、85、VHDL的操作符有那几大类每一类的操作符分别是什么每一类操作符可以对那些数据进行操作（运算）见最后的图86、87、VHDL操作符的优先级？最后的图88、89、结构体常见的功能语句有那些？信号（SIGNA）、数据类型（TYPE）、常数（CONSTANT）、元件（COMPONENT）、函数（FUNCTION）和过程（PROCEDURE）等加以说明的语句。
90、91、子程序分为那两类，其结构为什么。
P152-153子程序包括过程和函数，包括过程(可单独存在，多个返回值，有输入/出、双向参数，一般看做一种语句结构)和函数(作为语句的一部分调用，一个返回值，所有参数都是输入参数，看作表达式的一部分)，可在VHDL的结构体或程序包中任何位置调用子程序。
92、93、VHDL的标识符由什么构成。
.同13题94、95、CASE语句的一般形式？在使用当中的注意事项。
P125-126co,so:OUT STD_LOGIC);END ENTITY h_sub ;ARCHITECTURE fh1 OF h_sub ISBEGINso<=a XOR b;co<=NOT a AND b;END ARCHITECTURE fh1;--或门描述LIBRARY IEEE;USE ENTITY or2a ISPORT(a,b:IN STD_LOGIC;c:OUT STD_LOGIC);END ENTITY or2a;ARCHITECTURE one OF or2a ISBEGINc<=a OR b;END ARCHITECTURE one;--全减器描述LIBRARY IEEE;USE USE ENTITY f_sub1 ISPORT(x,y,sub_in:IN STD_LOGIC;sub_out,diff:OUT STD_LOGIC);END ENTITY f_sub1 ;ARCHITECTURE strl OF f_sub1 ISCOMPONENT h_subPORT(a,b:IN STD_LOGIC;co,so:OUT STD_LOGIC);END COMPONENT;COMPONENT or2aPORT(a,b:IN STD_LOGIC;c:OUT STD_LOGIC);END COMPONENT;SIGNAL d,e,f:STD_LOGIC;BEGINu1:h_sub PORT MAP(x,y,d,e);u2:h_sub PORT MAP(e,sub_in,f,diff);。