边界扫描测试

合集下载

边界扫描测试技术

IEEE1149.1-1990标准，要求在集成电路中加入边界扫描电路，在板级测试时，可以在主控器的控制下，构成一条在集成电路边界绕行的移位寄存器链，对板内集成电路的所有引脚进行扫描，通过将测试数据串行输入到该寄存器链的方法，检查发现PCB上的器件焊接故障和板内连接故障。

IEEE1149.1定义了边界扫描器件的四线测试访问端口（TAP）：TDI、TDO、TCK、TMS，常称为JTAG接口。

TDI（测试数据输入）、TDO（测试数据输出）、TCK（测试时钟）、TMS （测试模式选择）。

TAP控制器支持的几种测试模式：外测试，内测时，运行测试等等。

具有边界扫描功能器件的每一个引脚都与一个串行移位寄存器（SSR）的单元相接，称为边界扫描单元。

边界扫描单元连在一起构成一个移位寄存器链，用于控制和检测器件引脚。

IEEE1149.1标准测试结构：TAP、TAP控制器、指令寄存器和数据寄存器。

TAP控制器由TCK和TMS控制。

在测试逻辑内部，一系列边界扫描指令寄存器以及解码逻辑处于TAP控制器控制之下，并将TDI信号经过可控的延迟之后从TDO输出。

指令寄存器用于设置数据寄存器(Data Register)的工作模式。

有两种数据寄存器必须存在，一是旁路寄存器（Bypass Register），而是边界寄存器(Boundary Register)。

TAP控制器：包含16个状态的有限状态机，由TCK上升沿采样的TMS状态来控制。

指令寄存器：指令寄存器由串行移位寄存器和并行锁存寄存器组成，长度等于器件边界扫描测试指令的长度。

指令寄存器的行为由TAP控制器的状态决定，根据移入指令的内容将某一数据寄存器连接到TDI和TDO之间。

在进行测试操作时，测试指令首先经TDI移入指令寄存器，然后送入指令锁存器，最后TAP控制器将锁存器中的指令译码后，配合其输出信号来控制其它扫描逻辑。

数据寄存器：1.旁路寄存器不需要并行锁存寄存器，且长度只由1位。

BoundaryScan测试原理及实现

Boundary Scan测试原理及实现什么是边界扫描(boundary scan)?什么是边界扫描(boundary scan)?边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不在适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。

这些CELL准许你去控制和观察每个输入/输出引脚的状态。

当这些CELL连在一起就形成了一个数据寄存器链(data register chain),我门叫它边界寄存器(boundaryregister)。

除了上面的移位寄存器外，在IC上还集成测试访问端口控制器(TAP controller),指令寄存器(Instruction register)对边界扫描的指令进行解码以便执行各种测试功能。

旁路寄存器(bypass register)提供一个最短的测试通路。

另外可能还会有IDCODE register 和其它符合标准的用户特殊寄存器。

边界扫描器件典型特征及边界扫描测试信号的构成。

如果一个器件是边界扫描器件它一定有下面5个信号中的前四个：1．TDI (测试数据输入)2．TDO (侧试数据输出)3．TMS (测试模式选择输入)4．TCK (测试时钟输入)5．TRST (测试复位输入，这个信号是可选的)TMS,TCK,TRST构成了边界扫描测试端口控制器(TAP controller)，它负责测试信号指令的输入，输出，指令解码等，TAP controller是一个16位的状态机，边界扫描测试的每个环节都由它来控制，所以要对TAP controller有一个比较清楚的了解。

在后续的文章中还会向大家介绍边界扫描的其它方面。

边界扫描为开发人员缩短开发周期，并且提供良好的覆盖率和诊断信息。

在不了解Boundary scan的目的：Boundary scan是一种用于测试数字集成电路的技术，它能找出，开路，短路，和功能不良的数字器件，另外它还能完成一些功能测试。

边界扫描测试原理

边界扫描测试原理边界扫描测试是一种黑盒测试方法，其中测试人员专注于程序的边界条件。

该方法旨在检测程序在处理边界条件时是否存在问题，例如程序的最大和最小输入值，以及输入值与最大和最小值之间的情况。

边界扫描测试方法适用于各种程序，包括软件应用程序、Web应用程序和嵌入式系统等。

边界扫描测试方法可以确保程序在处理边界条件时具有正确的行为，并且不会出现错误或异常情况。

这种测试方法可以帮助测试人员发现程序的潜在缺陷，并且可以改进程序的质量和可靠性。

边界扫描测试方法通常包括以下步骤：1. 确定输入值的最大和最小值测试人员需要确定程序所期望的最大和最小输入值。

这可以通过查看程序的规范或文档来实现。

如果程序没有明确的规范或文档，则测试人员需要自己确定最大和最小值。

2. 确定输入值与最大和最小值之间的情况测试人员需要确定输入值与最大和最小值之间的情况。

例如，如果程序要求输入数字，则测试人员需要确定输入数字的最大和最小值，并确定输入数字与这些值之间的情况。

3. 编写测试用例测试人员需要编写测试用例来测试程序的边界条件。

测试用例应包括最大和最小输入值以及输入值与最大和最小值之间的情况。

测试用例应覆盖所有可能的情况，并且应该能够测试程序的所有功能。

4. 运行测试用例测试人员需要运行测试用例并记录测试结果。

如果测试用例中出现错误或异常情况，则测试人员需要将其记录下来并报告给开发人员。

5. 分析测试结果测试人员需要分析测试结果，并确定程序在处理边界条件时是否存在问题。

如果存在问题，则测试人员需要将其报告给开发人员，并协助开发人员解决问题。

总结边界扫描测试方法是一种有效的黑盒测试方法，可以帮助测试人员发现程序在处理边界条件时的潜在缺陷，并改进程序的质量和可靠性。

边界扫描测试方法需要测试人员确定输入值的最大和最小值，并编写测试用例来测试程序的边界条件。

测试人员需要运行测试用例，并记录测试结果。

最后，测试人员需要分析测试结果，并将问题报告给开发人员。

jtag边界扫描的概念

jtag边界扫描的概念
边界扫描（Boundary Scan）是一种测试技术，用于在集成电路板内进行测试，特别是对于那些无法通过传统的测试方法进行测试的复杂电路板。

它利用在每个芯片的输入输出管脚上增加的移位寄存器单元（Boundary-Scan Register Cell），这些寄存器单元分布在芯片的边界上，被称为边界扫描寄存器。

在JTAG调试中，边界扫描是一个非常重要的概念。

当需要调试芯片时，这些寄存器将芯片与外围电路隔离，实现对芯片输入输出信号的观察和控制。

对于输入管脚，可以通过与之相连的边界扫描寄存器单元把数据加载到该管脚中；对于输出管脚，可以通过与之相连的边界扫描寄存器“捕获”（CAPTURE）该管脚上的输出信号。

正常运行状态下，这些边界扫描寄存器单元对芯片是透明的，所以正常的运行不会受到影响。

另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。

它可以串行地输入和输出，通过相应的时钟信号和控制信号，实现对处在调试状态下的芯片的输入和输出状态的观察和控制。

一般的芯片都会提供几条独立的边界扫描链，对边界扫描链的控制主要是通过TAP（Test Access Port）Controller来完成。

以上内容仅供参考，如需更多信息，建议查阅相关文献或咨询专业人士。

集成电路边界扫描测试中的电路网表结构分析

集成电路边界扫描测试中的电路网表结构分析集成电路边界扫描测试（Boundary Scan Testing，BST）是一种广泛应用于VLSI设计和制造中的测试技术。

BST是一种将测试功能集成到复杂的芯片设计中的方法，它可以诊断集成电路中的任何一个缺陷，从而提高产品的质量和性能。

BST采用的核心技术是边界扫描技术（Boundary Scan），用于测试芯片的连接性、可编程逻辑器件（Programmable Logic Devices，PLD）和电路的故障诊断。

在BST中，电路网表结构分析是非常关键的一个步骤。

电路网表结构指的是VLSI集成电路中各个模块相互连接的电路线路结构，也就是电路的物理连接方式。

电路网表结构分析的主要目的是找出部分设计错误和模块之间的错误连接，以确保VLSI集成电路在边界扫描测试过程中能够被正确地测试。

电路网表结构分析需要一些专门的工具和软件来实现。

首先，我们需要对VLSI集成电路进行仿真和验证，确定其运行正确。

然后，需要将电路分解成多个模块和其相应的边界扫描单元（Boundary Scan Cells）。

Boundary Scan Cells是一种可设置逻辑器件，可以被串联到某个端口上，常常与电路网表结构密切相关。

在电路网表结构分析的过程中，我们需要同时验证电路网表结构和单元测试。

我们可以通过检查边界扫描链上的信号线路和寄存器电路是否正确来检测电路网表结构错误。

如果有任何电路连接错误，那么边界扫描测试将无法在这些错误地连接的边界扫描单元上进行正确测试，从而导致电路测试失败。

电路网表结构分析在VLSI设计过程中非常重要，它可以帮助我们找出设计中的错误和潜在的问题，最终确保集成电路在真正的测试前可以顺利进行边界扫描测试，从而提高产品的质量和性能。

在今后的VLSI设计工作中，电路网表结构分析将继续发挥重要作用，帮助人们设计出更加合理、优秀的电路设计。

边界扫描测试系统

边界扫描测试系统一、IEEE1149.1产生的背景当今电子制造商正面临着越来越大的降低成本、提高质量及缩短生产周期的压力，电路板越来越密、器件越来越复杂、电路性能要求也越来越苛刻，这一切直接导致了电子器件的生产商和电子产品的制造商都在倾向于采用最新的器件技术，如GA、CSP、TCP 等更小的封装，以更小的体积提供更强的功能。

但是随之而来的接入问题却日益成为测试的巨大障碍。

为了解决此类问题，IEEE1149.1———边界扫描测试技术应运而生。

二、边界扫描测试的原理边界扫描测试是一种可测试结构技术，它采用集成电路的内部外围所谓的“电子引脚”（边界）模拟传统的在线测试的物理引脚，对器件内部进行扫描测试。

它是在芯片的I/O端上增加移位寄存器，把这些寄存器连接起来，加上时钟复位、测试方式选择以及扫描输入和输出端口，而形成边界扫描通道。

IEEE1149.1标准规定了一个四线串行接口(第五条线是可选的)，该接口称作测试访问端口(TAP)，用于访问复杂的集成电路(IC)，例如微处理器、DSP、ASIC 和CPLD等。

在TDI(测试数据输入)引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。

串行数据从TDO(测试数据输出)引线上输出。

边界扫描逻辑由TCK(测试时钟)上的信号计时，而且TMS(测试模式选择)信号控制驱动TAP控制器的状态。

TRST*(测试重置)是可选项，可作为硬件重置信号，一般不用。

详细边界扫描结构及信号流程参考图1。

图1中“TAP Controller”其实质上是一个状态切换到6个不同的状态，具体状态逻辑参考图2。

从一个状态切换成另一个状态总是发生在TCK的上升沿，由TMS 从两个状态选择其中一个状态。

在测试向量寄存器中，既有指令寄存器（IR),又有数据寄存器（DR)，而且，为了区分是指令还是数据，扫描链路中的状态图有两个独立的完全类似的结构（Scan DR/ Scan IR)。

测试操作的最重要步骤是移入和同步移出测试数据（DR SHIFT)，新的数据进入移位链，测试数据传送到测试单元DR-update）的输出锁存器中，对于指令寄存器（IR-shift，IR-capture，IR-update）同样如此。

边界扫描测试原理和应用

10/16/2018 BScan Basics No. 13
IEEE-1532=> In-System-Programming
Conclusion
Intelligent Boundary Scan Solutions®
• IEEE 1532 can be used for programming of
BScan Basics
Boundary Scan Test測試之功能
Intelligent Boundary Scan Solutions®
<1> 元件之誤插接及臨近元件的短路測試
<2> 外界電路與元件間之輸入/輸出信號監視
<3> 元件間之互接測試(Interconnecting Test)
<4> 可測試BGA元件之開路與短路作測試
BScan Basics
Intelligent Boundary Scan Solutions®
Boundary Scan Test測試之原理(二)
若PCB印刷基板採用BScan測試相容元件時，最多僅需5條(通常為4條)之專用線，即可測試:
1. Test Data In 2. Test Data Out (TDI ) (TDO)
• IEEE-1149.5=> system level test • IEEE-1149.6=> Differential & AC coupled
networks
• IEEE-1532
10/16/2018
=> In-System-Programming
BScan Basics No. 3
Intelligent Boundary Scan Solutions®

边界扫描测试技术原理

3 测测文文
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
课程目录
4 主边应尽(ICT)
4.1 TAPIT 4.2 BICT 4.3 VIT 4.4 VCCT 4.5 边边扫扫（Intest）测测 4.9 PLD如如
5 JTAG菊接下接设设设设
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
0 0
0
0
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
TAP控制器 2.5 TAP控制器
TAP件件边口16-states接且的也也通 TAP件件边接也也器TCK接内在沿的输 TAP 件件边器内下只通输也也可只也也 Shift-IR state边边IR，TDO输输且输 Shift-DR state边边DR，TDO输输且输其厂也也下TDO 输输内输
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
使用JTAG JTAG的好处 1.2 使用JTAG的好处
缩可缩缩缩缩只器降降测测连夹必时缩缩应量减可提可降降PCB连夹
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
2.1 边界扫描器件的结构
培训中心版权所有，未经许可不得向外传播，培训中心版权所有，未经许可不得向外传播，违者必究
2.2 边界扫描器件的结构
Data Registers
Design-Spec. Reg. Device-ID Reg.
TDO TDI TRST* TMS TCK
BS Register

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

试性结构设计方法。所谓 “ 边界” 是指测试电路被设置在集成电路器件功能逻辑电路的四周，位于靠近器件输人、输出引脚的边界处。所谓“ 扫描” 是指连接器件各输人、输出引脚的测试电路实际上是一个串行移位寄存器，这种串行移位寄存器被叫做“ 扫描路径” ，沿着这条路径可输人由ｕ１ ” 和“ ０ ” 组成的各种编码，对电路进行 “ 扫描” 式检测，从输出结果判断其是否正确。
电子设备制造公司组建了联合测试行动组（ＪｏｉｎｔＴｅｓｔ
ＡｃｔｉｏｎＧｒｏｕｐ，ＪＴＡＧ），１９９０年２月ＪＴＡＧ与ＴＥＥＥ标准
化委员会合作提出了 “ 标准测试访问通道与边界扫描结
收稿日期：２００４－１２－１２
ＺＨＡＯＨｏｎｇｊｕｎ＇，ＹＡＮＧＲｉｊｉｅ＇，ＣＵＩＫｕｎｌｉｎ＇，ＣＵＩＸｕｔａｏ＇，ＷＡＮＧＸｉａｏｈｕａ＇
（１．ＮａｖａｌＡｅｒｏｎａｕｔｉｃａｌＥｎｇｉｎｅｅｒｉｎｇＡｃａｄｅｍｙ，Ｙａｎｔａｉ，２６４００１，Ｃｈｉｎａ；２．ＯｆｆｉｃｅｏｆＮａｖｙＲｅｐｒｅｓｅｎｔａｔｉｖｅｉｎＢａｏｄｉｎｇＤｉｓｔｒｉｃｔ，Ｂａｏｄｉｎｇ，０７１０５７，Ｃｈｉｎａ）
边界扫描测试技术的原理及其应用
赵红军‘ ，杨日杰’ ，崔坤林“ ，崔旭涛‘ ，王小华‘
（１．海军航空工程学院山东烟台２６４００１；２．海军驻保定地区航空军事代表室河北保定０７１０５７）摘要：边界扫描技术是一种应用于数字集成电路器件的标准化可浏试性设计方法，他提供了对电路板上元件的功能、
ｔｈｅｄｅｂｕｇｇｉｎｇｏｆｓｙｓｔｅｍｃｉｒｃｕｉｔｒｙ．ＳｉｎｃｅＪＴＡＧ／ＩＥＥＥＳｔａｎｄａｒｄｉｚａｔｉｏｎＣｏｍｍｉｔｔｅｅｐｒｏｐｏｓｅｄｊｏｉｎｔｌｙｔｈｅＩＥＥＥ１１４９．１一１９９０Ｓｔｄ一ｔｈｅｓｔａｎｄａｒｄＴｅｓｔＡｃｃｅｓｓＰｏｒｔａｎｄｔｈｅＢｏｕｎｄａｒｙＳｃａｎａｒｃｈｉｔｅｃｔｕｒｅ，ＢｏｕｎｄａｒｙＳｃａｎｔｅｃｈｎｏｌｏｇｙｈａｓｄｅｖｅｌｏｐｅｄｒａｐｉｄｌｙａｎｄｈａｓｂｅｅｎａｐｐｌｉｅｄｅｘｔｅｎｓｉｖｅｌｙ．Ｕｔｉｌｉｚｉｎｇｔｈｉｓｔｅｃｈｎｏｌｏｇｙｗｅｃａｎｎｏｔｏｎｌｙｔｅｓｔｔｈｅｓｔａｔｕｓｏｆｉｎｐｕｔ／ｏｕｔｐｕｔｐｉｎｓｏｆｉｎｔｅｇｒａｔｅｃｉｒｃｕｉｔｃｈｉｐ，ｂｕｔａｌｓｏｔｅｓｔｔｈｅｉｎｔｅｒｉｏｒｆｕｎｃｔｉｏｎａｎｄｅｖｅｎｔｈｅｆａｕｌｔｏｆｄｏｗｎ一ｌｅａｄｌｅｖｅｌｔｕｒｎｏｆｆａｎｄｓｈｏｒｔｃｉｒｃｕｉｔ．Ｆｏｒｔｅｓｔｉｎｇｃｈｉｐｐｉｎｓ，ｔｈｅｆａｕｌｔｃｏｖｅｒａｇｅｃａｎｒｅａｃｈ１００％，ａｎｄｔｈｅｆａｕｌｔｐｏｓｉｔｉｏｎｃａｎｂｅｐｏｓｉｔｉｏｎｅｄｗｉｔｈｈｉｇｈａｃｃｕｒａｃｙ．Ａｔｔｈｅｓａｍｅｔｉｍｅ，ｔｈｅｔｉｍｅｏｆｐｏｓｉｔｉｏｎｔｅｓｔｉｎｇｐｒｏｄｕｃｔｓｉｓｒｅｄｕｃｅｄｇｒｅａｔｌｙ，ｔｈｅｄｅｓｉｇｎａｎｄｄｅｖｅｌｏｐｍｅｎｔｃｙｃｌｅｉｓｓｈｏｒｔｅｎｅｄ．ＢｏｕｎｄａｒｙＳｃａｎｔｅｃｈｎｏｌｏｇｙｏｖｅｒｃｏｍｅｓｔｈｅｄｅｆｅｃｔｏｆｔｒａｄｉｔｉｏｎａｌｎｅｉｌｓｂｅｄｔｅｓｔｔｅｃｈｎｏｌｏｇｙ，ａｎｄｔｈｅｔｅｓｔｃｏｓｔｉｓｒｅｌａｔｉｖｅｌｙｌｏｗｅｒ．Ｔｈｉｓｔｅｃｈｎｏｌｏｇｙｉｓｖｅｒｙｓｕｉｔａｂｌｅｆｏｒｔｈｅｏｃｃａｓｉｏｎｏｎｗｈｉｃｈｗｅｎｅｅｄｈｉｇｈｒｅｌｉａｂｉｌｉｔｙａｎｄｔｈｅｓｈｏｒｔｔｉｍｅｏｆｅｌｉｍｉｎａｔｉｎｇｆａｕｌｔ．ＥｓｐｅｃｉａｌｌｙｔｈｉｓｔｅｃｈｎｏｌｏｇｙｗｉｌｌｈａｖｅａｖｅｒｙｇｏｏｄａｐｐｌｉｃａｔｉｏｎｐｒｏｓｐｅｃｔｉｎｔｈｅＩｎ－ｔｅｓｔｏｆｗｅａｐｏｎｓａｎｄｅｑｕｉｐｍｅｎｔｓａｎｄｉｎｍａｉｎｔｅｎａｎｃｅｔｅｓｔ．Ｉｎｔｈｅｐａｐｅｒ，ｔｈｅｏｒｙａｎｄａｒｃｈｉｔｅｃｔｕｒｅｏｆＢＳＴｗｉｌｌｂｅｉｎｔｒｏｄｕｃｅｄ，ｔｈｅｎｉｔｓａｐｐｌｉｃａｔｉｏｎｗｉｌｌｂｅ
一些预先定义好的功能模式， பைடு நூலகம்过边界扫描通道使芯片处
随着表面贴装技术的使用，印制电路板（ＰＣＢ）的密度越来越高，已不易采用传统的针床测试技术。而增加电
路测试点、对复杂电路增加附加的测试电路来进行单独测试等方法只是对传统方法的改进，对提高电路可测性十分有限且通用性较差。为提高电路和系统的可测试性，１９８５年菲利浦电子公司首先倡议并联合欧洲、北美和亚洲其他
Ａｂｓｔｒａｃｔ；Ｂｏｕｎｄａｒｙｓｃａｎｔｅｃｈｎｏｌｏｇｙａｐｐｌｉｅｄｔｏｔｈｅｄｉｇｉｔａｌｉｎｔｅｇｒａｔｅｃｉｒｃｕｉｔｓｉｓａｎｉｎｔｅｇｒａｔｅｄａｎｄｓｔａｎｄａｒｄｉｚｅｄｍｅｔｈｏｄｔｏｔｈｅｐｒｏｂｌｅｍｏｆｔｅｓｔ．Ｉｔｐｒｏｖｉｄｅｓａｓｏｌｕｔｉｏｎｔｏｔｈｅｔｅｓｔｏｆｃｏｍｐｏｎｅｎｔ一ｆｕｎｃｔｉｏｎａｌｉｔｙ，ｂｏａｒｄｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎａｎｄｉｎｔｅｒａｃｔｉｏｎ，ｗｈｉｃｈｆａｃｉｌｉｔａｔｅｓ
互连及相互间影响进行浏试的一种新方案，极大地方便了系统电路的浏试。自从１９９０年２月ＪＴＡＧ与ＴＥＥＥ标准化委员会
合作提出了 “ 标准浏试访问通道与边界扫描结构”的ＩＥＥＥ１１４９．１－１９９０标准以后，边界扫描技术得到了迅速发展和应用。利用这种技术，不仅能浏试集成电路芯片愉入／恰出管脚的状态，而且能够浏试芯片内部工作情况以及直至引线级的断路和短路故降。对芯片管脚的浏试可以提供１００％的故降及盖率，且能实现高精度的故阵定位。同时，大大减少了产品的浏试时
间，缩短了产品的设计和开发周期。边界扫描技术克服了传统针床浏试技术的缺点，而且浏试费用也相对较低。这在可靠性要求高、排除故阵要求时间短的场合非常适用．特别是在武器装备的系统内里浏试和维护浏试中具有很好的应用前景。本
文介绍了边界扫描技术的含义、原理、结构，讨论了边界扫描技术的具体应用。关扭词：边界扫描；边界扫描浏试技术；印刷电路板；联合浏试行动组；集成电路
２０
万方数据
于某个特定的功能模式，以提高系统控制的灵活性和方便
系统设计。
２边界扫描技术的含义
边界扫描技术是一种应用于数字集成电路器件的测
寄存器扫描，以及控制边界扫描测试的各个状态．ＴＭＳ和ＴＤＩ是在ＴＣＫ的上升沿被采样，ＴＤＯ是在ＴＣＫ的下降沿变化。ＴＡＰ控制器的状态机如图２所示。右边是指令寄存器分支，左边是数据寄存器分支。
中图分类号：ＴＰ３９１．７２
文献标识码：Ｂ
文章编号：１００４－３７３Ｘ（２００５）１１－０２０－０５