边界扫描测试技术
边界扫描技术在含DSP电路板测试与诊断的研究与应用
２０１１年４月 第４期 电子灞试 ＥＬＥｃＴＲＯＮＩＣ ＴＥｓＴ Ａｐｒ．２０１１ Ｎｏ．４
边界扫描技术在含ＤＳＰ电路板测试与诊断的研究与应用
王启宁，李永红
（中北大学信息与通信工程学院，山西太原０３００５１）
摘要：针对含ＤＳＰ电路板的测试与诊断问题，本文提出一种利用边界扫描技术和传统的外部输入矢量测试相
结合的方法，对含ＤＳＰ电路板中的边界扫描器件的器件及非边界扫描器件进行了测试。测试结果表明：该测
试方法对边界扫描器件及非边界扫描器件可进行有效的故障检测和故障隔离，并可将故障隔离至最小的测试
单元。同时详细阐述了测试诊断方案、硬件设计方案、测试脚本开发等内容，该测试与诊断方法较大的改善
了含ＤＳＰ电路板的测试覆盖率和定位精度，具有非常重要的实用价值。
关键字：ＤＳＰ；边界扫描；测试与诊断；存储器测试
中图分类号：ＴＭ９３０ 文献标识码：Ａ
Ｂｏｕｎｄａｒｙ。＿＿。ｓｃａｎ ｔｅｓｔ ｒｅｓｅａｒｃｈ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｆｏｒ ｔｅｓｔｉｎｇ
ａｎｄ ｄｉａｇ ＂ｏｆ ｐｒｉｎｔｅｄ ‘ ‘ｂｏａｒｄ ｗｉｔｈ Ｄ ＳＰａｎｄ ｄｉａｇｎｏｓｉｓ ｏｔ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ ｗｉｔｈ Ｐ
Ｗａｎｇ Ｑｉｎｉｎｇ，Ｌｉ Ｙｏｎｇｈｏｎｇ
（Ｎｏａｈ Ｕｎｉｖｅｒｓｉｔｙ ｏｆＣｈｉｎａ，Ｓｃｈｏｏｌ ｏｆＩｎｆｏｒｍａｔｉｏｎ ａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｔａｉｙｕａｎ ０３００５１，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｆｏｒ ｔｈｅ ｔｅｓｔｉｎｇ ａｎｄ ｄｉａｇｎｏｓｉｓ ｏｆ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ ｗｉｔｈ ＤＳＰ ｃｈｉｐｓ，ａ ｍｅｔｈｏｄ ｉｎｔｅｇｒａｔｉｎｇ ｂｏｕｎｄａｒｙ ｓｃａｎ
ａｎｄ ｔｒａｄｉｔｉｏｎａｌ ｖｅｃｔｏｒ ｉｎｐｕｔｔｉｎｇ ｔｅｃｈｎｉｑｕｅ ｉｓ ｉｎｔｒｏｄｕｃｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ．Ｔｈｅ ｒｅｓｕｌｔ ｏｆ ｔｅｓｔｓ ｔｏ ｓｕｃｈ ｄｅｖｉｃｅ ｉｎｄｉｃａｔｅ ｔｈａｔ
系统级边界扫描测试系统的设计与实现
～静｛ｌ《麟嘲 电子测量技术 Ｅ【 ＥＣＴＲ（）ＮＩＣ ＭＥＡＳＵＲＥＭＥＮＴ ＴＥＣＨＮ（）Ｉ ＯＧＹ 第２９卷第４期 ２００６年８月
系统级边界扫描测试系统的设计与实现＊
雷加 黄新 颜学龙 陈凯
（桂林电子科技大学电子工程系桂林５４１００４）
摘要：模块测试与维护总线（ＭＴＭ—Ｂｕｓ）给层次化边界扫描测试技术提供了方便。本文简要介绍了ＭＴＭ—Ｂｕｓ原 理及应用，论述了系统级边界扫描测试系统的结构与设计，通过ＦＰＧＡ实现了ＭＴＭ—Ｂｕｓ主、从模块控制器，构建了测
试系统，并设计了测试系统软件。通过测试验证，表明系统工作稳定，关键技术通用性强，能够准确地进行故障诊断和
定位。
关键词：ＭＴＭ－Ｂｕｓ；边界扫描测试；测试系统
Ｄｅｓｉｇｎ ａｎｄ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｓｙｓｔｅｍ ｌｅｖｅｌ ｂｏｕｎｄａｒｙ ｓｃａｎ ｔｅｓｔ ｓｙｓｔｅｍ
Ｌｅｉ Ｊｉａ Ｈｕａｎｇ Ｋｉｎ Ｙａｎ Ｘｕｅｌｏｎｇ Ｃｈｅｎ Ｋａｉ （Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｇｕｉｌｉｎ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｔｅｃｈｎｏｌｏｇｙ，Ｇｕｉｌｉｎ ５４１００４）
Ａｂｓｔｒａｃｔ：Ｔｈｅ ｉｎｔｒｏｄｕｃｔｉｏｎ ｏｆ ｍｏｄｕｌｅ ｔｅｓｔ ａｎｄ ｍａｉｎｔｅｎａｎｃｅ ｂｕｓ（ＭＴＭ－Ｂｕｓ）ｈａｓ ｔａｋｅｎ ｍｕｃｈ ｃｏｎｖｅｎｉｅｎｃｅ ｔｏ ｔｈｅ ｈｉｅｒａｒｃｈｉｃａｌ ｂｏｕｎｄａｒｙ ｓｃａｎ ｔｅｓｔ ｔｅｃｈｎｏｌｏｇｙ．Ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｔｈｅｏｒｅｍ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＭＴＭ—Ｂｕｓ ｂｒｉｅｆｌｙ，
ｐｒｅｓｅｎｔｓ ｔｈｅ ａｒｃｈｉｔｅｃｔｕｒｅ ａｎｄ ｄｅｓｉｇｎｉｎｇ ｏｆ ｓｙｓｔｅｍ ｌｅｖｅｌ ｂｏｕｎｄａｒｙ ｓｃａｎ ｔｅｓｔ ｓｙｓｔｅｍ．Ｉｔ ａｌｓｏ ｐｒｅｓｅｎｔｓ ｔｈｅ ｍｅｔｈｏｄ ｏｆ ｄｅｓｉｇｎｉｎｇ ｔｈｅ Ｍ－ｍｏｄｕｌｅ ｃｏｎｔｒｏｌｌｅｒ ａｎｄ Ｓ－ｍｏｄｕｌｅ ｃｏｎｔｒｏｌｌｅｒ ｏｆ ＭＴＭ—Ｂｕｓ ｂｙ ｕｓｉｎｇ ＦＰＧＡ，ｂｕｉｌｄｓ ｔｈｅ ｔｅｓｔ ｓｙｓｔｅｍ，ａｎｄ
XML文件解析技术在边界扫描测试中的应用
第２期 ２０１２年４月 Ｉ鼋存；舛譬研雹瞎学双
Ｊｏｕｒｎａｌ ｏｆ ＣＡＥＩＴ Ｖｏ１．７ Ｎｏ．２ Ａｐｒ．２０１２
ＸＭＬ文件解析技术在边界扫描测试中的应用
王春艳 ，史军军
（１．华东电子工程研究所，合肥２３００８８； ２。解放军６９０７９部队博士后科Ｍ＿ｚ－作站，乌鲁木齐８３００１３）
摘 要：分析了文档对象模型（ＤＯＭ）的特点、工作原理及ＤＯＭ解析ｘＭＬ文档的方法和主要接口，
并将其应用到雷达插件边界扫描检测系统中。在智能分析冗余错误信息的基础上，得出精简、准确 的解析报告，基于数据库信息提取实现了故障点可视化定位和故障原因分析，最终集成到综合电路
自动化测试系统中，解决了第三方软件在一体化自动测试软件中的集成和二次开发问题。 关键词：文档标记语言；文档对象模型；自动测试设备；边界扫描
中图分类号：ＴＰ３１１．５２ 文献标识码：Ａ 文章编号：１６７３．５６９２（２０１２）０２－２００－０４
Ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＸＭＬ Ｆｉｌｅｓ Ｐａｒｓｉｎｇ ｉｎ Ｂｏｕｎｄａｒｙ Ｓｃａｎ Ｔｅｓｔ
ＷＡＮＧ Ｃｈｕｎ—Ｙａｎ ，ＳＨＩ Ｊｕｎ－ｊｕｎ （１．Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅａｓｔ Ｃｈｉｎａ，Ｈｅｆｅｉ ２３００８８，Ｃｈｉｎａ； ２．Ｐｏｓｔ－Ｄｏｃｔｏｒａｌ Ｓｃｉｅｎｔｉｆｉｃ Ｒｅｓｅａｒｃｈ Ｗｏｒｋｓｔａｔｉｏｎ，Ｕｎｉｔ ６９０７９ ｏｆ ＰＬＡ，Ｕｒｕｍｑｉ ８３００１３，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｔｈｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ａｎｄ ｐｒｉｎｃｉｐｌｅ ｏｆ Ｄｏｃｕｍｅｎｔ Ｏｂｊｅｃｔ Ｍｏｄｕｌｅ（ＤＯＭ）ａｒｅ ａｎａｌｙｚｅｄ ａｎｄ ｔｈｅ ｍｅｔｈｏｄ ａｎｄ ｍａｉｎ ｉｎｔｅｒｆａｃｅｓ ｏｆ Ｅｘｔｅｎｓｉｂｌｅ Ｍａｒｋｕｐ Ｌａｎｇｕａｇｅ（ＸＭＬ）ｆｉｌｅｓ ｐａｒｓｅｄ ｔｈｒｏｕｇｈ ＤＯＭ ａｒｅ ａｌｓｏ ａｎａｌｙｚｅｄ，ｗｈｉｃｈ ｉｓ ａｐｐｌｉｅｄ ｉｎｔｏ ｔｈｅ Ｂｏｕｎｄａｒｙ ｓｃａｎ ｔｅｓｔ ｓｙｓｔｅｍ．Ｏｎ ｔｈｅ ｂａｓｉｓ ｏｆ ｉｎｔｅｌｌｉｇｅｎｔｌｙ ａｎａｌｙｚｉｎｇ ｒｅ— ｄｕｎｄａｎｔ ｆａｉｌｕｒｅ ｉｎｆｏｒｍａｔｉｏｎ，ａ ｓｉｍｐｌｅ ａｎｄ ａｃｃｕｒａｔｅ ｒｅｐｏｒｔ ｉｓ ｇａｉｎｅｄ ａｎｄ ｔｈｅ ｖｉｓｕａｌ ｐｏｓｉｔｉｏｎｉｎｇ ｏｆ ｆａｕｌｔ
边界扫描在PCB测试中的应用
第２１卷 ２００ｒ７年 第３期 ９月 山东轻工业学院学报 Ｊ０ＵＲＮＡＬ ＯＦ ＳＨＡＭ｝ｏＮＧ ＩＮＳＴＩＴＵＴＥ ＯＦ ＬＩＧｆｆｒ ＩＮＩ）ＵｓＩＲＹ Ｖｏ１．２１ Ｎｏ．３ Ｓｅｐ． ２００７
文章编号：１００４—４２８０（２００７）０３—００１１—０４
边界扫描在ＰＣＢ测试中的应用
俞梁英
（苏州经贸职业技术学院机电系，江苏苏州２１５００８）
摘要：为了解决ＩＣＹ对ＢＧＡ封装芯片不能完全测试的问题以及简化ＰＣＢ板的测试方法，提出了一种测试方法：边界 扫描技术。它是一种完整的、标准化的可测性设计方法，提供了对电路板上元件的功能、互连等进行测试的一种统
一方案，极大地提高了系统测试的效率。本文详细介绍了边界扫描测试的原理、方法以及边界扫描技术应用于 ＰＣＢ测试的影响。 关键词：ＰｃＢ；ＩＣＹ；针床；ＢＧＡ 中图分类号：ＴＭ９３０．１２ 文献标识码：Ａ
Ｂｏｕｎｄａｒｙ ｓｃａｎｎｉｎｇ ｉｎ ＰＣＢ ｔｅｓｔ ａｐｐｌｉｃａｔｉｏｎ
ＹＵ Ｈａｎｇ—ｙｉｎｇ
（Ｍｅｃｈａｎｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｉｃａｌ Ｄｅｐａｒｔｍｅｎｔ，Ｓｕｚｈｏｕ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｒａｄｅ ａｎｄ Ｃｏｍｍｅｒｃｅ，Ｓｕｚｈｏｕ ２１５００８，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｉｎ ｏｒｄｅｒ ｔｏ ｓｏｌｖｅ ｔｈｅ ｑｕｅｓｔｉｏｎ ｔｈａｔ ＩＣＴ ｃａｎｎｏｔ ｔｅｓｔ ｃｏｍｐｌｅｔｅｌｙ ｔｈｅ ＢＧＡ ｓｅａｌ ｃｈｉｐ ａｓ ｗｅｌｌ ａｓ ｓｉｍｐｌｉｆｙ ｔｈｅ ＰＣＢ ｂｏａｒｄ ｔｅｓｔ ｍｅｔｈｏｄ，ｏｎｅ ｋｉｎｄ ｏｆ ｔｅｓｔ ｍｅｔｈｏｄ ｉｓ ｐｒｏｐｏｓｅｄ—ｂｏｕｎｄａｒｙ ｓｃａｎｎｉｎｇ ｔｅｃｈｎｏｌｏｇｙ．Ｉｔ ｉｓ ｏｎｅ ｅｏｍ— ｐｌｅｔｅ，ｓｔａｎｄａｒｄｉｚｅｄ ｍｅａｓｕｒａｂｌｅ ｄｅｓｉｇｎ ｍｅｔｈｏｄ．Ｔｈｅ ｅｌｅｃｔｒｉｃ ｃｉｒｃｕｉｔ ｐａｎｅｌ ｐａｒｔ ｆｕｎｃｔｉｏｎ ｉｓ ｐｒｏｖｉｄｅｄ ｔｈｅ ｓｙｓｔｅｍ
边界扫描技术的优化设计
电子测量技 ＥＬＥＣＴＲ０ｌＭＣ 术 ＴＥＣＨＮｏＬ０ＧＹ 第２９卷第３期
２００６年６月
边界扫描技术的优化设计
陈晓梅孟晓风 钟 波 季 宏
（北京航空航天大学仪器科学与光电工程学院北京１０００８３）
摘要：边界扫描技术是工业领域可测性设计的主流技术。对其进行优化设计，可以缩短测试施加时间，提高
故障诊断率。本文从其本身的优化设计以及与其他ＤＦＴ技术相结合的综合优化设计两个角度详细论述了基于边
界扫描的优化设计问题，对该领域的进一步深入研究具有重要的理论价值和实践价值。
关键词：边界扫描技术；优化设计；综合优化设计
Ｏｐｔｉｍａｌ ｄｅｓｉｇｎｓ ｏｆ ｂｏｕｎ￣ｒｙ ｓｃａｎ ｔｅｃｈｎｏｌｏｇｙ
Ｃｈｅｎ Ｘｉａｏｍｅｉ Ｍｅｎｇ Ｘｉａｏｆｅｎｇ Ｚｈｏｎｇ １３ｏ ｊｉ Ｈｏｎｇ
（Ｂｅｉｊｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ａｅｒｏｎａｕｔｉｃｓ ａｎｄ Ａｓｔｒｏｎａｕｔｉｃｓ，Ｃｏｌｌｅｇｅ ｏｆ Ｉｎｓｔｒｕｍｅｎｔ Ｓｃｉｅｎｃｅ ａｎｄ Ｐｈｏｔｏ Ｅｌｅｃｔｒｉｃｉｔｙ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｂｅｉｉｉｎｇ，１０００８３）
Ａｂｓｔｒａｃｔ：Ｔｈｅ ｂｏｕｎｄａｒｙ ｓｃａｎ ｔｅｃｈｎｏｌｏｇｙ ｉｓ ｔｈｅ ｍａｉｎｓｔｒｅａｍ ｏｆ ｄｅｓｉｇｎ ｆｏｒ ｔｅｓｔａｂｉｌｉｔｙ ｉｎ ｉｎｄｕｓｔｒｙ．Ｏｐｔｉｍａｌ ｄｅｓｉｇｎ ｏｆ ｉｔ
ｃａｎ ｒｅｄｕｃｅ ｔｅｓｔ ａｐｐｌｉｃａｔｉｏｎ ｔｉｍｅ，ｉｍｐｒｏｖｅ ｆａｕｌｔ ｄｅｔｅｃｔｉｏｎ ｒａｔｅ．Ｉｎ ｔｈｉｓ ｐａｐｅｒ，ｔｈｅ ｏｐｔｉｍａｌ ｄｅｓｉｇｎ ｏｆ ｂｏｕｎｄａｒｙ ｓｃａｎ
ｔｅｃｈｎｏｌｏｇｙ ｉｓ ｄｉｓｃｕｓｓｅｄ ｐａｒｔｉｃｕｌａｒｌｙ，ｗｈｉｃｈ ｉｎｃｌｕｄｅｓ ｔｈｅ ｏｐｔｉｍａｌ ｄｅｓｉｇｎ ｏｆ ｂｏｕｎｄａｒｙ ｓｃａｎ ｐｅｒ ｓｅｃｏｎｄ ａｎｄ ｔｈｅ
边界扫描技术在故障信息处理中的应用
２０１０年５月 西安邮电学院学报 Ｍａｙ ２０１０ 第１５卷第３期 Ｊ０Ｉ ＮＡＩ．ＯＦＸＩ’ＡＮＵＮＩＶＥＲＳＩＴＹＯＦＰ０ ＡＮＤＴＥＬＥＯＤＭＭＵＮＩＣＡＴＩＯＮＳ Ｖｏ１．１５ Ｎｏ．３
边界扫描技术在故障信息处理中的应用
王志林，于秀金，王永岭，曹亮杰
（中国人民解放军９１２４５部队，辽宁葫芦岛 １２５０００）
摘要：边界扫描技术广泛应用于电路可测试性设计，在故障信息处理测试设计中尝试融入边界扫描技术，采用扫描 器件直接替换、扫描结构置入等方法。通过仿真试验表明该设计方法可行，经过系统硬件测试，证明边界扫描技术 能够有效提高故障信息处理能力。 关键词：边界扫描技术；ＪＴＡＧ；边界扫描设计 中图分类号：ＴＮ９８ 文献标识码：Ａ 文章编号：１００７—３２６４（２０１０）０３—００４７．０４
Ｏ 引言
在２０世纪６０年代初期，由于芯片集成度的限 制，在电路设计中引入可测试性设计往往会带来较 大的电路开销，这就使得有关的可测试性设计方案
具有较大的局限性。通过４０多年的研究与实践，在 可测试性设计技术的发展史上，具有里程碑意义的 是边界扫描技术【ｌｌ。１９８８年，联合测试小组
（ＪＴＡＧ，Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）提出了第一个边界
扫描机制的标准，即ＪＴＡＧ标准，成为了后来的 ＩＥＥＥ１１４９．１标准。其结构图如图１所示。
图１边界扫描体系结构 边界扫描测试典型的应用方式有４种 ２： （１）器件功能测试。它是通过ＩＮＴＥＳＴ指令进
行器件内部核心逻辑的静态功能测试，由ＴＤＩ输入 测试图形，ＴＤＯ串行读出响应图形。
（２）互联测试。通过ＥＸＴＥＳＴ指令检测电路板
或集成电路内部各部件之间的电气连接故障或缺 陷，如开路、短路和桥接故障等，与器件功能测试不
同的是激励加在器件的输出引脚，而在输入引脚上 采样测试响应数据。
（３）边界扫描链的完备性测试。目的是确保边 界扫描电路本身的功能和连接的正确。
边界扫描技术及其应用
第５期（总第１６８期） ２０１１年１Ｏ月 机械工程与自动化 ＭＥＣＨＡＮＩＣＡＬ ＥＮＧＩＮＥＥＲＩＮＧ ＆ ＡＵ ｒ０ＭＡ ｎ０Ｎ Ｎ ｏ．５ ０ｃｔ．
文章编号：１６７２－６４１３（２０１ １）１０一ｏ２０９一ｏ３
边界扫描技术及其应用
焦运良，徐炳吉，刘 凯
（中国地质大学（北京）信息工程学院，北京１０００８３）
摘要：边界扫描技术作为新技术下高集成度电路板的测量工具，已经越来越受到人们的青睐。介绍了边界扫 描各模块的功能及它们之间的相互关系，以及国内外广泛使用的边界扫描软件ＡＳＳＥＴ的原理和工作过程， 避免在使用ＡＳＳＥＴ软件过程中，因导入错误的网络表而导致扫描失败。 关键词：边界扫描；ＡＳＳＥＴ；针床；寄存器
中图分类号：ＴＰ３３４．２ ２：ＴＭ９３０．１２ 文献标识码：Ａ
１ 边界扫描技术及其中心思想
边界扫描技术是ＩＥＥＥ组织在１９９０年推行的
ＩＥＥＥＩ １４９１．１边界扫描标准后形成的一种流行的可测
性设计，、并且这一可测性设计标准被几乎全部的
ＡＳＩＣ和ＦＰＧＡ生产厂家所接受。其主要对高密度元 器件电路板、元件封装较小电路板、多层ＰＣＢ板的
电路系统进行测试。使用边界扫描技术，能够方便地
定位故障，迅速测试芯片管脚连接的可靠性，从而提
高检验效率。
边界扫描的原理是通过在芯片的输入、输出引脚
上各添加一个测试数据寄存器单元，在芯片正常工作
时，寄存器单元保持“透明状态”，即相当于一根导 线，对电路的正常工作没有任何影响。当处于边界扫
描测试状态时，芯片没有外部输入，边界扫描测试状
态是通过ＴＤＩ口（Ｔｅｓｔ Ｄａｔａ Ｉｎ，测试输入信号）输
入测试数据，同时ＴＤＯ口（Ｔｅｓｔ Ｄａｔａ Ｏｕｔ，测试输出
信号）的移位寄存器“捕获”由ＴＤＩ激励所产生的
输出，再将ＴＤＯ口所得到的数据与预期值进行比较， 根据比较值来判断芯片所测管脚的状态。
２ 边界扫描电路如何嵌入到电路板中
边界扫描技术是在原有芯片中，以功能单元为单
边界扫描技术在板级可测性设计中的应用
第21卷第2期2006年3月海军航空工程学院学报Vol.21No.2JOURNALOFNAVALAERONAUTICALENGINEERINGINS,urIJTEMar.2006
边界扫描技术在板级可测性设计中的应用
史贤俊‘，周绍磊’，张文广2，周杰“
(1.海军航空工程学院控制工程系;2.海军航空_[程学院研究生管理大队，山东烟台，264001)
摘要:阐述了JTAG技术的基本原理，从设计一方法、优化策略及实现技术等方面，对基于JTAG的PCB可测性设计进行了研究，给出了具体的实现方法，并实现了导弹通用测试系统中数据采集电路板的可测性设计。
关键词:电路板;边界扫描;可测性设计;JTAG
中图分类号:TN402文献标识码:A
随着超大规模集成电路(VLSI)、表面安装器
件(SMD)、多芯片组件(MCM)、多层印制板
(MPCB)的出现及发展，器件安装密度不断提高，
使得测试面对的许多印制板上电路节点的物理可访
问性正逐步削弱，电路和系统的可测试性急剧下降，
使测试探针很难接触到电路板引线，从而导致常规
的电路板BIT设计无法解决上述现代电子技术发展带来的信息获取通道、不可接触测试、监测精度、诊断定位的精确性与一致性等问题“】。为解决上述
的测试问题，联合测试行动组(JointTestActionGroup，简称JTAG)提出了边界扫描技术，后来在
1990年被批准为IEEE1149.1标准。边界扫描测试
(BST)是面向电路板测试的一种芯片可测性设计方法121，它通过存在于器件输人输出管脚与内核电
路之间的边界扫描单元(BSC)对器件及外围电路
进行测试，从而大大提高了器件的可控性和可观察
性，很方便地完成从器件级直至系统级的测试。
边界扫描技术很快就得到了世界大多数集成电
路制造商和测试商的支持，目前90%以上复杂的芯
片(尤其VLSI)都带有边界扫描结构，支持IEEE
1149.1标准。
1JTAG的基本原理
如图1所示，其基本原理主要思想是通过在芯
DFT，可测试性设计--概念理解
DFT，可测试性设计--概念理解
⼯程会接触DFT。需要了解DFT知识，但不需要深⼊。
三种基本的测试（概念来⾃参考⽂档）： 1. 边界扫描测试：Boundary Scan Test: 测试⽬标是IO-PAD，利⽤JTAG接⼝互连以⽅便测试。（jtag接⼝，实现不同芯⽚之间的互连。这样
可以形成整个系统的可测试性设计） 2. 内建⾃测试BIST:（模拟IP的关键功能，可以开发BIST设计。⼀般情况，BIST造成系统复杂度⼤⼤增加。memory IP⼀般⾃带BIST，简称
MBIST）
3. 扫描测试（ATPG）Scan path: 与边界扫描测试的区别，是内部移位寄存器实现的测试数据输⼊输出。测试⽬标是std-logic，即标准单元
库。（扫描测试和边界扫描，不是⼀个概念。需要区别对待。内部的触发器，全部要使⽤带SCAN功能的触发器类型。）
补充：
还有⼀种测试： 4. 全速测试at-speed-test（其实是属于扫描测试的⼀种。只不过测试时钟来源频率更快。）
at-speed 就是实速测试， 主要⽤于scan测试－即AC测试和mbist测试。这种测试⼿段的⽬的是－测试芯⽚在其⼯作频率下是否能正常⼯
作，实速即实际速度。测试时钟往往是由芯⽚内部的PLL产⽣很快的测试时钟，⽤于实速测试。
相对⽽⾔，⼀般的测试是20~40兆的测试时钟，频率低，测不到transition fault。即使测试通过，实际使⽤中还会由于使⽤⾼频时钟发⽣芯⽚
电路故障。
常见的DFT/OCC结构如下：
特点： 1. Clock MUX必须放在OCC模块/DFT MUX之前。 (OCC：On Chip Clock)
2. 时钟⼤于50MHz时，使⽤OCC模块，否则使⽤DFT MUX。
3. Clock Gate放在OCC模块/DFT MUX之后。
4. 对于⼿动添加的Clock Gate，DFT_SE端⼝接到 dft_glb_gt_se。
5. 对于综合⼯具添加的Clock Gate，DFT_SE端⼝接到dft_syn_gt_se
JTAG测试技术在模块级测试中的应用
测试工具
2020.09
JTAG
测试技术在模块级测试中的应用
王滨
(中国航工业集团公司西安航空计算技术研究所，陕西西安，710065)
摘要：目前，随着板级器件密度的不断增大，尤其是表贴器件、BGA
器件的大量使用，传统的测试方法,如使用万用表、示
波器等已不能够覆盖足够的测试面积，这为模块测试带来了挑战。而随着支持IEEE1149. 1
标准的器件在模块中广泛的
应用，很好的解决了这一问题。文章从JTAG
边界扫描技术的原理出发，探讨如何将该技术应用到模块级测试中，为模块
测试诊断带来便利。
关键词：模块级；JTAG
边界扫描技术；测试诊断
Application of JTAG Test Technology in Module Level Test
Wang Bin
(AVIC Xi' an Aeronautics Computing Technique Research Institute, Xi' an Shaanxi, 710065)
Abstract： At present, with the increasing component' s density of module level, in particular, these
modules contains a large number of surface mount components and BGA components. The traditional test
methods such as using multi-meter and oscilloscope, can, t cover enough test area, which brings a
challenge to test module* With the wide application of components support IEEE1149.1 standard in the