边界扫描测试技术(课件)
边界扫描测试技术
IEEE1149.1-1990标准，要求在集成电路中加入边界扫描电路，在板级测试时，可以在主控器的控制下，构成一条在集成电路边界绕行的移位寄存器链，对板内集成电路的所有引脚进行扫描，通过将测试数据串行输入到该寄存器链的方法，检查发现PCB上的器件焊接故障和板内连接故障。
IEEE1149.1定义了边界扫描器件的四线测试访问端口（TAP）：TDI、TDO、TCK、TMS，常称为JTAG接口。
TDI（测试数据输入）、TDO（测试数据输出）、TCK（测试时钟）、TMS （测试模式选择）。
TAP控制器支持的几种测试模式：外测试，内测时，运行测试等等。
具有边界扫描功能器件的每一个引脚都与一个串行移位寄存器（SSR）的单元相接，称为边界扫描单元。
边界扫描单元连在一起构成一个移位寄存器链，用于控制和检测器件引脚。
IEEE1149.1标准测试结构：TAP、TAP控制器、指令寄存器和数据寄存器。
TAP控制器由TCK和TMS控制。
在测试逻辑内部，一系列边界扫描指令寄存器以及解码逻辑处于TAP控制器控制之下，并将TDI信号经过可控的延迟之后从TDO输出。
指令寄存器用于设置数据寄存器(Data Register)的工作模式。
有两种数据寄存器必须存在，一是旁路寄存器（Bypass Register），而是边界寄存器(Boundary Register)。
TAP控制器：包含16个状态的有限状态机，由TCK上升沿采样的TMS状态来控制。
指令寄存器：指令寄存器由串行移位寄存器和并行锁存寄存器组成，长度等于器件边界扫描测试指令的长度。
指令寄存器的行为由TAP控制器的状态决定，根据移入指令的内容将某一数据寄存器连接到TDI和TDO之间。
在进行测试操作时，测试指令首先经TDI移入指令寄存器，然后送入指令锁存器，最后TAP控制器将锁存器中的指令译码后，配合其输出信号来控制其它扫描逻辑。
数据寄存器：1.旁路寄存器不需要并行锁存寄存器，且长度只由1位。
10JTAG边界扫描测试
© 2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified astrademarks or service marks are the property of their respective holders as described at /common/legal.html . Altera warrants performance of itssemiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products andservices at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or servicedescribed herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.Cyclone IV 器件手册，卷12011年11月SubscribeISO 9001:2008 Registered 10.Cyclone IV 器件的JTAG 边界扫描测试本章介绍了Cyclone ®IV 器件所支持的边界扫描测试(BST)功能。
边界扫描测试原理和应用
IEEE-1532=> In-System-Programming
Conclusion
Intelligent Boundary Scan Solutions®
• IEEE 1532 can be used for programming of
BScan Basics
Boundary Scan Test測試之功能
Intelligent Boundary Scan Solutions®
<1> 元件之誤插接及臨近元件的短路測試
<2> 外界電路與元件間之輸入/輸出信號監視
<3> 元件間之互接測試(Interconnecting Test)
<4> 可測試BGA元件之開路與短路作測試
BScan Basics
Intelligent Boundary Scan Solutions®
Boundary Scan Test測試之原理(二)
若PCB印刷基板採用BScan測試相容元件時， 最多僅需5條(通常為4條)之專用線，即可測試:
1. Test Data In 2. Test Data Out (TDI ) (TDO)
• IEEE-1149.5=> system level test • IEEE-1149.6=> Differential & AC coupled
networks
• IEEE-1532
10/16/2018
=> In-System-Programming
BScan Basics No. 3
Intelligent Boundary Scan Solutions®
边界扫描测试技术原理
3 测测文文
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
课程目录
4 主边应尽(ICT)
4.1 TAPIT 4.2 BICT 4.3 VIT 4.4 VCCT 4.5 边边扫扫（Intest）测测 4.9 PLD如如
5 JTAG菊接下接设设设设
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
0 0
0
0
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
TAP控制器 2.5 TAP控制器
TAP件件边口16-states接且的也也通 TAP件件边接也也器TCK接内在沿的输 TAP 件件边器内下只通输也也可只也也 Shift-IR state边边IR，TDO输输且输 Shift-DR state边边DR，TDO输输且输 其厂也也下TDO 输输内输
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
使用JTAG JTAG的好处 1.2 使用JTAG的好处
缩可缩缩缩缩只器 降降测测连夹 必时缩缩应量减可提可 降降PCB连夹
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
2.1 边界扫描器件的结构
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
2.2 边界扫描器件的结构
Data Registers
Design-Spec. Reg. Device-ID Reg.
TDO TDI TRST* TMS TCK
BS Register
边界扫描
边界扫描背景:早在1985年，几家欧洲的厂商为解决高复杂度IC的测试问题，成立了一个JETAG（Joint European Test Action Group）的组织。
稍后，包含HP（Hewlett Packard）及一些美商公司亦加入了这个组织，该组织更名为JTAG（Joint Test Action Group）。
JTAG发展了BOUNDARY-SCAN 的技术，并于1989年将BOUNDARY-SCAN 的JTAG Rev 2.0 版，移转给电机电子工程师协会（Institute Electrical and Electronic Engineers, IEEE），并于1990年成为IEEE Standard1149.1-1990。
定义:边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。
所谓“边界”是指测试电路被设置在IC器件逻辑功能电路的四周，位于靠近器件输入、输出引脚的边界处。
所谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描路径”，沿着这条路径可输入由“0” 和“1”组成的各种编码，对电路进行“扫描”式检测，从输出结果判断其是否正确。
结构:引脚:寄存器:1指令寄存器:用来决定是否进行扫描测试和访问数据寄存器操作。
2旁路寄存器:旁路寄存器只有1位，它提供了一条从TDI到TDO之间的最短通道。
当选择了旁路寄存器，实际上没有执行边界扫描测试，它的作用是为了缩短扫描路径，将不需要测试的数据寄存器旁路掉，以减少不必要的扫描时间。
3边界扫描寄存器边界扫描寄存器由大量置于集成电路输入输出引脚附近的边界扫描单元组成。
边界扫描单元首尾相连构成一个串行移位寄存器链，它使用TDI引脚作为输入，TDO引脚作为输出。
在测试时钟TCK的作用下，从TDI加入的数据可以在边界扫描寄存器中进行移动扫描。
设计人员可用边界扫描寄存器来测试外部引脚的连接，或是在器件运行时捕获内部数据。
Boundary scan
什么是boundary scan?边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不在适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。
这些CELL准许你去控制和观察每个输入/输出引脚的状态。
当这些CELL连在一起就形成了一个数据寄存器链(data register chain),我门叫它边界寄存器(boundaryregister)。
除了上面的移位寄存器外，在IC上还集成测试访问端口控制器 (TAP controller),指令寄存器(Instruction register)对边界扫描的指令进行解码以便执行各种测试功能。
旁路寄存器(bypass register)提供一个最短的测试通路。
另外可能还会有IDCODE register和其它符合标准的用户特殊寄存器。
下图是一个典型的具有边界扫描功能的IC。
边界扫描器件典型特征及边界扫描测试信号的构成。
如果一个器件是边界扫描器件它一定有下面5个信号中的前四个：1．TDI (测试数据输入)2．TDO (侧试数据输出)3．TMS (测试模式选择输入)4．TCK (测试时钟输入)5．TRST (测试复位输入，这个信号是可选的)测试访问端口控制器(TAP controller)TMS，TCK，TRST构成了边界扫描的测试访问端口控制器(TAP controller)。
TAP (the test access port)是一个通用的端口，用来引入控制信号到边界扫描器件(TCK,TMS,TRST*)并且为边界扫描提供串行的输入，输出信号(TDI,TDO)TAP controller是一个16位的状态机，可以通过TMS(test mode selection)和TCK(test clock input)对TAP controller进行编程控制它的状态，TAP controller控制进入指令寄存器(instruction register)和数据寄存器(data register)数据流。
Boundray scan技术原理
1边界扫描测试技术原理2.边界扫描指令集Extest指令--强制指令用于芯片外部测试，如互连测试测试模式下的输出管脚，由BSC update锁存驱动BSC scan锁存捕获的输入数据移位操作，可以从TDI输入测试激励，并从TDO观察测试响应。
在移位操作后，新的测试激励存储到BSC的update锁存原先EXTEST指令是强制为全“0”的，在IEEE 1149.1—2001中，这条强制取消了。
选择边界扫描寄存器连通TDI和TDO。
在这种指令下，可以通过边界扫描输出单元来驱动测试信号至其他边界扫描芯片，以及通过边界扫描输入单元来从其他边界扫描芯片接受测试信号。
EXTEST指令是IEEE 1149.1标准的核心所在，在边界扫描测试中的互连测试（interconnect test）就是基于这个指令的。
Sample/Preload指令编辑Sample/Preload指令--强制指令在进入测试模式前对BSC进行预装载输入输出管脚可正常操作输入管脚数据和内核输出数据装载到BSC的scan锁存中。
移位操作，可以从TDI输入测试激励，并从TDO观察测试响应。
在移位操作后，新的测试激励存储到BSC的update锁存。
原先这两个指令是合在一起的，在IEEE 1149.1--2001中这两个指令分开了，分成一个SAMPLE指令，一个PRELOAD指令。
选择SAMPLE/PRELOAD指令时，IC工作在正常工作模式，也就是说对IC的操作不影响IC的正常工作。
选择边界扫描寄存器连通TDI和TDO。
SAMPLE指令---通过数据扫描操作（Data Scan）来访问边界扫描寄存器，以及对进入和离开IC的数据进行采样。
PRELOAD指令---在进入EXTEST指令之前对边界扫描寄存器进行数据加载。
Bypass指令编辑Bypass指令--强制指令提供穿透芯片的最短通路。
输入输出管脚可正常操作选择一位的旁路（Bypass）寄存器强制全为1和未定义的指令为Bypass指令BYPASS指令为全“1”。
边界扫描技术
Boundary Scan IC
T800FV 边界扫描
• ID Code: To show the ID Code of the Boundary Scan IC
Boundary Scan Test
T800FV 边界扫描
• Device Name: To set device name • Load BSDL: To Load the BSDL File of the
Boundary Scan IC • File Path: Active IC: To Enable the
• BS 测试可包括连接器
JTAG 完整结构ຫໍສະໝຸດ Test Data Input TDI
Core Logic
Internal Scan
Bypass ID Register Instruction Register
TAP Controller
TDO Test Data Output
TCK TMS TRST (Optional)
T800FV 边界扫描
• Data Bit: To show the data bit of the Boundary Scan IC
• Interconnection Table: To set the interconnection between boundary scan ICs on the UUT
边界扫描简介
BY:SUNNY MOK
可测性设计
• 由于线路越来越复杂，大型的IC要做全功能测试 的可能性越来越低（因全功能检查时间太长）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
边界扫描技术是一种应用于数字集成电路器件的测试性结 构设计方法。所谓“边界”是指测试电路被设置在IC器件逻辑 功能电路的四周，位于靠近器件输入、输出引脚的边界处。所 谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上 是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描路 径”，沿着这条路径可输入由“0” 和“ 1”组成的各种编码， 对电路进行“扫描”式检测，从输出结果判断其是否正确。
11
在暂停状态，数 据移位暂时终止，可 以对数据寄存器或指 令寄存器重新加载测 试向量。 在更新状态，移 入扫描通道的数据被 输出。 从暂停状态出来， 通过跳出2状态可以再 次进入移位状态，或 者经过更新状态回到 运行测试/等待状态。
12ห้องสมุดไป่ตู้
8.5 BST操作控制
指令模式: 模 式 指 令 (FLEX10K) 说 明
测试逻辑复位 六
个
稳 定 状 态
测试运行/等待 数据寄存器移位 指令寄存器移位 数据寄存器 移位暂停 指令寄存器 移位暂停
9
（1）进入复位状态
在上电或 IC正常运行时，必须使 TMS最少持续 5 个TCK 周期保持为高电平，或者TRST引脚保持低电平，TAP才能进 入测试逻辑复位状态。这时， TAP发出复位信号使所有的测 试逻辑不影响元件的正常运行。
抽样/预加载 器件正常工作时允许“快拍” (SAMPLE/PR 抽样/预加载 0001010101 待捕获和待考察的引脚信号。 ELOAD) 外测试 (EXTEST) 旁 路 （BYPASS) 用户码 (UESCODE) ID 码 (IDCODE)
8.4 BST电路结构
BST的核心思想是在芯片管脚和芯片内部 逻辑之间，即紧挨元件的每个输入、输出引脚 处增加移位寄存器组，在测试模式下，寄存器 单元在相应的指令作用下，控制输出引脚的状 态，读入输入引脚的状态，从而允许用户对 PCB上的互连进行测试。
指令寄存器(包括译码器) 数据寄存器
测试访问端口(TAP)控制器
1
8.3 BST方法
边界扫描测试是通过在芯片的每个 I/O引脚附加一个边界扫描 单元(BSC—Boundray Scan Cell)以及一些附加的测试控制逻辑实现 的。BSC主要是由一些寄存器组成的。每个BSC有两个数据通道： 测试数据通道和正常数据通道。
核心 逻辑
边界扫描单元BSC的连接图
在正常工作状态：输入和输出数据可以自由通过每个 BSC，正 常工作数据从NDI进，从NDO出。在测试状态，可以选择数据流动 的通道：对于输入的 IC管脚，可以选择从 NDI或从 TDI输入数据； 对于输出的IC管脚，可以选择从BSC输出数据至NDO，也可以选择 2 从BSC输出数据至TDO。
TRST 测试复位输入 低电平有效，用于初始化或复位BST电路。
6
8.4.1 BST寄存器单元
（1）指令寄存器 用来决定是否进行扫描测试和访问数据寄存器操作。 （2）旁路寄存器 旁路寄存器只有1位，它提供了一条从TDI到TDO之间的 最短通道。当选择了旁路寄存器，实际上没有执行边界扫描 测试，它的作用是为了缩短扫描路径，将不需要测试的数据 寄存器旁路掉，以减少不必要的扫描时间。 （3）边界扫描寄存器 边界扫描寄存器由大量置于集成电路输入输出引脚附近的 边界扫描单元组成。边界扫描单元首尾相连构成一个串行移位 寄存器链，它使用TDI引脚作为输入，TDO引脚作为输出。在 测试时钟TCK的作用下，从TDI加入的数据可以在边界扫描寄 存器中进行移动扫描。 设计人员可用边界扫描寄存器来测试 外部引脚的连接，或是在器件运行时捕获内部数据。 7
边界扫描单元能够迫使逻辑追踪引脚信号，也能从引脚或 器件核心逻辑信号中捕获数据。强行加入的测试数据串行地移 入边界扫描单元，捕获的数据串行移出。
核心 逻辑
边界扫描单元BSC的连接图
3
边界扫描测试应用示意图
为了测试两个 JTAG 设备的连接，首先将 JTAG 设备 1 的某 个输出测试脚的 BSC 置为高或低电平，输出至 NDO ，然后让 JTAG设备2的输入测试脚来捕获从管脚输入的 NDI 值，再通过 测试数据通道将捕获到的数据输出至 TDO，对比测试结果即可 快速准确地判断这两脚是否连接可靠。 4
（2）进入边界扫描测试状态
若要进行边界扫描测试，可以在 TMS与TCK的配合控制 下退出复位，进入边界扫描测试所需的各个状态。 在 TMS和 TCK 的控制下， TAP控制器跳出测试逻辑复位 状态，从选择数据寄存器扫描 (Select-DR-Scan) 或选择指令寄 存器扫描 (Select-IR-Scan) 进入扫描测试的各个状态。数据寄 存器扫描和指令寄存器扫描两个模块的功能类似。
10
进入每个模块的第 一步是捕捉数据，对于 数据寄存器，在捕捉状 态把数据并行加载到相 应的串行数据通道中； 对指令寄存器则是把指 令信息捕捉到指令寄存 器中。 TAP控制器从捕捉状态 既可进入移位状态，也可 进入跳出 1状态。通常，捕 捉状态后紧跟移位状态， 数据在寄存器中移位。 在移位状态之后， TAP 控制器通过跳出 1 状态可进 入更新状态，也可进入暂 停状态。
TAP—Test Access Port
5
BST电路一般采用4线测试接口，若测试信号中有复位 信号，则采用5线测试接口。这5个信号的引脚名称及含义 如下表。 引脚
TDI
名
称
功
能
指令和测试编程数据的串行输入引脚。数据 在TCK的上升沿移入。 指令和测试编程数据的串行输出引脚，数据 TDO 测试数据输出 在TCK的下降沿移出。如果数据没有正在移 出，该引脚处于三态。 该输入引脚是一个控制信号，它决定 TAP 控 TMS 测试模式选择 制器的转换。TMS必须在TCK的上升沿之前 建立，在用户状态下TMS应是高电平。 时钟输入到BST电路，一些操作发生在上升 TCK 测试时钟输入 沿，而另一些发生在下降沿。 测试数据输入
8.4.2 TAP控制器
TAP控制器是边界扫描测试的核心，它是一个具有16个状 态的状态机。在TCK的上升沿，TAP控制器利用TMS引脚控制 器件中的边界扫描操作，可以选择使用指令寄存器扫描或数据 寄存器扫描，以及控制边界扫描测试进行状态转换。 TAP控制器的状态图如下。
8
数据寄存器分支
指令寄存器分支