10JTAG边界扫描测试
jtag边界扫描的概念
jtag边界扫描的概念
边界扫描（Boundary Scan）是一种测试技术，用于在集成电路板内进行测试，特别是对于那些无法通过传统的测试方法进行测试的复杂电路板。
它利用在每个芯片的输入输出管脚上增加的移位寄存器单元（Boundary-Scan Register Cell），这些寄存器单元分布在芯片的边界上，被称为边界扫描寄存器。
在JTAG调试中，边界扫描是一个非常重要的概念。
当需要调试芯片时，这些寄存器将芯片与外围电路隔离，实现对芯片输入输出信号的观察和控制。
对于输入管脚，可以通过与之相连的边界扫描寄存器单元把数据加载到该管脚中；对于输出管脚，可以通过与之相连的边界扫描寄存器“捕获”（CAPTURE）该管脚上的输出信号。
正常运行状态下，这些边界扫描寄存器单元对芯片是透明的，所以正常的运行不会受到影响。
另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。
它可以串行地输入和输出，通过相应的时钟信号和控制信号，实现对处在调试状态下的芯片的输入和输出状态的观察和控制。
一般的芯片都会提供几条独立的边界扫描链，对边界扫描链的控制主要是通过TAP（Test Access Port）Controller来完成。
以上内容仅供参考，如需更多信息，建议查阅相关文献或咨询专业人士。
边界扫描测试系统
边界扫描测试系统一、IEEE1149.1产生的背景当今电子制造商正面临着越来越大的降低成本、提高质量及缩短生产周期的压力，电路板越来越密、器件越来越复杂、电路性能要求也越来越苛刻，这一切直接导致了电子器件的生产商和电子产品的制造商都在倾向于采用最新的器件技术，如GA、CSP、TCP 等更小的封装，以更小的体积提供更强的功能。
但是随之而来的接入问题却日益成为测试的巨大障碍。
为了解决此类问题，IEEE1149.1———边界扫描测试技术应运而生。
二、边界扫描测试的原理边界扫描测试是一种可测试结构技术，它采用集成电路的内部外围所谓的“电子引脚”（边界）模拟传统的在线测试的物理引脚，对器件内部进行扫描测试。
它是在芯片的I/O端上增加移位寄存器，把这些寄存器连接起来，加上时钟复位、测试方式选择以及扫描输入和输出端口，而形成边界扫描通道。
IEEE1149.1标准规定了一个四线串行接口(第五条线是可选的)，该接口称作测试访问端口(TAP)，用于访问复杂的集成电路(IC)，例如微处理器、DSP、ASIC 和CPLD等。
在TDI(测试数据输入)引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。
串行数据从TDO(测试数据输出)引线上输出。
边界扫描逻辑由TCK(测试时钟)上的信号计时，而且TMS(测试模式选择)信号控制驱动TAP控制器的状态。
TRST*(测试重置)是可选项，可作为硬件重置信号，一般不用。
详细边界扫描结构及信号流程参考图1。
图1中“TAP Controller”其实质上是一个状态切换到6个不同的状态，具体状态逻辑参考图2。
从一个状态切换成另一个状态总是发生在TCK的上升沿，由TMS 从两个状态选择其中一个状态。
在测试向量寄存器中，既有指令寄存器（IR),又有数据寄存器（DR)，而且，为了区分是指令还是数据，扫描链路中的状态图有两个独立的完全类似的结构（Scan DR/ Scan IR)。
测试操作的最重要步骤是移入和同步移出测试数据（DR SHIFT)，新的数据进入移位链，测试数据传送到测试单元DR-update）的输出锁存器中，对于指令寄存器（IR-shift，IR-capture，IR-update）同样如此。
边界扫描测试技术原理
3 测测文文
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
课程目录
4 主边应尽(ICT)
4.1 TAPIT 4.2 BICT 4.3 VIT 4.4 VCCT 4.5 边边扫扫（Intest）测测 4.9 PLD如如
5 JTAG菊接下接设设设设
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
0 0
0
0
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
TAP控制器 2.5 TAP控制器
TAP件件边口16-states接且的也也通 TAP件件边接也也器TCK接内在沿的输 TAP 件件边器内下只通输也也可只也也 Shift-IR state边边IR，TDO输输且输 Shift-DR state边边DR，TDO输输且输 其厂也也下TDO 输输内输
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
使用JTAG JTAG的好处 1.2 使用JTAG的好处
缩可缩缩缩缩只器 降降测测连夹 必时缩缩应量减可提可 降降PCB连夹
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
2.1 边界扫描器件的结构
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
2.2 边界扫描器件的结构
Data Registers
Design-Spec. Reg. Device-ID Reg.
TDO TDI TRST* TMS TCK
BS Register
JTAG测试原理
PLD的program主要是根据文件中指令来执行的，jtag工具相当于一个player．支持的文件格式：svf，jed，jam，staple，isc（IEEE 1532).这些文件可以在ＰＬＤ编译器中的选项里选择．
cluster测试主要留给测试工程师发挥的机会最大．一般boundary scan ic外面有一些简单的逻辑器件，测试工程师根据datasheet或其他资料来模拟一些逻辑器件的功能．如ＩＩＣ总线，spi总线等．
编程主要是下载数据到flash中，这个下载相似编程器，但是这个板级测试却可以在线，对与update程序很有用，给工程师带来很大的方便．在应用过程中经常碰到这样的情况，使用离线抄写完flash后，板不能boot起来，焊接上都没有什么问题，就是不能boot起来，这个时候使用jtag工具可以读出数据来分析，然后download一个golden board中的数据一般问题都会解决．这里使用的image主要是binary，hex（intel，motoroan的板级测试，我们一般需要的资料：bsdl文件（ＩＣ制造商提供），netlist ＡＳＣＩＩ文件（ＰＣＢ设计者提供）．另外也需要原理图来分析．一般的自动生成测试的工具都需要以上的资料．这些公司的产品，一般将测试分为以下几类：infrastructure test，interconnect test，memory test，cluster test．编程：外部flash，内部flash，ＰＬＤ，ＣＰＬＤ，ＦＰＧＡ ect ．
infrastructure test指的是测试连路ＴＤＩ－－＞ＴＤＯ，ＴＭＳ ，ＴＣＫ ，ＴＲＳＴ的连接情况，如果ic有idcode寄存器，那么一般也会测试ic的id，判断ic是否使用正确的ic．这只是互连测试一个前期工作，真正的板级测试还主要是后面的测试．
jtag边界扫描原语使用流程
jtag边界扫描原语使用流程
JTAG边界扫描原语使用流程：
①连接设备：将JTAG调试器与目标板JTAG接口对接；
②配置环境：在上位机软件设置目标芯片型号、扫描链结构；
③初始化TAP：通过TMS信号序列将TAP控制器置入适当状态；
④选择IR寄存器：发送指令码至指令寄存器IR，选择边界扫描操作；
⑤数据扫描：按需执行Shift-IR/Shift-DR原语，读写链上寄存器；
⑥捕获数据：执行Capture-IR/Capture-DR原语，锁定寄存器当前值；
⑦更新引脚：执行Update-IR/Update-DR原语，将内部状态更新到I/O引脚；
⑧验证结果：比较读回数据与预期值，评估电路连接与功能正确性；
⑨退出测试：将TAP控制器恢复至测试模式退出状态，释放JTAG 接口。
边界扫描测试方法
边界扫描测试方法
嘿，咱今儿来聊聊边界扫描测试方法呀！这玩意儿可神奇啦，就像是给电子设备做了一次全面又精细的体检。
你想啊，一个电子设备里面那么多复杂的电路和元器件，就好像是一个庞大的迷宫。
那怎么才能知道这个迷宫里有没有问题呢？边界扫描测试方法就派上用场啦！它就像是一个超级侦探，能一点点地去排查每一个角落。
它是通过在芯片的边界上设置一些特殊的引脚来实现的。
这些引脚就像是一个个小眼睛，能观察到芯片内部的情况。
比如说，它可以检测芯片之间的连接是否正常，有没有短路或者开路的情况。
这多重要啊，要是连接有问题，那整个设备不就乱套啦！
而且哦，边界扫描测试方法还特别灵活。
它可以根据不同的需求和情况，进行各种不同的测试。
就好像你有一套工具，你可以根据要修的东西不同，选择不同的工具来干活儿。
它还能帮助我们在生产过程中及时发现问题。
你想想，要是生产了一大批产品，最后才发现有问题，那得多麻烦，多浪费啊！但有了边界扫描测试方法，就能早早地把问题揪出来，及时解决，多省心啊！
这就好比是我们出门前要照照镜子，看看自己有没有穿戴整齐。
边界扫描测试方法就是给电子设备照镜子，确保它们能以最好的状态工作。
它还能提高设备的可靠性呢！就像我们锻炼身体，让自己更强壮，不容易生病一样。
通过边界扫描测试，能让设备更稳定地运行，减少出故障的概率。
咱再想想，要是没有这个方法，那电子设备出问题了可咋办？那可就像没头苍蝇一样，不知道从哪儿开始找问题啦！所以说，边界扫描测试方法真的是太重要啦！它是电子设备领域的好帮手，是保障设备正常运行的关键一环啊！大家可千万别小瞧了它哟！。
边界扫描测试
边界扫描测试原理示意图
核 心 器 件 边界扫描单元
核 心 器 件
边界扫描技术的主要思想是通过在芯片的每个信号引脚和芯片内部逻辑电 路之间，插入边界扫描单元(Boundary Scan Cell，BSC)。BSC在系统控制 下很容易捕捉芯片输入引脚和芯片内部功能输出信息，也很容易将测试矢 量施加到芯片逻辑的输入端和芯片的输出引脚上 。 (1)在正常工作期间,这些附加的移位寄存器单元则是“透明的”,不影响电 路板的正常工作。 (2)在测试模式下各边界扫描单元以串行方式连接成扫描链,既可以通过扫 描输入端将测试矢量以串行扫描的方式输入,对相应的管脚状态进行设定, 实现测试矢量的加载;也可以通过扫描输出端将系统的测试响应串行输出, 进行数据分析与处理。
典型边界扫描单元电路结构示意图：
接下一 个TDI 接信号引脚 或芯片输出
数据输入DI TDO
0 MUX2 0 MUX1 D1 D2 1
JTAG技术原理
JTAG技术俗称边界扫描技术，是近代发展起来的高级测试技术。
随着电子技术的高速发展，电路已经进入超大规模时代，芯片的封装技术也日新月异，从最初的DIP到QFP，已经当今的BGA，电路的物理可测试性正在逐渐消失。
为了寻找更先进的测试技术，1985年，IBM、AT&T、Texas Instruments、Philips、Siemens、Alcatel、Ericsson等几家公司联合成立了JETAG(Joint European Test Action Group欧洲联合测试行动小组)，并提出边界扫描技术。
通过存在于器件输入输出管脚与内核电路之间的BSC(Boundary Scan Cell)对器件及其外围电路进行测试。
1986年，一些欧洲之外的其他公司加入该组织，JETAG组织的成员已不仅仅局限在欧洲，所以该组织名称由JETAG更改为JTAG。
1990年，IEEE(Institute of Electrical and Electronics Engineers，美国电气和电子工程师协会)正式承认JTAG标准，命名为IEEE1149.1-1990。
JTAG主要有以下几个方面应用：1).互连测试。
判断互连线路是否存在开路、短路或固定逻辑故障。
2).可编程器件的程序加载。
如FLASH、CPLD、FPGA等器件的加载。
3).电路采样。
器件正常工作时，对管脚状态进行采样观察。
JTAG测试一般使用标准的TAP(Test Access Port)连接器,如下图所示。
A).1号脚为TCK。
JTAG测试参考时钟，由JTAG主控制器提供给被测试器件，该信号需要下拉处理，下拉电阻不能小于330ohm，一般选择1Kohm。
之所以TCK 要下拉处理，是因为JTAG测试规范规定：在TCK为低电平时，被测试器件的TAP 状态机不得发生变化。
所以，默认状态下，TCK必须为低电平，使TAP状态机保持稳定。
最小驱动电流为2mA。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
© 2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified astrademarks or service marks are the property of their respective holders as described at /common/legal.html . Altera warrants performance of itssemiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products andservices at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or servicedescribed herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.Cyclone IV 器件手册，卷12011年11月SubscribeISO 9001:2008 Registered 10.Cyclone IV 器件的JTAG 边界扫描测试本章介绍了Cyclone ®IV 器件所支持的边界扫描测试(BST)功能。
这些BST 功能与Cyclone III 器件中的相类似，除非另有说明。
Cyclone IV 器件(Cyclone IV E 器件和Cyclone IV GX 器件)支持IEEE Std.1149.1。
Cyclone IV GX 器件也支持IEEE Std.1149.6。
IEEE Std.1149.6 (AC JTAG)仅被Cyclone IV GX 器件中的高速串行接口(HSSI)收发器支持。
IEEE Std.1149.6用于使能AC 耦合的发送器与接收器之间的板级连接检查。
本章节含盖以下几方面内容：■IEEE Std.1149.6边界扫描寄存器(第10-2页)■BST 操作控制(第10-3页)■JTAG 链中I/O 电压支持(第10-5页)■边界扫描描述语言支持(第10-6页)f 欲了解关于JTAG 指令代码描述以及IEEE Std.1149.1 BST 指南的详细信息，请参考 IEEE 1149.1 (JTAG) Boundary -Scan Testing for Cyclone III Devices 章节。
f 欲了解以下方面的内容，请参考AN 39: IEEE 1149.1 (JTAG) Boundary-Scan Testingin Altera Devices ：■IEEE Std. 1149.1 BST 体系结构与电路系统■TAP 控制器状态机■指令模式IEEE Std.1149.6边界扫描寄存器IEEE Std.1149.6边界扫描寄存器Cyclone IV GX器件中的HSSI发送器(GXB_TX[p,n])和接收器(GXB_RX[p,n])的边界扫描单元(BSC)不同于I/O管脚的边界扫描单元(BSC)。
图10-1显示了Cyclone IV GX HSSI发送器的边界扫描单元。
图10-1.Cyclone IV GX器件中内嵌IEEE Std. 1149.6 BST电路系统的HSSI发送器的边界扫描单元(BSC)Cyclone IV 器件手册，Altera公司 2011年11月卷 1BST 操作控制Altera 公司 2011年11月 Cyclone IV 器件手册， 卷1图10-2显示了Cyclone IV GX HSSI 接收器的边界扫描单元(BSC)。
f 欲了解关于Cyclone IV 器件的用户I/O 边界扫描单元的详细信息，请参考IEEE 1149.1(JTAG) Boundary -Scan Testing for Cyclone III Devices 章节。
BST 操作控制表10-1列出了Cyclone IV 器件的边界扫描寄存器的长度。
图10-2.Cyclone IV GX 器件中内嵌IEEE Std.1149.6 BST 电路系统的HSSI 接收器的边界扫描单元(BSC)表10-1.Cyclone IV 器件的边界扫描寄存器的长度(1/2)器件边界扫描寄存器的长度EP4CE6603EP4CE10603EP4CE151080EP4CE22732EP4CE30 1632EP4CE401632EP4CE551164EP4CE751314EP4CE1151620EP4CGX15260EP4CGX22494EP4CGX30 (1)494EP4CGX501006BST 操作控制Cyclone IV 器件手册，Altera 公司 2011年11月卷 1表10-2列出了Cyclone IV 器件的IDCODE 信息。
IEEE Std.1149.6增加了两个新的指令：EXTEST_PULSE 和EXTEST_TRAIN 。
这两个指令用于使能包含AC 管脚的信号通路上的边缘检测行为。
EP4CGX751006EP4CGX1101495EP4CGX1501495表10-1注释：(1)对于F484封装的EP4CGX30器件，边界扫描寄存器的长度为1006。
表10-1.Cyclone IV 器件的边界扫描寄存器的长度(2/2)器件边界扫描寄存器的长度表10-2.32-Bit Cyclone IV 器件的IDCODE 信息器件型号IDCODE (32位) (1)版本(4位)部件编号(16位)制造商识别编号(11位)LSB(1位)(2)EP4CE600000010 0000 1111 0001000 0110 11101EP4CE1000000010 0000 1111 0001000 0110 11101EP4CE1500000010 0000 1111 0010000 0110 11101EP4CE2200000010 0000 1111 0011000 0110 11101EP4CE30 00000010 0000 1111 0100000 0110 11101EP4CE4000000010 0000 1111 0100000 0110 11101EP4CE5500000010 0000 1111 0101000 0110 11101EP4CE7500000010 0000 1111 0110000 0110 11101EP4CE11500000010 0000 1111 0111000 0110 11101EP4CGX1500000010 1000 0000 0001000 0110 11101EP4CGX2200000010 1000 0001 0010000 0110 11101EP4CGX30 (3)00000010 1000 0000 0010000 0110 11101EP4CGX30 (4)00000010 1000 0010 0011000 0110 11101EP4CGX5000000010 1000 0001 0011000 0110 11101EP4CGX7500000010 1000 0000 0011000 0110 11101EP4CGX11000000010 1000 0001 0100000 0110 11101EP4CGX15000000010 1000 0000 0100000 0110 11101表10-2注释：(1)MSB 在左边。
(2)IDCODE LSB 始终为1。
(3)IDCODE 适用于除了F484之外的所有封装。
(4)IDCODE 仅适用于F484封装。
JTAG链中I/O电压支持EXTEST_PULSEEXTEST_PULSE的指令代码为0010001111。
EXTEST_PULSE指令生成三个输出跳变：■驱动程序在UPDATE_IR/DR中的TCK下降沿上驱动数据。
■进入RUN_TEST/IDLE状态后，驱动程序在TCK下降沿上驱动反向数据。
■离开RUN_TEST/IDLE状态后，驱动程序在TCK下降沿上驱动数据。
EXTEST_TRAINEXTEST_TRAIN的指令代码为0001001111。
EXTEST_TRAIN指令的作用与EXTEST_PULSE指令相同，包括一个异常处理。
只要测试访问端口(TAP)处于RUN_TEST/IDLE状态，输出端就会在TCK下降沿不断触发。
1这两个指令代码仅适用于Cyclone IV GX器件的后配置模式下。
1当您在配置前执行JTAG边界扫描测试时，nCONFIG管脚必须保持在低电平。
JTAG链中I/O电压支持BST模式下运行的Cyclone IV器件需要用到四个管脚：TDI、TDO、TMS和TCK。
TDO输出管脚和所有的JTAG输入管脚都是由 I/O Bank的V CCIO电源来供电(I/O Bank 9用于Cyclone IV GX器件，I/O Bank 1用于Cyclone IV E器件)。
一个JTAG链能够包含几种不同的器件。
然而，如果链中包含的器件使用不同的V CCIO电平，就要特别的注意了。
TDO管脚的输出电压电平一定要符合它所驱动的TDI管脚的规范。
例如，内嵌3.3-V TDO管脚的器件能够驱动内嵌5.0-V TDI管脚的器件，这是因为3.3 V满足了5.0-V TDI管脚的最小TTL-level V IH。