TMS320LF2407A等待状态寄存器和看门狗
S120硬件结构及工作原理分析
S120硬件结构及工作原理分析变频器分类（1）根据变流环节不同分为：1. 交-直-交变频器先将频率固定的交流电“整流”成直流电，再把直流电“逆变”成频率任意可调的三相交流电。
2. 交-交变频器把频率固定的交流电直接转换成频率任意可调的交流电。
（2）变频器按其供电电压分为：低压变频器( 110V 220V 380V ) 、中压变频器( 500V660V 1140V ) 和高压变频器( 3KV 3.3KV 6KV 6.6KV 10KV )。
（3）根据直流电路的储能环节（滤波方式）分为：1. 电压型变频器其储能元件为电容器。
中、小容量变频器以电压型变频器为主。
2. 电流型变频器其储能元件为电感线圈（4）变频器按其功能分为：恒转矩（恒功率）通用型变频器、平方转矩风机水泵节能型变频器、简易型变频器、迷你型变频调速器、通用型变频器、纺织专用型变频器、高频电主轴变频器、电梯专用变频器、直流输入型矿山电力机车用变频器、防爆变频器等。
最常用的为交直交电压型变频器变频器的工作原理变频器硬件组成电源模块，电机模块，控制单元－CU320，（采样部分，驱动部分）外围设备（制动单元，接口模块-通讯板，编码器）S120配置示意图控制单元CU320接口图CU320接线图通讯板实物图电机模块的接线图电机轴上安装的编码器转换模块编码器接口模块实物图SMC 30 的接线图及各管脚含义变频器工作原理系统通过以键盘智能控制芯片HD7279A为核心的键盘输入系统运行所需参数(频率也可以通过模拟给定)，再通过DSP实时计算出脉宽，最终将PWM信号通过外围驱动电路，转化成能驱动功率模块IPM的信号，控制逆变器的输出。
同时DSP通过采样电路对系统实时采样，一方面监控系统工作状态，供LED显示，另一方面还实时检测系统故障，以便能及时地加以保护并诊断故障原因。
变频器的结构原理图逆变电路原理图硬件电路的结构本文研究开发的通用变频器采用交一直一交电压源型主电路结构形式，控制芯片是以TI公司的MS320LF2407ADSP为控制核心，硬件电路分为:主电路部分、控制电路部分、采样检测及保护电路部分。
湘南学院期末考试dsp选择题
1．’C54x 进行32位长数据读操作时使用的数据总线是（）。
A) CB和EB B) EB和DBC) CB和DB D) CB、DB和EB2．以下哪种方法不能清除中断标志寄存器IFR中的中断标志位。
（）A) 硬件复位 B) 软件复位C) 软件置位IFR寄存器中的标志位 D) 软件清零IFR寄存器中的标志位3．下列说法中错误的是（）。
A) 每个DARAM块在单周期内能被访问2次。
B) 每个SARAM块在单周期内只能被访问1次。
C) 片内ROM主要存放固化程序和系数表，只能作为程序存储空间。
D) DARAM和SARAM既可以被映射到数据存储空间用来存储数据，也可以映射到程序空间用来存储程序代码。
4. 若程序中对堆栈设置如下，则下列说法错误的是（）。
size .set 120stack .usect “STACK”，sizeSTM # stack + size，SPA) 此堆栈段的段名为STACKB) 此堆栈段共120个单元C) 此堆栈段第一个变量的名称为sizeD) 堆栈设置好后，堆栈指针SP指向栈底5．若要累加器A大于0或溢出时，程序转移至sub，可以实现此功能的指令是（）。
A) BC sub, AGT B) BC sub, AGT, AOVBC sub, AOVC) BC sub, AGT D) BC sub, AGT, ANOVBC sub, ANOV6．执行指令PSHM AR5之前SP=03FEH，则指令执行后SP=（）A) 03FDH B) 03FFH C) 03FCH D) 0400H7．以下控制位中哪一位用来决定程序存储空间是否使用内部RAM。
（）A) MP/MC B) OVLY C) DROM D) SXM8. 下列指令中，哪条指令的写法是错误的。
（）A) ADD # 99, B B) LD @ AR3, BC) LD @ x, A D) LD * AR3, B9. 用下列伪指令定义的数据段中，哪一个通常为未初始化变量保留存储空间。
2407介绍解析
TMS320LF2407控制器1、基本结构：包括：哈佛结构，流水线操作，专用的硬件乘法器，特殊的DSP指令；这些特点再加上集成电路的优化设计使得DSP的指令周期能够在50ns以下，实现其快速性。
2、主要用途：a、交流伺服电动机、直流水磁电动机和开关磁阻电动机的鲁棒控制器的设计；b、由于转矩纹波的减少，从而使运行更加安静和有效，从而实现低功耗、低振动和长寿命；c、在实时多项式计算中，内在查表的减少，可以降低系统的成本；d、与控制算法处理一起完成电源开关转换的控制；3、相关参数通过把一个高性能的DSP内核和微处理器的片内外设即成为一个芯片的方案，2407 DSP 成为传统的为控制单元（MCU）和昂贵的多片设计的一种廉价的替代产品。
2407 系列DSP是16位微控制器，处理速度30MIPS，其新款2407 A 的处理速度为40MIPS；具有高可靠性和可编程性，其源代码与目标代码都与24X同代产品兼容，源代码与C2X兼容，并能够与C5X向上兼容。
LF2407 DSP利用16位的字长和32位的寄存器来存储中间结果，并且有2个硬件移位寄存器独立的计数；这样可以减少量化或者截断误差，以提高附加功能的处理能力。
4、数字和混合信号的外设CAN(Controller Area Network)，即控制器区域网；串行通信接口（SCI）和16位串行外部设备接口（SPI）;模数转换器（ADC）；系统保护，例如低电压保护和看门狗定时器；5、特点和资源配置LF2407 DSP具有TMS320系列DSP的基本功能之外，还有其自身特点：采用高性能静态CMOS技术，使得供电电压降为3.3V，减小了控制器的功率损耗；30MIPS的执行速度是的指令周期缩短到3.3ns（30MHZ）,从而提高控制器的实时控制能力；基于TMS320C2XX DSP的CPU内核保证了TMS320LF2407DSP代码和TMS320系列DSP代码兼容；片内有高达32K字×16位的Flash程序存储器；高达2.5K×16位的数据/程序RAM；2K字的单口RAM；SPI/SCI引导ROM;两个事件管理模块EVA和EVB，每个均包括如下资源：两个16位通用定时器；8个16位的脉宽调制通道（PWM），可以实现三相反相器控制、PWM的中心或边缘校正、当外部引脚\PDPINTX出现低电平时快速关闭PWM通道；防止击穿故障的可编程的PWM死去控制；对外部事件进行定时捕获的3个捕获单元；片内光电编码器接口电路；16通道的同步ADC转换器。
TMS320LF2407 DSP ADC模块
《数模转换模块》目录1.AD含义2.ADC内部结构3.ADC工作原理4.AD实例应用5.总结分析一、AD含义数模转换，就是把模拟信号转换成数字信号。
转换目标：将时间连续，幅值连续的模拟信号转换成时间离散，幅值离散的数字信号。
A/D转换的步骤：采样、保持、量化、编码。
将一个时间上连续变化的模拟量转换成时间离散的模拟量成为采样，其中采样频率为fs，fs>=2fmax，fmax是输入模拟信号X(t)的最高频率分量的频率，通常fs=(2.5~4)fmax；A/D转换需要一定的时间，在每次采样以后，需要把采样电压保持一段时间，这个过程称为保持；将采样-保持电路的输出电压归化为量化单位△（数字量最小单位所对应的最小量的值）的整数倍的过程称为量化；用二进制代码来表示各个量化电平的过程称为编码。
二、ADC内部结构在LF2407的内部含有10位的A/D转换器（ADC），主要有以下特征：1、带内置采样/保持的10位16通道模数转换器；2、自动排序的能力每次可执行最多16个通道的自动转换，每次转换的通道可由程序控制；3、可单独访问的16个结果寄存器用来存储转换结果（RESULT0-RESULT15）;4、多个触发源可以启动A/D转换等等。
在使用A/D转换器时需考虑以下几个问题：1.采样精度2.采样速率3.滤波4.物理量回归。
ADC模块中有两种工作方式：一是两个独立的最多可选择8个模拟转换通道的排序器（SEQ1和SEQ2）可以独立工作在双排序器模式；另一种是级联排序器模式，为最多可选择16个模拟转换通道的排序器模式。
其区别：双排序工作时，SEQ1的结果寄存器为RESULT0-RESULT7，SEQ2的结果寄存器为RESULT8-RESULT15，级联排序时，SEQ的结果寄存器为RESULT0-RESULT15。
双排序启动方式时，SEQ1为软件、外部引脚、EVA事件源，SEQ2为软件、EVB事件源，级联启动方式时，SEQ为软件、外部引脚、EVA事件源、EVB事件源。
第6章 DSP系统初始化及中断..
数字信号控制器TMS320LF2407中文详细资料(纯手打)
数字信号控制器TMS320LF2407DSP芯片，也称数字信号控制器，是一种具有特殊结构的微处理器。
DSP芯片内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以快速实现各种数字信号处理算法。
TMS320LF2407芯片是TI公司 TMS320系列中的一种 16 位定点DSP芯片, 是目前应用最为广泛的芯片。
基于TMS320C2xxDSP的CPU核结构设计提供了低成本、低功耗、高性能的处理能力，对电机的数字化控制非常有用。
同时,几种先进的外设被集成到该芯片内,形成了真正意义上的数字控制器。
一、2407的基本特点和资源配置LF2407 DSP具有TMS320系列DSP的基本功能之外，还有其自身特点：➢采用高性能静态CMOS技术，使得供电电压降为3.3V，减小了控制器的功率损耗；30MIPS的执行速度是的指令周期缩短到33ns（30MHZ）,从而提高控制器的实时控制能力；➢基于TMS320C2XX DSP的CPU内核保证了TMS320LF2407DSP代码和TMS320系列DSP代码兼容；➢片内有高达32K字×16位的Flash程序存储器；高达2.5K×16位的数据/程序RAM；2K 字的单口RAM；➢SPI/SCI引导ROM;➢两个事件管理模块EVA和EVB，每个均包括如下资源：两个16位通用定时器；8个16位的脉宽调制通道（PWM），可以实现三相反相器控制、PWM的中心或边缘校正、当外部引脚\PDPINTX出现低电平时快速关闭PWM通道；防止击穿故障的可编程的PWM死去控制；对外部事件进行定时捕获的3个捕获单元；片内光电编码器接口电路；16通道的同步ADC转换器。
➢可扩展的外部存储器具有192K×16位空间，分别为64K字程序存储空间，64K字的数据存储空间和64K字的I/O存储空间；➢看门狗（WD）定时器模块；➢10位的ADC转换器，其特性为：最小转换时间为500ns，16个多路复用的输入通道、可选择两个事件管理器来触发两个8通道输入ADC转换器或一个16通道输入的A/D转换器；➢基于锁相环（PLL）的时钟发生器；➢高达41个可单独编程或复用的通用输入输出引脚（GPIO）；➢5个外部中断（两个驱动保护、复位和两个可屏蔽中断）；➢电源管理，具有3种低功耗模式，能够独立的将外围器件转入低功耗工作模式；二、数字和混合信号的外设●事件管理器；●CAN(Controller Area Network)，即控制器区域网；●串行通信接口（SCI）和16位串行外部设备接口（SPI）；●模数转换器（ADC）；●系统保护，例如低电压保护和看门狗定时器。
TMS320LF2407配置代码
case 0x0001：
motor（）；
break；
case 0x0002：
change_up（）；
break；
case 0x0003：
change_dn（）；
break；
case 0x0004：
break；
default：
break；
}
*EVAIFRA|=0x0080；
*EVBIFRA = 0xFFFF； ／* clear all EVB group A interrupts *／
*EVBIFRB = 0xFFFF； ／* clear all EVB group B interrupts *／
*EVBIFRC = 0xFFFF； ／* clear all EVB group C interrupts *／
*CMPR3=0x03e8； ／*决定 PWM5，PWM6 占空比*／
*ACTRA=0x0300； ／*决定 PWM5 和 PWM6 的极性，都为强制高*／
*T1CON|=0x0040； ／*允许 T1 操作*／
break；
}
case 0x0070：
{
／*按下 IOPA3，K2 闭合*／
s=0x0002； ／*“正转”标志位*／
*T1CON|=0x0040； ／*允许 T1 操作*／
break；
}
case 0x0058：
*IFR=0x0ffff； ／*清除所有中断标志*／
WSGR=0x0ffff； ／*不使能所有的等待状态*／
*EVAIMRA = 0x0000； ／* enable desired EVA group A interrupts *／
基于DSP的数据采集、存储和输出
科技信息2008年第26期SCIENCE&TECHNO LO GY INFORMATION0.引言随着现代科学技术的发展,数字信号系统的应用越来越广泛。
由于数字信号处理器DSP芯片的不断发展,使得信号实时处理变得轻而易举。
本系统可以通过外部控制端的选择完成对外部信号的采集、存储和输出等功能,应用范围广泛,实用性强。
主控元件采用T M S320LF2407A芯片,T MS320L F2407A[1]是美国TI公司推出的新型高性能16位定点数字信号处理器,它专门为数字控制设计,集DSP 的高速信号处理能力及适用于控制的优化外围电路于一体,在数字控制系统中得以广泛应用。
1.系统工作原理采集系统主要由主控单元、数据采集、外部控制、存储器、输出单元等组成。
外部开关选择开始采集,则模拟量经外部输入电路进入T M S320LF2407A的A/D转换口,由2407A定时采样;采样数据由T M S320L F2407A实时处理后送入存储器分页储存;外部开关选择终止后采集停止;外部开关选择输出则由T M S320LF2407A调用存储信息送外部电路输出。
若需要对多个模拟量进行操作,则可在外部电路增加一多路开关(如C D4051)。
采样时DSP可采用级联模式,一次作16个转换;DSP 对转换后的数据进行比较、计算、存储等。
开关量输入经光耦和缓冲器进入DSP的IOPB口,DSP以对IOPB口的检测和数值处理的结果产生相应的控制动作。
2.系统模块的硬件设计采集系统主要采用T MS320L F2407A定点DSP控制器作为数据处理单元的处理器,它的供电电压为3.3伏,执行速度为30MIPS,片内有32K字的FL ASH程序存储器,1.5K字的数据程序RAM,544字的双口RAM和2K字的单口RAM,两个事件管理器模块,看门狗定时器模块,控制器网络(CAN)2.0B模块,10位A/D转换器,40个单独编程或复用的I/O口等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.6 等待状态发生器
如果采用慢速的RAM、外设芯片，须考虑与C240X芯片的速度匹配问题，需使用READY信号、片外延迟电路或内部等待状态产生器来添加等待状态。
3.6.1 用READY信号产生等待状态
外设通过使READY信号变为高电平，表示已准备好。
若外设未准备好，则需保持READY为低。
READY为低，LF240X等待一个CLKOUT周期。
再次检查READY，若READY信号没有被使用，LF240X将在外部访问时把READY 拉高。
READY脚可用来产生任意数目的等待状态。
3.6.2 用等待状态发生器产生等待状态
为控制等待状态发生器，必须写映射IO空间的FFFFh等待状态控制寄存器。
格式如下：
位15∼11：保留
位10∼9： BVIS，总线可见模式，提供了跟踪内部总线活动的方式。
00－总线可见模式关（降低功耗和噪声）
01－总线可见模式开；
10－数据到地址总线输出到外部地址总线；数据到数据总线输出到外部数据总线；
11－程序到地址总线输出到外部地址总线；数据到数据总线输出到外部数据总线。
位8∼6：决定了等待状态（0∼7）的数目。
用于读片外I/O空间。
复位
为111，为片外I/O空间的读写设定7个等待状态。
位5∼3：决定了等待状态（0∼7）的数目。
用于读片外数据空间。
复位为111，为片外数据空间的读写设定7个等待状态。
位2∼0：决定程序空间等待状态（0∼7）的数目。
复位为111，设定程序空间7个等待状态。
第4章时钟和低功耗模式
片内集成有PLL(锁相环)电路。
外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。
有关引脚：
XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。
XTAL2：片内PLL振荡器输出引脚；
CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗定时器时钟；由系统控制状态寄存器（SCSR1)中的位14决定。
当不作时钟输出时，就可作通用I/O。
复位时，本脚配置为CLKOUT。
4.1 锁相环（PLL）
PLL支持从0.5∼4倍输入时钟频率的乘法因子。
PLL还可控制低功耗操作。
PLL的倍率由系统控制状态寄存器（SCSR1)的位11∼9来决定。
如下表所示。
复位时，倍率默认为0.5 。
1.锁相环的时钟模块电路
时钟模块电路如图所示。
两种时钟方式：
（1）内部时钟：只需外接晶体振荡器
（2）外部时钟：把外部时钟接至XTAL1/CLKIN脚
2. 外部滤波器电路回路
用来抑制信号的抖动和电磁干扰。
电路中存在大量噪声，通过实验来确定滤波器回路元件。
3. 片内时钟
4. 外部振荡器时钟
5. PLL旁路方式
可对片内PLL实现旁路，通过复位时拉低TRST、TMS和TMS引脚来实现。
此时改变系统时钟的唯一方法是改变输入频率，系统的时钟与外输入时钟相同。
此时，不需滤波器元件。
使用片内时钟：CLKIN的时钟频率4∼20MHz
使用片外时钟：CLKIN的时钟频率4∼30MHz（对2407A为40MHz）
4.2 看门狗定时器时钟
当时钟CPUCLK=40MHz, WDCLK来自于：WDCLK＝CLKOUT/512=78125Hz WDCLK是由看门狗定时器的外围器件生成的。
4.3 低功耗模式
有一IDLE（睡眠）指令，可关闭CPU时钟，节约能耗。
当收到一个中断请求或者复位时，CPU会退出睡眠状态。
4.3.1 时钟域
有两个时钟域：
（1）CPU时钟域:包含大部分CPU逻辑的时钟；
（2）系统时钟域：包含外设时钟（来自CLKOUT分频）和用于CPU中断逻辑的时钟。
IDLE1模式：当CPU进入睡眠状态，CPU时钟域停止，系统时钟域继续运行。
IDLE2模式：当CPU进入睡眠状态，CPU时钟域和系统时钟域均停止，进一步降低功耗。
HALT模式：振荡器（即输入到PLL的时钟）和WDCLK被关闭。
当执行IDLE指令时，系统控制状态寄存器（SCSR1)的13、12位指明进入哪一种低功耗模式。
0 0 CPU进入IDLE1模式
0 1 CPU进入IDLE2模式
1 x CPU进入HALT模式
4.3.2 退出低功耗模式
1.复位
复位信号可使器件退出IDLE模式。
2.外部中断
外部中断xINTx可使器件退出低功耗模式，但不能退出HALT模式。
3.唤醒中断
有些外设具有启动器件时钟的能力，然后产生一个中断去响应一定的
外部事件。
4.3.3 片内闪存断电
进入HALT模式之前，片内闪存可以被断电，会使电流消耗到最低。
第11章看门狗（WD)定时器
看门狗（WD)定时器外设监视软件和硬件的运行，在CPU混乱时（如软件进入死循环或跑飞）完成系统的复位，从而提高CPU的可靠性。
11.1 看门狗定时器概述
看门狗（WD)定时器结构框图见下页，所有寄存器都是8位宽度。
具有如下特征：
(1) 8位WD计数器，作用是在上溢时产生一个系统复位信号。
(2) 6位的自行计数器，用于WD预定标，共6种选择。
(3) 一个WD复位密钥（WDKEY)寄存器。
当一个55h值后紧随着一个AAh 值写入WDKEY时，则WD计数器清零，当不正确的值写入时，则产生一个复位信号。
(4) 3个WD检验位。
若WD定时器失效，则启动系统复位。
(5) 一旦系统复位后，WD定时器就自动启动。
11.2 WD操作
11.2.1 WD的时钟
看门狗（WD)定时器的时钟WDCLK是一个低频时钟，WDCLK由CPU的输出时钟CLKOUT提供。
WDCLK=CLKOUT/512
11.2.2 定时器的悬挂
因为WDCLK的时钟是由CLKOUT分频产生的，当CPU被挂起时（即CPU进入HALT低功耗模式），WDCLK被停止。
11.2.3 WD控制寄存器
共有3个寄存器控制着WD的操作：
(1) WD计数寄存器（WDCNTR)—用来保存WD计数器的值。
位7-0：数据值。
这些只读位包含了8位WD计数器的值，向该计数器写无效。
向WD复位关键字寄存器写入正确的序列会清除WDCNTR并且可阻止系统复位，但是并不会清除自行计数器。
(2) WD复位关键字寄存器（WDKEY)—当一个55h值后紧随写入一个AAh 值，则清除WDCNTR。
任何其他值都会引起系统复位。
位7-0：数据值。
这些只写数据位包含了8位复位关键字值，
(3) WD定时器控制寄存器（WDCR) —包含用于看门狗配置的如下控制位：WD禁止位；WD标志位；WD检验位（3个）；WD预定标选择位(3个）。
位7：WDFLAG，看门狗标志位。
该位标识WD定时器是否产生了一个系统复位。
0：表明自上次清除该位后，WD定时器还没有产生复位。
1：表明自上次清除该位后，WD定时器已经产生了复位。
位6：WDDIS，看门狗禁止位。
仅当SCSR2寄存器的WD OVERRIDE位为1时，该位才能被写。
0：看门狗被使能。
1：看门狗被禁止。
位5-位3：WDCHK2-WDCHK0，看门狗检验位（3个）。
当向WDCR控制寄存器写时这三位必须被写为101，否则产生系统复位。
位2-位0：WDPS2-WDPS0，看门狗预定标选择位。
这些位决定了看门狗的溢出频率，如下页表所示。