历年数字电子技术试卷分析
数字电子技术期末试卷标准答案及评分标准(A卷)
班级：__________ 学号: __________姓名: __________阅卷教师: _____________ 成绩: _______________一、判断题（将答案添入下表，每题1分，共10分。
正确选“√”，错误选“×”） 1 2 3 4 5 6 7 8 9101．在时间和幅度上都断续变化的信号是数字信号，因为说话时语音是断续的，所以是数字信号。
（ ）2．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
（ ） 3．N 变量逻辑函数全部2N 个最大项之积恒等于1。
（ ） 4．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。
（ ）。
5．TTL 集电极开路门输出为１时由外接电源和电阻提供输出电流。
（ ） 6．异步时序电路是指的各级触发器类型不同的电路。
（ ）7．D 触发器的特征方程Q n+1=D ，而与Q n 无关，所以，D 触发器不是时序电路。
（ ） 8．D/A 转换器的最大输出电压的绝对值可达到基准电压V REF 。
（ ）9．施密特触发器可用于将正弦波变换成三角波。
（ ）10．SRAM 是指静态RAM ，DRAM 是指动态RAM ；对相同容量的SRAM 和DRAM 而言，前者造价高，响应速度也快。
（ ）二、试将下列函数化为最简与或形式（10分，每题5分，要有解题步骤，否则不给分）（1）D C B A D C B A D B A AD Y +++=（2）化简逻辑函数D C B A BCD A D C B A D C B A F ⋅⋅++⋅⋅=),,,(；给定约束条件：0=+++⋅+⋅++⋅D C B A D ABC ABCD D C B A D C AB D C B A CD B A三、已知电路如图所示，写出F1、F2、F3、F 与输入变量A 、B 、C 、D 之间的逻辑表达式。
（本题10分）阅卷教师: _____________ 成绩: _______________四、设计一个能被2 或3 整除的逻辑电路，其中被除数A、B、C、D是8421BCD编码。
宁波大学2012数字电子技术1试题B卷2和答案资料分析
一、简答题（共30分）1、将二进制数(11.001)2转换为等值的十六进制数。
（3分）2、将函数式Y LM MN NL=++化为最小项之和的形式。
（3分）3、试分析图示CMOS逻辑门电路，写出Y的逻辑表达式。
（3分）4、CPLD与FPGA中，哪种断电后配置数据丢失？哪种采用查找表结构？哪种具有加密性？（3分）5．下图是一个数模转换器（DAC），它的转换误差主要有比例系数误差、漂移误差、非线性误差。
试说明这三类转换误差的产生原因。
（3分）6、在CMOS电路中有时采用下图所示的扩展功能用法，写出Y的逻辑式。
已知电源电压10DD V V ，二极管的正向导通压降为0.7V 。
（5分）EY7、下图是74161芯片接成的计数器。
请说出下图是多少进制计数器，并画出状态图。
（5分）8、画出下图电路在一系列CP 信号作用下Q 1 ,Q 2, Q 3端输出的波形。
触发器均为边沿触发结构， Q 1 ,Q 2, Q 3的初始状态均为0。
（5分）CP Q 2 Q 3二、分析计算题（共70分，每题10分）1、用卡诺图把式Y A B AC BC =++化简为最简与或式，然后用与非门实现，最后画出逻辑电路图。
（10分）2、分析下图的时序电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说出电路实现的功能。
A 为输入逻辑变量。
（10分）ttttQ1CP Q2 Q3Y3、用PROM 产生一组多输出逻辑函数：AB B A F +=0， A B A F +⋅=1，A B A F +=2，A F =3。
试在下图中画出地址译码点阵图和数据点阵图。
（10分）4、下图是用CMOS 反相器接成的压控施密特触发器电路。
CMOS 电路的电源电压为5V ，阈值电压为2.5V 。
分析它的转换电平T V +、T V -与控制电压CO V 的关系。
（10分）R2V5、用D触发器和与非门设计一个串行数据检测器。
对它的要求是：当检测到1000时输出为1，其它输入情况输出为0。
数字电子技术考研真题
数字电子技术考研真题近年来，数字电子技术的应用范围越来越广泛，对于这一领域的研究和掌握有着重要意义。
考研真题是考察学生对于数字电子技术基础知识的理解和应用能力的重要途径之一。
下面将介绍一道数字电子技术考研真题，并详细解析该题目。
题目描述：设计一个8位寄存器电路，输入端有D0、D1、D2、D3四个输入信号线，输出端有Q0、Q1、Q2、Q3四个输出信号线。
当输入信号D0为1时，寄存器进行并行加载操作；当输入信号D1为1时，寄存器进行清零操作；当输入信号D2为1时，寄存器进行左移位操作；当输入信号D3为1时，寄存器进行右移位操作。
请根据以上要求设计寄存器电路。
解析：首先，根据题目要求，我们要设计一个8位的寄存器电路，输入端有D0、D1、D2、D3四个输入信号线，输出端有Q0、Q1、Q2、Q3四个输出信号线。
接下来，我们逐一解析各个输入信号的作用。
1. 输入信号D0为1时，寄存器进行并行加载操作。
在最基本的方式下，我们可以将输入信号D0与8个D触发器的D端相连，并同时将时钟信号CLK与8个D触发器的时钟端相连。
这样当D0为1时，数据会被加载到寄存器中。
2. 输入信号D1为1时，寄存器进行清零操作。
类似地，我们可以将输入信号D1与一个8选1的数据选择器的控制端相连，并将输出端与寄存器的D端相连。
当D1为1时，选择器将输出0，从而将寄存器清零。
3. 输入信号D2为1时，寄存器进行左移位操作。
同样，我们可以将输入信号D2与一个8位移位寄存器的控制端相连。
当D2为1时，移位寄存器执行左移位操作。
4. 输入信号D3为1时，寄存器进行右移位操作。
类似地，我们可以将输入信号D3与一个8位移位寄存器的控制端相连。
当D3为1时，移位寄存器执行右移位操作。
综上所述，我们可以根据题目要求设计一个基本的8位寄存器电路，其中D0、D1、D2、D3分别控制并行加载、清零、左移位和右移位操作。
当然，这只是一个基本的设计思路，具体的电路细节和原理可以根据实际需求进行进一步优化和改进。
阎石《数字电子技术基础》名校真题解析及典型题精讲精练
码运算结果仍是补码，要读出真值应再求补一次变成原码，才能得到正确的真值。
取反
＋１
－７＋５＝－２ －７＝１０１１１→ １１０００→ １１００１
取反
＋１
１１１１０→１０００１→ １００１０
１１００１
＋００１０１
１１１１０
０１１１ ７
＋ ０１１１ ７
１１１０
两个正数相加得负数，结果显然是错误的，其原因是三位数最大可表 示为 ７，而 １４已超过表示的
进制数。
３．二 ———十六进制、八进制之间的转换
①二进制转换成十六进制：
因为 １６进制的基数 １６＝２４，所以，可将四位二进制数表示一位 １６进制数。将二进制数整数部
分低位起四位一组不足四位前面加 ０；小数部分高位起四位一组不足四位后面加 ０。然后分别用对应
１６进制数表示。
常用的有：有权码和无权码
二、反码
反码是为了在求补码时不做减法运算。二进制的反码求法是：正数的反码与原码相同，负数的原 码除了符号位外的数值部分按位取反，即“１”改为“０”，“０”改为“０”，
三、补码：
正数的补码和原码相同，负数的补码是符号位为“１”，数值位按位取反加“１”，即“反码加 １”当做 二进制减法时，可利用补码将减法运算转换成加法运算。
注：如讲义内容与视频内容相出入，请以视频内容为准。给你带来的不 便我们深表歉意。
阎石《数字电子技术基础》真题解析及典型题精讲精练
第 １讲 数值与编码
考点：
１．数制间的转换。 ２．常用编码。
题型：
１．填空题 ２．选择题
（一）十进制
十进制采用 ０，１，２，３，４，５，６，７，８，９十个数码，其进位的规则是“逢十进一”。 ４５８７．２９＝４１０３ ＋５１０２ ＋８１０１ ＋７１００ ＋２１０ １ ＋９１０ ２
数字电子技术试卷和问题详解
数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．100001100001是8421BCD 码，其十进制为 861 。
3．逻辑代数的三种基本运算是 与 ， 或 和 非 。
4．三态门的工作状态是 0 ， 1 ， 高阻 。
5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。
6．施密特触发器的主要应用是 波形的整形 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D 转换的主要方法有 ， ， 。
二．判断题（10）1．BCD 码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。
（ 对 ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。
（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对 ）5．计数器可作分频器。
（ 对 ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
数字电子技术优秀试卷(附详细解析)
［T4.11］下列电路中，不属于时序逻辑电路的是。
（A）计数器（B）全加器（C）寄存器（D）分频器
［T4.12］下列功能的触发器中，不能构成移位寄存器。
（A）SR触发器（B）JK触发器（C）D触发器（D）T和
T＇触发器。
［T4.13］一个
5位的二进制加计数器，由
00000状态开始，经过
75个时钟脉冲后，
此计数器的状态为：
（A）01011（B）01100（C）01010（D）00111
［T4.14］一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为
1kHz，经过
可转换为
4位并行数据输出。
（A）8ms（B）4ms（C）8μs（D）4μs
［T4.15］图
n+1 n n nnnn
Q = JQ + KQ = QQ + QQ
0 00 00 1010
n+1 n nn
Q = JQ + KQ = Q
1 11111
（3）状态真值表
Q1
n nQ0 Q1
n +1 n +1Q0
0 0 1 1
0 1 1 0
1 0 0 0
P4.7所示电路
Q及
Z端的波形（设触发器的初态为
0）。
图
P4.7
解：
PDF 文件使用 "pdfFactory Pro" 试用版本创建
4时序逻辑电路习题解答
6
CP
Q
Z
［P4.8］由边沿
4时序逻辑电路习题解答
数字电子技术复习题分析资料
n 1
AQ AQ n A
n
Qn
× ×
Qn1
1 0
A
五．画图题
• 2．已知输入信号X，Y，Z的波形如图3所示，试 画出 F XYZ X Y Z XYZ X Y Z 的波形。
化简有:
X 1 0 0 1 0 Y 1 0 1 0 0 Z 1 1 1 0 0 F 1 1 1 1 0
m7 m6
m15 m14
m11 m10
4 变量卡诺图
5．请用卡诺图化简下面的逻辑函数
给定约束条件为：AB+CD=0 解:1、先化成标准式 表示式：Y=A B =AB + AB
Y （A B）C D ABC A C D ( A B A B )C D ABC A C D A BC D A B C D ABC A C D
当J=K=1时构成T＇触发器
Q
n+1
= S + RQ
n
RS 0
Q
n 1
约束条件
Q n1 D
n
J Q KQ n
Qn 1 TQ n T Qn T Qn
当J=K=1时构成T＇触发器
Q
n 1
Q
n
六．应用题
• 1、分析如图所示组合逻辑电路的功能。 A • (1)、写出表达式 &
1
五．画图题
1．试画出下列触发器的输出波形 (设触发器的初态为0)。 （1）.
n1 n Q D Q 解:状态方程
（2）
解: CP
当J=K=A时有 Q A
1 1 0 0
n 1
AQ AQn
n
数字电子技术试题及答案解析
在以下每题的四个备选答案中选出一个正确的答案，并将其字母标号填入题干的括号。
1．一位十六进制数可以用多少位二进制数来表示？〔 C 〕A . １B .２C . ４D . 162．以下电路中常用于总线应用的是〔 A 〕A.T S L 门B.O C 门C. 漏极开路门D.C M O S 与非门 3．以下表达式中符合逻辑运算法则的是〔 D 〕A.C ·C =C 2B.1+1=10C.0<1D.A +1=1 4．T 触发器的功能是〔 D 〕A ． 翻转、置"0” B. 保持、置"1” C. 置"1”、置"0” D. 翻转、保持5. 存储8位二进制信息要多少个触发器〔D 〕A.2B.3C.4D.8 6．多谐振荡器可产生的波形是〔 B 〕A.正弦波B.矩形脉冲C.三角波D.锯齿波7．一个16选一的数据选择器，其地址输入〔选择控制输入〕端的个 数是〔 C 〕A.1B.2C.4D.16 8．引起组合逻辑电路中竟争与冒险的原因是〔 C 〕A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。
9．同步计数器和异步计数器比拟，同步计数器的最显著优点是〔 A 〕 A.工作速度高 B.触发器利用率高C.电路简单D.不受时钟C P 控制10．N 个触发器可以构成能存放多少位二进制数码的存放器？〔 B 〕 A.N -1 B.N C.N +1 D.2N11．假设用J K 触发器来实现特性方程AB Q A Q n 1n +=+，则J K 端的方程应为〔 B 〕A.J =A B ，K =B AB.J =A B ，K =B AC.J =B A +，K =A BD.J =B A ，K =A B12．一个无符号10位数字输入的D A C ，其输出电平的级数是〔 C 〕A.4B.10C.1024D.100 13．要构成容量为4K ×8的RAM ，需要多少片容量为256×4的RAM ？〔 D 〕A.2B.4C.8D.32 14．随机存取存储器R A M 中的容，当电源断掉后又接通，则存储器中的容将如何变换？〔 C 〕A.全部改变B.全部为1C.不确定D.保持不变 15．用555定时器构成单稳态触发器，其输出的脉宽为〔 B 〕 RC ； B.1.1RC ； C.1.4RC ； D.1.8RC ；在以下每题的四个备选答案中有二至四个正确答案，请将正确答案全部选出并将其字母标号填入题干的括号；少选错选都不得分。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
约束条件：ABC ABD ACD BCD 0
二、请回答下列问题 （15分） 1. 直接A/D转换器中的并联比较型和反馈比较型哪一个转换速度快? 2. 权电阻网络D/A转换器与倒T型电阻网络D/A转换器各有何特点? 3. 组合逻辑电路和时序逻辑电路各有何特点? 4.判断下列逻辑电路，正确的画对号（√），错误的画叉号（ X ）
C
功能表
R
&
S1 S0
三、
A
00
B
1．写出图示电路中Y的逻辑式；
2．填写功能表；
（&12分） Y
A
01 10 11
3．请用一个2-4线译码器和4个三态与非门实现功能表中的功能。
（提示：译码器译码规则可自行确定，反变量可直接作为输入变量）
S1 S0
VCC
R
&
A B
&
Y
A
功能表
S1 S0 Y 00 01 10 11
出信号为零。(注:可附加必要的门电路) ( 10分）
六、给定555定时器电路。 （10分） 1. 如果输入是一个三角波，输出的是一个方波。 ①连接相应电路;②画出输出波形。（5分）
2. 如果在“5”号端分别加高低两个电平值，输出端加发音设备 后，能连续发出高低音频率。①连接相应电路
七、逻辑图给出如下，图中所用元件为74LS04和74LS20（G4,G5 为一片）。 （10分） 1. 请分析该电路的逻辑功能? 2. 若A、B、C输入端由于误操作全被对地短路,输出Z应是什么值? 3. 若A、B、C端全未被接入（悬空），输出Z应是什么值? 4. 若G4门的输出端被接地，则可能会出现什么情况?
4. 与Y AB C D AC DE BDE AC DE逻辑关系相同的是（ ）5分 A、 Y AB C D BDE AC DE B、 Y (A C E )(B D E) C 、 Y AB BC CD CE D、 Y BC BE D E AE CE
5. 与Y AB AC逻辑关系相同的是（ ）5分 A、 Y AB AC B、 Y AB AC C、 Y (A B)(A C) D、 Y (A C )(A B)
电路原来的状态。 B、移位寄存器的输出仅仅取决于该时刻的输入，与电路原来的状
态无关。 C、卡诺图是逻辑函数唯一的表示方法。 D、ROM是组合电路。
3. 与Y AB AC BC C D逻辑关系相同的是（ ）5分 A、 Y A C D B、 Y AB C D C、 Y AC D D、 Y AB CD
y3( A, B,C, D) AB BC C D D A
y4 A, B,C, D (m0, m1, m3, m4 , m7 , m8, m9 )
约束条件：AB AC 0
二、请回答下列问题 （15分）
1. 何谓ROM和RAM? 二者主要区别是什么？
2. 如果时钟频率为1MHz，8位逐次渐近型A/D转换器和8位双积分型 A/D转换器，哪一个转换速度快?并定量说明为什么?
历年数字试题分析
电气学院00级数字试卷2003.1.13 信息学院00级数字试卷2002.7.1 04年春季学期(选择题) 05年秋电院各专业 08年春信院各专业
电气学院00级数字试卷2003.1.13
一、求下列逻辑函数的最简与或式(方法不限) （20分）
y1
AC(CD
AB)
BC
B
AD
CE
y2 AB AC A B( A B)
6. 与Y（A, B,C, D） m(2,3,7,8,11,14) d (0,5,10,15)逻辑关系相同的是（ ）5分
A、 Y CD AC ABC B、 Y B D CD C、 Y BC ABC AB D D、 Y AC B D CD
7. 下列哪个电路输出（TTL门电路）是正确的（ ）5分
）4分
6．下列说法正确的是（ ）4分 (A)时序逻辑的输出不仅和该时刻的输入有关,还和电路原来的状态有关 (B)数值比较器的输出不仅和该时刻的输入有关,还和电路原来的状态有
关
(C)集电极开路门的输出端需要外接电阻和电源，才可以正常工作
CP Q
(A)
"1" 1J
CP C1
1K
(B) "1" 1D
CP C1
(C) "1" 1N
CP C1
(D)
"1" 1J
CP
C1
1K
1D CP C1
1J
CP
C1
"1" 1K
1J
CP
C1
1K
1D CP C1
12．试用JK触发器和门电路设计一个同步六进制加法计数器，其状 态方程中Q2n+1的表达式是（ ）5分
19．电路图如下所示，设初始状态为“000”状态，在CP的用下，电路 输出Vo波形为? 5分
VO
000->001->011->111->110->100->000
C
1
2
3
4
P
A
返回
B
C D
05年秋电院各专业,有多选题
1．与 AB AC 逻辑关系相同的是（ ）4分
(A)ABAC (B)(A C)(A B) (C)AB AC (D)AB AC BCD
&
51kΩ
EN
"1"
VOL (D)
VCC VIL VIH
悬空
& 1
VOH
9．用与非门设计一个全减器，其步骤是（ ）5分 A、（1）写函数式（2）卡诺图化简（3）画逻辑图 B、（1）画状态图（2）次态卡诺图（3）状态方程（4）驱动方程 （5）画逻辑图 C、（1）真值表 （2）写函数式 （3）画逻辑图 D、（1）画波形 （2）写函数式 （3）校验自启动（4）画逻辑图
8
9 10
CP
VO
0
七、用边沿JKFF设计同步时序电路，能实现下面时序图所描述逻 辑功能(13分)
1 23 4
CP
Q0 Q1 Y
八、 1．指出此电路的名称； 2．按已知条件定性画出VO波形（已知：VCC=6V）。 （7分）
VI(V) 6 5 4 3 2 1 0
VO
0 5端未外接电压 VO
0 5端外接电压VCO=5V
2-4线译 码器
Y0
S1
Y1
Y2
S0
Y3
请为此译码器设计译码规则表： S1 S0 Y0 Y1 Y2 Y3
&
EN EN
&
EN EN
&
EN EN
&
EN EN
四、用双四选一数据选择器74LS153设计一位全加器，按图示端
子接线（A1A0端），写出设计步骤，画出电路图（可附加必要 门电路）。74LS153逻辑框图和参考功能表如下所示。（10分）
A& B
1D
Q1
A 1J
Q2
CP
C1
CP
C1
Q1
B 1K
Q2
CP A B
Q1 Q2
六、
1．说出图示电路中I、II部分的名称和功能；
2．当VREF= - 8V时，简单计算并画出VO时序波形 (注：设十进制加
法计数器74160初始状态Q3Q2Q2Q0=0011)。 （13分）
计算步骤：
1
2
3
4
5
6
7
返回
04年春季学期
1．下列叙述正确的是（ ）5分 A、通常把存储容量和存取速度作衡量ADC和DAC性能的重要指标 B、转换精度和转换速度是RAM和ROM性能优劣的主要指标。 C、并联比较型ADC的转换速度要高于逐次渐近型ADC的速度。
2．下列叙述正确的是（ ）5分 A．数值比较器的输出不仅取决于当时的输入信号，而且还取决于
C 、 d i aibici1 aibici1 aibici1 aibici1,
ci aici1 bici1 aibi
D、 di aibi ci1 aibici1 aibici1 aibici1,
ci aici1 bici1 aibi
11．若触发器在CP作用下其输出波形如下图所示（初始状态为零状 态），问下面四组电路哪一组电路的输出都和此波形一致（ ）8分
2．函数 AC ABC ACD CD 的最简与或式为（ ）4分 (A)1 (B)A CD (C)A CD (D)AC D
3．函数 ABC AB AD C BD 的最简与或式为（ ）4分
( A) AB C D AB (B)BCD (C)B C D (D)B C D
4．函数 Y(A, B,C, D) m(0,1,2,3,4,6,8,9,10,11,14) 的最简与或式为（ ）4分
K0 1 K0 1
14．同12题，进位输出方程是（ ）5分
A、C＝Q2Q1
B、C＝Q1Q0 C、C＝Q2Q0 D、C＝Q2Q1Q0
15．74160是十进制加法计数器,下图电路是几进制计数器（ ）5分 A、五进制 B、六进制 C、七进制 D、八进制
1
1
16．74160是十进制加法计数器,下图电路是几进制计数器（ ）5分 A、六进制 B、七进制 C、八进制 D、九进制
"1"
"1"
1
17．判断下列各部分电路各实现了什么功能（ ）5分 A、L1单稳态触发器 L2施密特触发器 L3多谐振荡器 B、L1多谐振荡器 L2单稳态触发器 L3施密特触发器 C、L1施密特触发器 L2单稳态触发器 L3多谐振荡器 D、L1多谐振荡器 L2施密特触发器 L3单稳态触发器
VO
L1
L2