第6章 伪随机序列生成器
伪随机数生成器
2. 我们可以这样认为这个可预见的结果其出现的概率是100%。
真正意义上的随机数（或者随机事件）在某计次产算生机过程中中的是按随照机实验函过数程中是表按现的照分一布概定率算随机产生的，其结果是不可预测的，是不 可我见们的 可以这样认为这个可预见的结果其出现法的概模率拟是1产00生%。的，其结果是确定的， 计算机中的随机函数是按照一定算法模拟产是生的可，见其结的果。是确定的，是可见的。
伪随机数生成器
目录
什么是伪随机数 生成方法 特点与比较
玩转大学PPT素材 更多好素材请访问
我们可以这样认为这个可预见的结果其出现的概率是100%。
玩转大学PPT素材 更多好素材请访问
所以用计算机随机函数所产生的“随机数”并不随机，是伪随机数。
WHAT 真正意义上的随机数（或者随机事件）在某次产生过程中是按照实验过程中表现的分布概率随机产生的，其结果是不可预测的，是不
点击添加文本 点击添加文本
点击添加文本
玩转大学PPT素材 更多好素材请访问
移位法运算速度快， 但是对初始值的依赖 性也很大，一般地初 始值不能取得太小， 选得不好会使伪随机 数列长度较短
C语言中伪随机数 生成算法实际上是 采用了"线性同余 法”。占用内存小 ，使用方法多样。
添加文本
点击添加文本
点击添加文本 点击添加文本
点击添加文本
玩转大学PPT素材 更多好素材请访问
添加文本
我们可以这样认为这个可预见的结果其出现生的过概率程是中100是%。按照实验过程中表现的分布概率随机 玩所转以大 用学计P算P机T素随材机函更数多所好产素生材的请“访随问机数”产并生不随的机，，是其伪结随机果数是。 不可预测的，是不可见的
我们可以这样认为这个可预见的结果机函数是按照一定算法模拟产生的，其结果是确定的，是可见的。
伪随机码生成器
M序列发生器M序列是最常用的一种伪随机序列，是一种线性反馈移位寄存器序列的简称。
带线性反馈逻辑的移位寄存器设定各级寄存器的初试状态后，在时钟的触发下，每次移位后各级寄存器状态都会发生变化。
其中一级寄存器（通常为末级）的输出，随着移位寄存器时钟节拍的推移会产生下一个序列，称为移位寄存器序列。
他是一种周期序列，周期与移位寄存器的级数和反馈逻辑有关。
以4级移位寄存器为例，线性反馈结构如下图：4级以为寄存器反馈图其中a4=a1+a0信号a4:a0禁止出现全0，否则将会出现全0，序列不变化。
实验仿真Code：library IEEE;use IEEE.STD_LOGIC_1164.ALL;-- Uncomment the following library declaration if using-- arithmetic functions with Signed or Unsigned values--use IEEE.NUMERIC_STD.ALL;-- Uncomment the following library declaration if instantiating -- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity random_4 isPort ( clk : in STD_LOGIC;reset : in STD_LOGIC;din : in STD_LOGIC_VECTOR (3 downto 0);dout : out STD_LOGIC_VECTOR (3 downto 0);load : in STD_LOGIC);end random_4;architecture Behavioral of random_4 issignal rfsr :std_logic_vector(3 downto 0);--signal temp:std_logic;beginprocess(clk,reset,load,din)beginif (reset ='1') thenrfsr <=(others =>'0');elsif (clk' event and clk='1') thenif(load ='1') then ----load =1rfsr<= din;elserfsr(3) <= rfsr(0) xor rfsr(1);rfsr(2 downto 0) <= rfsr(3 downto 1);end if;end if;end process;------signal rename----dout <= rfsr;end Behavioral;testbench：LIBRARY ieee;USE ieee.std_logic_1164.ALL;-- Uncomment the following library declaration if using-- arithmetic functions with Signed or Unsigned values--USE ieee.numeric_std.ALL;ENTITY random_testbench ISEND random_testbench;ARCHITECTURE behavior OF random_testbench IS-- Component Declaration for the Unit Under Test (UUT)COMPONENT random_4PORT(clk : IN std_logic;reset : IN std_logic;din : IN std_logic_vector(3 downto 0);dout : OUT std_logic_vector(3 downto 0);load : IN std_logic);END COMPONENT;--Inputssignal clk : std_logic := '0';signal reset : std_logic := '0';signal din : std_logic_vector(3 downto 0) := (others => '0'); signal load : std_logic := '0';--Outputssignal dout : std_logic_vector(3 downto 0);-- Clock period definitionsconstant clk_period : time := 10 ns;---variablesignal cnt: integer :=0;BEGIN-- Instantiate the Unit Under Test (UUT)uut: random_4 PORT MAP (clk => clk,reset => reset,din => din,dout => dout,load => load);-- Clock process definitionsclk_process :processbeginclk <= '0';wait for clk_period/2;clk <= '1';wait for clk_period/2;end process;-- Stimulus processstim_proc: process(clk)begin-- hold reset state for 100 ns. if(cnt = 0) then--initializationreset <= '1' after 100 ps;load <= '1' after 100 ps;din <="0001";cnt <= cnt +1;---elsif(cnt =1) thenreset <= '0' after 100 ps;load <= '1' after 100 ps;din <="0001";cnt <= cnt +1;elsif(clk' event and clk ='1') then reset <= '0' after 100 ps;load <= '0' after 100 ps;din <="0001";---executuecnt <= cnt +1;if(cnt = 100) thencnt <= 2;end if;end if;end process;END;。
伪随机码的产生
特征多项式
即有
a N ( x) 1 f ( x) 1 x N
N 1 x 或 a N ( x) f ( x)
由此可见1＋xN可被f(x)整除，得到的商正好是所求 移位寄存器序列。 对上式进行变换，可得
1 xN G ( x) a N ( x) f ( x) f ( x)
上式表明，用f(x)去除1，当运算到余式为xN时 得到的商便是所求序列aN(x)，而余式xN的幂N为 该序列的周期。
•SSRG特点
•结构简单，实现方便 •反馈逻辑由特征多项式确定 •反馈支路中的器件时延是叠加的。即等于反馈支路 中所有模2加法器时延的总和。因此限制了伪随机序 列的工作速度。其最高工作频率为
f max TR TM 1
式中TR为一级移位寄存器的传输时延；ΣTM为反馈 网络中模2加时延的总和。 提高SSRG工作速率的办法：(1)选用抽头数目少的m 序列，这样，还可简化序列产生器的结构。 (2)采用 MSRG型结构 。
移位寄存器序列产生器的结构
•模件抽头码序列发生器（MSRG）
d0
d1
d2
d3
d r 1
dr
bn 1
＋
bn 2
＋
bn 3
＋ … bn ( r 1) ＋
d0 d r 1
bn r
说明：di 1 有反馈；di 0 无反馈。
输出
一般情况下
SSRG与MSRG结构互换
SSRG与MSRG的结构不同，但这两种类型是 可以互换的。只要知道了 SSRG 的序列特征 多项式或反馈系数，就可得到 MSRG 的反馈 抽头。 SSRG的反馈系数与MSRG的反馈系数之间的 相互关系为
ci=dr-i
参数化伪随机序列发生器
WENKU DESIGN
2023-2026
END
THANKS
感谢观看
KEEP VIEW
WENKU DESIGN
WENKU DESIGN
WENKU
REPORTING
https://
WENKU DESIGN
WENKU DESIGN
2023-2026
ONE
KEEP VIEW
参数化伪随机序列发 生器
WENKU DESIGN
WENKU DESIGN
WENKU
REPORTING
https://
CATALOGUE
目 录
• 引言 • 参数化伪随机序列发生器的原理 • 参数化伪随机序列发生器的实现 • 参数化伪随机序列发生器的性能分析 • 参数化伪随机序列发生器的应用实例 • 结论与展望
PART 06
结论与展望
结论
1
参数化伪随机序列发生器是一种高效、灵活的随 机数生成方法，适用于各种应用场景，如密码学、 统计学、计算机模拟等。
2
通过调整参数，可以控制随机数的分布、周期、 质量等特性，以满足不同需求。
3
与传统伪随机数生成器相比，参数化伪随机序列 发生器具有更好的随机性和更快的生成速度。
实际线性复杂度
实际应用中，伪随机序列发生器的线性复杂度受到多种因 素的影响，如算法设计、初始状态等。
PART 05
参数化伪随机序列发生器 的应用实例
加密通信
01
02
03
加密算法
数据完整性
网络通信安全
伪随机序列发生器用于生成加密 算法所需的密钥，确保通信安全。
通过使用伪随机数生成器，可以 创建消息的数字签名，验证数据 的完整性和真实性。
伪随机序列发生器
伪随机序列发生器一、实验目的：理解伪随机序列发生器的工作原理以及实现方法，掌握MATLAB\DSP BUILDER设计的基本步骤和方法。
二、实验条件：1. 安装WindowsXP系统的PC机；2. 安装QuartusII6.0 EDA软件；的序列发生器，并通⒈ ⒉ ⒊⒋⒌⒍⒎⒏⒐ ⒑ ⒒⒓⒔⒕⒖⒗四、实验原理：对于数字信号传输系统，传送的数字基带信号(一般是一个数字序列)，由于载有信息，在时间上往往是不平均的(比如数字化的语音信号)，对应的数字序列编码的特性，不利于数字信号的传输。
对此，可以通过对数字基带信号预先进行“随机化”(加扰)处理，使得信号频谱在通带内平均化，改善数字信号的传输；然后在接受端进行解扰操作，恢复到原来的信号。
伪随机序列广泛应用与这类加扰与解扰操作中。
我们下面用DSP BUILDER来构建一中伪随机序列发生器——m序列发生器，这是一种很常见的伪随机序列发生器，可以由线性反馈器件来产生，如下图：其特征多项式为：()∑==ni i i x C x F 0注：其中的乘法和加法运算都是模二运算，即逻辑与和逻辑或。
可以证明，对于一个n 次多项式，与其对应的随机序列的周期为。
12−n 接下来我们以为例，利用DSP BUILDER 构建这样一个伪随机序列发生器。
125++x x开Simulink 浏览器。
Simulink我们可以看到在Simulink 工作库中所安装的Altera DSP Builder 库。
2. 点击Simulink 的菜单File\New\Model 菜单项，新建一个空的模型文件。
3. 按照下图在Model编辑器的工作区中放置如下的模型：其中Logical Bit Operator模块在Gate & Control库中，把它拖到工作区中后双击打开参数设置对话框，设置成2输入异或门。
为了能够在Matlab中获得仿真结果，可以给输出再添加一个示波器Scope，这个模型在Simulink标准库的Sources库中。
伪随机序列产生
2．4 m序列产生器的设计原理m序列是最长线性反馈移位寄存器序列，其产生方法比较简单，可以通过移位寄存器的级联实现任意m序列，本文是结合FPGA芯片的结构特点,以Altera 的QuartusⅡ软件为开发平台,设计出了m序列产生器。
通过FPGA平台，我们可以采用硬件描述语言VHDL语言来实现m序列产生器，也可以通过输入原理图来实现m序列产生器，也可以通过两者的结合来实现m序列产生器。
由于m 序列产生器的实现方法已经能够成熟，本文采用输入原理图的方法实现m 序列产生器的仿真设计。
利用n级移位寄存器可以产生长度为2n-1的m序列。
m序列的设计主要解决的问题是寻求系统的特征多项式为本原多项式的过程，部分本原多项式可以通过查表方法很方便的得到。
本文通过设计一个码长为L=31的m序列，来说明任意m序列产生器如何进行仿真设计。
由码长为31可知道所需的移位寄存器的数目为5，特征多项式的系数通过查表可以选择为100101，110111，111101三个反馈系数，可以从中选择100101来构成m序列产生器。
则特征多项式系数取值为C 5=C2=C=1,C4=C3=C1=0.根据特征多项式就可以构造出该m序列，图5就是L=31的m序列产生器的原理图。
图5 L=31的m序列产生器图5利用D触发器级联的方式完成移位寄存器的功能， CLRN是清零信号，低电平有效。
在系统初始时，CLRN置低电平使系统清零，D触发器的输出状态均为低电平，当CLRN置高时新非零值被置入。
CLK为外界时钟脉冲信号，当CLK 上升沿来临时实现移位功能。
通过异或门将反馈接入系统的输入端，反馈系数根据特征多项式的系数来断定是否接入反馈，在模2加后面加入一个非门，避免了m序列产生器输出静止的状态，如不加非门直接接入反馈到输入端，系统无法自动运动起来，造成输出序列进入了全“1”的静止状态,这样就无法产生m序列。
图中的Q1-Q5是五个D触发器的输出，这些点均可得到同宗序列，只序列的初始相位不同而已。
伪随机序列发生器设计
实验七伪随机序列发生器设计一、实验目的1．掌握伪随机序列（m序列）发生器的基本原理和设计方法；2．深入理解VHDL中signal和variable的不同及其应用；二、设计描述及方法1．伪随机序列概述在扩展频谱通信系统中，伪随机序列起着十分关键的作用。
在直接序列扩频系统得发射端，伪随机序列将信息序列的频谱扩展，在接收端，伪随机序列将扩频信号恢复为窄带信号，进而完成信息的接收。
m序列又称为最长线形反馈移位寄存器序列，该序列具有很好的相关性能。
m序列发生器的基本结构为：其中（C r，C r-1，…，C0）为反馈系数，也是特征多项式系数。
这些系数的取值为“1”或“0”，“1”表示该反馈支路连通，“0”表示该反馈支路断开。
下图为实际m序列发生器的电路图：图中利用D触发器级联的方式完成移位寄存器的功能。
在系统清零后，D触发器输出状态均为低电平，为了避免m序列发生器输出全“0”信号，图中在“模二加”运算后添加了一个“非门”。
从图中A、B、C、D四个节点均可得到同一m序列，只是序列的初始相位不同。
特征多项式系数决定了一个m序列的特征多项式，同时也决定了一个m序列。
下表给出了部分m 序列的反馈系数（表中的反馈系数采用八进制表示）2．电路设计基本方法本实验要设计一个寄存器级数为5的m序列发生器，从m序列发生器反馈系数表可知，有三个反馈系数可选，即可以产生三种不同的m序列；在以下设计的接口描述中choice（1 downto0）为m序列选择输入信号，clk为时钟输入信号，reset为复位信号，psout为m序列输出信号。
三、程序代码library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity mps isport (clk,reset : in std_logic;choice : in std_logic_vector(1 downto 0);psout: out std_logic );end mps;architecture behave of mps issignal a :std_logic_vector(4 downto 0);signal k:std_logic;beginprocess(clk,reset,choice,a)begincase choice iswhen "00"=> k<=not(a(3) xor a(2));when "01"=> k<=not(a(4) xor a(3)xor a(2)xor a(0));when "10"=> k<=not(a(4) xor a(2)xor a(1)xor a(0));when others =>k<='X';end case;if clk'event and clk='1' thena(0)<=k;for i in 1 to 4 loopa(i)<=a(i-1);end loop;end if;if(reset='1') thena<="00000";end if;end process;psout<=a(4);end behave;四、功能仿真五、RTL级电路。
第六章伪随机序列生成器
n
l (n)
l ( n)
; n 1
l (n)
6.2 伪随机序列生成器的定义和性质
定义 6.5 一个伪随机序列生成器是一个确定性多项式 时间算法G满足下列两个条件： 1)延伸性，存在一个正整数函数 l (n) n(n 1,2,) 使得对一 切 x 0,1*有 G( x) l ( x ) ； 2)伪随机性，随机变量序列 G(U n ); n 1是伪随机的，即 U l ( n) ; n 1 是多项式时间不 它与均匀分布随机变量序列 可区分的。 生成器G的输入x称为它的种子，要求将长n比特的种 子延伸为长l(n)比特的序列，且该序列与长l(n)的随机 比特序列是多项式时间不可区分的。l(n)>n称为的延 伸因子。
i i i 1
(3)不可预测性。 定义 6.6 随机变量序列X n ; n 1称为多项式时间 不可预测的若对每个多项式时间概率算法M’， 每个正多项式p(n)和一切充分大的n有 1 1 PrM (1 , X ) next ( X ) （6.4） 2 p ( n) 定理 6.3 一个随机变量序列X ; n 1是伪随机的 （参看定义6.4）当且仅当它是多项式时间不 可预测的。 (4)单向函数性。 定理 6.4 设G为一延伸因子l(n)的伪随机序列生 成器，若对每对 x, y 0,1满足 x y ，定义函数 f ( x, y) G( x) ，则f为一强单向函数。
第六章 伪随机序列生成器
6．1 计算不可区分性
* 0 , 1 定义 6.1 一个概率分布族是由 的一个无穷 子集I，称为指标集，和每个指标 i I 对应一个 概率分布p ( x) : D [0,1], p ( x) 0, p ( x) 1 构成，其中 * 0 , 1 Di为 的一个有穷子集。 定义 6.2 两个随机变量族 X | x D , i I 和Y | y E , i I 称为多项式时间不可区分，若对每个多项 式时间概率算法M’，每个正多项式p(n)和一切 充分大的n有 PrM ' ( X i , i) 1 PrM ' (Yi , i) 1 1 （6.1） p( i )
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6.4 用伪随机序列生成器构造伪随机函数
定义 6.7 一个随机函数序列Fn ; n 1 是一个在函数集 n中取值的
随机变量序列，其概率分布为 PrFn f pn ( f ), f n，即
pn ( f ) 0, pn ( f ) 1, n 1,2,
，特别地，一个随机函数序列称为真
Pr
M Pn (1n ) 1 Pr
M Kn (1n ) 1
1 p(n)
（6.7）
定理 6.8 设Fn，t(n)，DESFnt(n)如构造方法6.4中所 给。若随机函数序列 Fn;n 1是多项式时间可实
现（计算）的，且t(n)是多项式时间可计算的，
则随机函数序列
DESFn也t(n);是n 1多 项式时间可实
1)延伸性，存在一个正整数函数 l(n) n(n 1,2, ) 使得对一
切 x 0,1*有 G(x) l( x ) ；
2)伪随机性，随机变量序列 G(U
它与均匀分布随机变量序列U
n l(
);
n)
n 1是伪随机的，即
; n 1 是多项式时间不
可区分的。
生成器G的输入x称为它的种子，要求将长n比特的种 子延伸为长l(n)比特的序列，且该序列与长l(n)的随机 比特序列是多项式时间不可区分的。l(n)>n称为的延 伸因子。
随机f函n 数序列若其概率分n布为 上的均匀分布，即对f 每个n
有
，记真随机函数序H n列; n 为 1
。
pn ( f )
1 2n2n
定义 6.8一个确定性神图灵机是一个确定性图灵机（见定义4.4）
附加一条磁带，称为神带，和两个特殊状态sinv , sora S ，sinv称为求 神状态，sora称为神现状态。当一个神图灵机M输入x，存取函数 f : 0,1* 0,1*时，其计算也是一个形的有限或无限序列，(s0 ,t0 ,i0 ), (s1,t1,i1), ,(s j
n
)
1 2
1 p(n)
（6.4）
定理 6.3 一个随机变量序列X n;n 1是伪随机的
（参看定义6.4）当且仅当它是多项式时间不
可预测的。
(4)单向函数性。
定理 6.4 设G为一延伸因子l(n)的伪随机序列生 成器，若对每对 x, y 0,1*满足 x y ，定义函数
f (x, y) G(x)，则f为一强单向函数。
式时间概率算法M’，每个正多项式p(n)和一切 充分大的n有
Pr M ' (X i ,i) 1 Pr M ' (Yi ,i) 1
1 p( i )
（6.1）
定义 6.3 两个随机变量序列X n;n 1和Yn ;n 1 的变差距离定义为
(n)
1 2
PrX n
x0,1n
x PrYn
6．3．2 用单向置换族构造伪随机序列生成器
定理 6.6 设多项式时间概率算法A,D,F定义一 单向置换族fi : Di Di ;i I ， 为该单向 bi : Di 0,1;i I 置换族的硬核谓词族，q(n)及p(n) 2q(n)，G如构 造方法6.2中所给。再设对每个 i I，D(i)为在Di 上均匀分布的随机变量，则G为一伪随机序列 生成器，它将2q(n)长的种子(r,s)延伸为p(n)长 的伪随机序列。
串s延伸为2n长比特串G(s)，定义函数G0(s)为G(s)的
前n个比特，G1(s)为G(s)的后n个比特（即
G(s)=G0(s)G1(s)）对每个s 0,1n 和每个 x (x1, x2, , xn )0，,1n
定义函数
f s (x) Gxn ( (Gx2 (Gx1 (s)) )
(6.6)
定义随机函数Fn fUn (x) ，其中Un为0,1上n 的均匀分布随
6．3 伪随机序列生成器的构造
6.3.1 用一般单向置换构造伪随机序列生成器 定理 6.5 设 f : 0,1* 0,1* 为一1－1保长强单向函 数，b : 0,1* 0,1为函数f的硬核谓词（多项式时 间可计算）。定义G(x) f (x)b(x（) b(x)和f(x)的连 接），则G为一伪随机序列生成器。
x, n
1
（6.3）
定义 6.4 称一个随机变量序列X n;n 1是伪随机
的，若它与 0,1l(n) 上的均匀分布随机变量序列Ul(n);n 1
是多项式时间不可区分的，其中设Xn取值于 集。 0,1l ( n )
6.2 伪随机序列生成器的定义和性质
定义 6.5 一个伪随机序列生成器是一个确定性多项式 时间算法G满足下列两个条件：
，其关系由读写头所处状态的转移函数和读写头动作的指令
函数确定，若 s j sinv ，则第j+1个形如定义4.4所给，若第j个形中
的状态sj=sinv，且神带中的内容为 q 0,1* ，则第j+1个形中的状态 sj+1=sora，且神带中的内容为f(q)，q称为M的提问，f(q)称为神的回 答。神图灵机的输出M，记作Mf(x)，以及运行（计算）时间如定
第六章 伪随机序列生成器
6．1 计算不可区分性
定义 6.1 一个概率分布族是由0,1*的一个无穷 子集I，称为指标集，和每个指标 i I对应一个 概率分布pi (x) : Di [0,1], pi (x) 0, pi (x) 1构成，其中 Di为0,1*的一个有穷子集。xDi
定义 6.2 两个随机变量族 X i 和 | xi Di ,i I Yi | yi Ei ,i I 称为多项式时间不可区分，若对每个多项
伸为一个p(n)长比特串x。由于G1是确定性多项式时
间算法，故G也是确定性的多项式时间算法。
(3)不可预测性。
定义 6.6 随机变量序列X n;n 1称为多项式时间
不可预测的若对每个多项式时间概率算法M’，
每个正多项式p(n)和一切充分大的n有
Pr
M ' (1 Xn
,
X
n
)
next M
'
(
X
任一多项式。我们用G1作p(n)次迭代，即置s0 s, s n 为G1的初始输入，计算G1(si1) xi si ,i 1,2, , p(n) ，其中
即 xi 0,1, si si1 n xi为si 输入 s时i1 G1输出的长n+1比特串。
定义算法G为
G(s) x x1，x2 它x p将(n) 一个n长比特串s延
现的，且为多项式时间可逆的随机置换序列，
更进一步，若 F是n;n一 1个伪随机函数序列，
则
DES为Fn 3;一n 1伪 随机置换序列。
一个随机置换序列称为真随n 机置换序列，若其
概率分布为 上的n 均匀分布，即对每个 有 n pn ( ) 12n!，记真随机置换序列为Kn ;n 1。
定义 6.11 一个随机置换序列 Pn;n 1 称为伪随
机置换序列，若对每个多项式时间神概率图灵
机M，每个正多项式p(n)和一切充分大的n有
机变量（即s在0,1n 中按均匀分布随机抽取），Fn ; n 1
即为所构造的随机函数序列。
6．5 伪随机置换的构造
定义 6.10 一个随机置换序列Pn;n 1是一个在置
换集n 中取值的随机变量序列，其概率分布
为 ，即 ，特别地， PrPn pn ( ), n
pn ( ) 0, pn ( ) 1, n 1,2,
义4.4所定义。
定义 6.9 一个随机函数序列Fn ; n 1称为伪随机函数序
列若对每个多项式时间神概率图灵机M，每个正多项
式p(n)和一切充分大的n有
Pr
M Fn (1n ) 1 Pr
M Hn (1n ) 1
1 p(n)
（6.5）
构造方法6.3 ，设G为一个确定性算法，它将n长比特
ቤተ መጻሕፍቲ ባይዱ
伪随机序列生成器的性质
(1)统计性质
定理 6.1 若是一个伪随机序列生成器，即满足定义
6.5 中的条件，则随机变量序列 G(U n ); n 1与 U l(n) ; n 1
不是统计接近的。
(2)多项式延伸性
构造方法6.1，设G1为一确定性多项式时间算法，它
将每个长n比特串延伸为一个长n+1比特串，p(n)>n为