PCIE封装尺寸
FT-1500A 4 高性能通用微处理器 数据手册说明书
FT-1500A/4高性能通用微处理器数据手册（V1.8）天津飞腾信息技术有限公司二零一九年五月版本历史以下为此文档释放过的更新版本版权所有© 天津飞腾信息技术有限公司2019。
此文档用于指导用户的相关应用和开发工作。
天津飞腾信息技术有限公司对此文档内容拥有版权，并受法律保护。
目录1芯片介绍 (1)2技术指标 (1)3功能描述 (2)4CPU接口 (2)4.1地址空间分配 (2)4.1.1 PCIE配置、IO和MEM32地址空间划分 (3)4.1.2 MIO地址空间 (3)4.1.3 GMAC 控制器地址空间 (3)4.2DDR接口 (4)4.3PCIE接口 (4)4.3.1 寄存器说明 (4)4.4GMAC接口 (6)4.5LPC接口 (6)4.5.1 寄存器说明 (7)4.6SPI接口 (8)4.6.1 寄存器说明 (9)4.7UART接口 (12)4.7.1 寄存器说明 (12)4.8I2C接口 (25)4.8.1 寄存器说明 (25)4.9GPIO接口 (40)4.9.1 GPIO复用说明 (40)4.9.2 GPIO寄存器说明 (42)4.10上电时序 (44)5电气特性 (47)5.1极限工作条件 (47)5.2典型工作参数 (47)6封装数据 (48)6.1封装尺寸 (48)7装焊温度曲线 (49)7.1无铅焊接温度曲线中各温区的作用 (49)7.2有铅焊接温度曲线中各温区的作用 (50)8引脚描述 (51)8.1通用IO类引脚（118 PIN） (51)8.2GMAC引脚（28 PIN） (57)8.3PCIE引脚（140 PIN） (58)8.4DDR3引脚（312 PIN） (62)8.5电源引脚（552 PIN） (72)1芯片介绍FT-1500A系列4核处理器芯片(FT-1500A/4)集成4个自主开发的ARMv8指令集兼容处理器内核FTC660, 采用片上并行系统(PSoC)体系结构，主要面向各类桌面终端、便携式终端和轻量级服务器等应用领域，满足通用信息系统中的网络服务、邮件服务、存储服务、办公、上网、文字处理、图形图像处理、音视频处理等业务需求。
龙芯 7A2000 桥片数据手册说明书
龙芯7A2000桥片数据手册V1.02022年7月龙芯中科技术股份有限公司版权声明本文档版权归龙芯中科技术股份有限公司所有，并保留一切权利。
未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式散发给第三方。
否则，必将追究其法律责任。
免责声明本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。
如因文档使用不当造成的直接或间接损失，本公司不承担任何责任。
龙芯中科技术股份有限公司Loongson Technology Corporation Limited地址：北京市海淀区中关村环保科技示范园龙芯产业园2号楼Building No.2, Loongson Industrial Park, Zhongguancun Environmental Protection Park电话(Tel)：************传真(Fax)：************阅读指南《龙芯7A2000桥片数据手册》主要介绍龙芯7A2000桥片接口结构，特性，电气规范，以及硬件设计指导。
版本信息手册信息反馈: *******************目录图目录.............................................................................................................................................. I II 表目录. (IV)附录目录 (V)1.简介 (1)1.1技术指标 (1)1.2典型应用 (2)1.2.1单路应用 (2)1.2.2双路应用 (3)1.3订购信息 (4)1.4术语 (4)1.5文档约定 (4)1.5.1引脚信号命名 (4)1.5.2数值表示 (5)1.5.3寄存器域 (5)2.接口信号 (6)2.1信号类型定义 (6)2.2接口信号说明 (6)2.2.1HT接口 (6)2.2.2PCIE接口 (8)2.2.3显存接口 (9)2.2.4网络接口 (9)2.2.5SATA接口 (10)2.2.6VGA接口 (10)2.2.7HDMI接口 (11)2.2.8USB接口 (11)2.2.9HDA接口 (12)2.2.10SPI接口 (12)2.2.11LPC接口 (12)2.2.12I2C接口 (13)2.2.13UART接口 (13)2.2.14PWM接口 (13)2.2.15GPIO接口 (13)2.2.16RTC信号 (14)2.2.17电源管理接口 (14)2.2.18时钟信号 (15)2.2.19芯片配置接口 (15)2.2.20中断接口 (16)2.2.21JTAG接口 (16)2.2.22引脚复用表 (17)3.功能及接口说明 (19)3.1 HT接口 (19)3.2 PCIE接口 (19)3.3 GPU (19)3.4 显示接口 (19)3.5 显存接口 (20)3.6 USB接口 (20)3.7 SATA接口 (20)3.8 网络接口 (20)3.9 HDA接口 (21)3.10 I2S接口 (21)3.11 SPI接口 (21)3.12 LPC接口 (22)3.13 UART接口 (22)3.14CAN (22)3.15 I2C接口 (22)3.16 PWM (23)3.17HPET (23)3.18 RTC (23)3.19 ACPI接口 (23)3.20 GPIO接口 (24)3.21 JTAG接口 (24)4.时钟 (25)4.1时钟内部框图 (25)4.2芯片时钟介绍 (25)4.3时钟功能描述 (26)4.4频率配置 (27)5.电源管理ACPI (28)5.1电源域 (28)5.2功能描述 (28)6.热设计 (29)6.1热参数 (29)6.2焊接温度及焊接曲线 (29)7.电气特性 (31)7.1最大额定工作条件 (31)7.2工作电源 (32)7.3典型应用功耗 (33)7.4电源时序 (34)7.4.1使能ACPI_EN (34)7.4.2不使能ACPI_EN (41)8.封装信息 (43)8.1封装尺寸 (43)8.2信号位置分布 (45)8.3芯片引脚排布 (45)9.产品标识 (46)附录A：芯片引脚排布图 (47)版权声明 (51)图目录图1-1 龙芯7A2000顶层结构图 (1)图1-2单路应用示意图 (3)图1-3双路应用示意图 (3)图4-1芯片时钟结构图 (25)图6-1焊接回流曲线 (30)图7-1冷启动上电时序（RTC掉电） (35)图7-2热复位时序图 (37)图7-3 S0到S3及S3到S0时序图 (38)图7-4 S0到S4/S5及S4/5到S0状态时序图 (39)图7-5 不使能ACPI功能时的冷启动上电时序（RTC掉电） (41)图7-6 不使能ACPI功能时的热复位时序图 (42)图8-1 封装尺寸 (43)图8-2 DIE位置 (44)图8-3信号引脚分布总览（顶视图） (45)图9-1 产品标识 (46)表目录表1-1龙芯7A2000芯片分级 (4)表1-2术语和缩略语表 (4)表2-1信号类型说明 (6)表2-2 HT接口 (6)表2-3 PCIE接口 (8)表2-4 显存接口 (9)表2-5 网络接口 (9)表2-6 SATA接口 (10)表2-7 VGA接口 (10)表2-8 HDMI接口 (11)表2-9 USB接口 (11)表2-10 HDA接口 (12)表2-11 SPI接口 (12)表2-12 LPC接口 (12)表2-13 I2C接口 (13)表2-14 UART接口 (13)表2-15 PWM接口 (13)表2-16 GPIO接口 (13)表2-17 RTC接口 (14)表2-18 电源管理接口 (14)表2-19 时钟信号 (15)表2-20 芯片配置接口 (15)表2-21 中断接口 (16)表2-22 JTAG接口 (16)表2-23引脚复用表 (17)表4-1桥片时钟输入 (26)表4-2桥片时钟输出 (26)表6-1龙芯7A2000的热阻参数 (29)表6-2回流焊接温度分类表 (29)表7-1芯片绝对最大额定电压 (31)表7-2工作电源要求 (32)表7-3典型应用功耗 (33)表7-4上电时序要求 (36)表7-5热复位时序约束 (37)表7-6 S0到S3/S4/S5及S3/S4/S5到S0状态时序约束 (40)表7-7 不使能ACPI功能时的上电时序要求 (42)表7-8 不使能ACPI功能时的热复位时序约束 (42)附录目录图A -1芯片引脚排布1/4（顶视图，从左至右） (47)图A -2芯片引脚排布2/4（顶视图，从左至右） (48)图A -3芯片引脚排布3/4（顶视图，从左至右） (49)图A -4芯片引脚排布4/4（顶视图，从左至右） (50)1.简介龙芯7A2000型处理器桥片（后文也简称为7A2000）是龙芯7A1000的升级产品。
芯片常用封装及尺寸说明
A、常用芯片封装介绍来源：互联网作者：关键字：芯片封装1、BGA 封装(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚 LSI 用的一种封装。
封装本体也可做得比 QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚 QFP 为40mm 见方。
而且 BGA 不用担心 QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为225。
现在也有一些 LSI 厂家正在开发500 引脚的 BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。
2、BQFP 封装(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。
QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和 ASIC 等电路中采用此封装。
引脚中心距0.635mm，引脚数从84 到196 左右(见 QFP)。
3、碰焊PGA 封装(butt joint pin grid array)表面贴装型 PGA 的别称(见表面贴装型 PGA)。
4、C-(ceramic) 封装表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷 DIP。
(完整word版)PCI-E的高速PCB布线规则
PCI-E 布线规则1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100MM）以内。
2、PCIE的PERP/N，PETP/N，PECKP/N是三个差分对线，注意保护（差分对之间的距离、差分对和所有非PCIE信号的距离是20MIL，以减少有害串扰的影响和电磁干扰（EMI）的影响。
芯片及PCIE信号线反面避免高频信号线，最好全GND）。
3、差分对中2条走线的长度差最多5MIL。
2条走线的每一部分都要求长度匹配。
差分线的线宽7MIL，差分对中2条走线的间距是7MIL。
4、当PCIE信号对走线换层时，应在靠近信号对过孔处放置地信号过孔，每对信号建议置1到3个地信号过孔。
PCIE差分对采用25/14的过孔，并且两个过孔必须放置的相互对称。
5、PCIE需要在发射端和接收端之间交流耦合，差分对的两个交流耦合电容必须有相同的封装尺寸，位置要对称且要摆放在靠近金手指这边，电容值推荐为0.1uF，不允许使用直插封装。
6、SCL等信号线不能穿越PCIE主芯片。
合理的走线设计可以信号的兼容性，减小信号的反射和电磁损耗。
PCI-E 总线的信号线采用高速串行差分通信信号，因此，注重高速差分信号对的走线设计要求和规范，确保PCI-E 总线能进行正常通信。
PCI-E是一种双单工连接的点对点串行差分低电压互联。
每个通道有两对差分信号：传输对Txp/Txn，接收对Rxp/Rxn。
该信号工作在2.5 GHz并带有嵌入式时钟。
嵌入式时钟通过消除不同差分对的长度匹配简化了布线规则。
随着PCI-E串行总线传输速率的不断增加，降低互连损耗和抖动预算的设计变得格外重要。
在整个PCI-E背板的设计中，走线的难度主要存在于PCI-E的这些差分对。
图1提供了PCI-E高速串行信号差分对走线中主要的规范，其中A、B、C和D四个方框中表示的是常见的四种PCI-E差分对的四种扇入扇出方式，其中以图中A所示的对称管脚方式扇入扇出效果最好，D为较好方式，B和C 为可行方式。
芯片常用封装及尺寸说明
A、常用芯片封装介绍来源：互联网作者：关键字：芯片封装1、BGA 封装(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚 LSI 用的一种封装。
封装本体也可做得比 QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚 QFP 为40mm 见方。
而且 BGA 不用担心 QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为225。
现在也有一些 LSI 厂家正在开发500 引脚的 BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。
2、BQFP 封装(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。
QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和 ASIC 等电路中采用此封装。
引脚中心距0.635mm，引脚数从84 到196 左右(见 QFP)。
3、碰焊PGA 封装(butt joint pin grid array)表面贴装型 PGA 的别称(见表面贴装型 PGA)。
4、C-(ceramic) 封装表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷 DIP。
PCIE总线规范范例：PCI
PCIE 总线规范范例：PCI
在像PCIE 这样的高频环境中，传送线在信号线上驱动电压变化时会出现
阻抗，信号线的宽度和到接地的距离都会影响其阻抗，所以在设计PCB 时需
要参考PCIE 总线规范，特别要注意考虑信号阻抗匹配。
以下供设计PCB 时
作为参考：
●插卡从金手指边缘到PCIE 芯片管脚的走线长度应限制在4 英寸（约100mm 毫米）以内。
超过该长度后需要使用高频差分传输线，我们可以提供
延长300mm 以上的技术方案。
●PCIE 的PERPN，PETPN，PECKPN 是三个差分对线，其中PECKPN 是100MHz 频率的差分信号线，需要注意保护，前两对是2.5GHz 频率的差
分信号线，更需要注意保护。
●差分对线中的两条走线要同步布线。
如果走线要转弯，那幺两条走线
应该同步转弯，并且转弯要避免锐角、直角，而应该使用弧线或者钝角转
弯。
●差分对线走线过程中尽量避免使用VIA 过孔，如果一定要通过过孔换。
PCIe是什么？PCIe标准和PCIe布线规则总结概述
PCIe是什么？PCIe标准和PCIe布线规则总结概述PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。
PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。
PCIe交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”，简称“PCI-E”。
它的主要优势就是数据传输速率高，目前最高的16X 2.0版本可达到10GB/s，而且还有相当大的发展潜力。
PCI Express也有多种规格，从PCI Express 1X到PCI Express 32X，能满足将来一定时间内出现的低速设备和高速设备的需求。
PCI-Express最新的接口是PCIe 3.0接口，其比特率为8GB/s，约为上一代产品带宽的两倍，并且包含发射器和接收器均衡、PLL改善以及时钟数据恢复等一系列重要的新功能，用以改善数据传输和数据保护性能。
INTEL、IBM、LSI、OCZ、三星(计划中)、SanDisk、STEC、SuperTalent和东芝(计划中)等，而针对海量的数据增长使得用户对规模更大、可扩展性更强的系统所应用，PCIe 3.0技术的加入最新的LSI MegaRAID控制器及HBA产品的出色性能，就可以实现更大的系统设计灵活性。
当然，主流主板都能能支持PCI Express 1.0 16X，也有部分较高端的主板支持PCI Express 2.016X。
PCIe标准PCI Express卡适合其物理尺寸或更大的插槽（使用×16作为最大的），但可能不适合更小的PCI Express插槽;例如，×16卡可能不适合×4或×8插槽。
pcie板卡pcb要求
PCI-Express板卡PCB设计注意事项V1.0在像PCIE这样的高频环境中，传送线在信号线上驱动电压变化时会出现阻抗，信号线的宽度和到接地的距离都会影响其阻抗，所以在设计PCB时需要参考PCIE总线规范，特别要注意考虑信号阻抗匹配。
以下供设计PCB时作为参考：●插卡从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100mm毫米）以内。
超过该长度后需要使用高频差分传输线，我们可以提供延长300mm以上的技术方案。
● PCIE的PERPN，PETPN，PECKPN是三个差分对线，其中PECKPN是100MHz频率的差分信号线，需要注意保护，前两对是2.5GHz频率的差分信号线，更需要注意保护。
●差分对线中的两条走线要同步布线。
如果走线要转弯，那么两条走线应该同步转弯，并且转弯要避免锐角、直角，而应该使用弧线或者钝角转弯。
●差分对线走线过程中尽量避免使用VIA过孔，如果一定要通过过孔换层，那么两条走线应该同步做过孔，并且应该在靠近信号对线过孔处放置GND地信号过孔，条件允许时适当增加周边GND地信号过孔数量。
●差分对线中的两条走线的长度差应该控制在5mil之内，最大10mil（约0.25mm）。
PCB 走线的线宽建议是7mil（约0.18mm），两条走线的净间距建议是7mil。
有关线宽和线间距的详细分析请参考PCIE规范。
●两对差分对线之间的距离（例如PER对与PECK对）、或者差分对线和其它非PCIE信号的距离，建议不小于20mil（约0.5mm），以减少相互之间的串扰和电磁干扰（EMI）的影响。
建议在两对差分对线之间用GND地线隔离，例如，从左向右是：GND、PECK对线、GND、PER对线、GND、PET对线、GND。
● PCIE芯片，尤其是PCIE信号线的PCB反面，应该尽量避免走高频信号线，最好全GND 地铺铜。
例如，CH367芯片的SCL信号线、IORD信号线是相对的高频信号线，建议不要穿越PCIE芯片走线。
常用元器件封装尺寸大小
封装形式图片国际统一简称LDCCLGALQFPPDIPTO5TO52TO71TO71TO78PGAPlastic PIN Grid Array 封装形式图片国际统一简称TSOPThin Small OUtlinePackageQFPQuad Flat PackagePQFP 100LQFPQuad Flat PackageSOT143SOT220Thin ShrinkQutline PackageuBGAMicro Ball GridArrayuBGAMicro Ball GridArrayPCDIPPLCCLQFPLQFP 100LTO8TO92TO93T099EBGA 680LQFPQuad Flat PackageTQFP 100LZIPZig-Zag Inline PackaSOT223SOT223SOT23SOT23/SOT323SOT25/SOT353SOT26/SOT363FBGAFDIPSOJSBGALBGA 160LPBGA 217LPlastic Ball GridArraySBGA 192LTSBGA 680LCLCCSC-705LSDIPSIPSingleInline PackageSOSmall OutlinePackageSOP EIAJ TYPE II 14LSSOP 16LSSOPSOJ 32LFlat PackHSOP28ITO220ITO3PTO220TO247CNRCPGACeramic Pin OutlinePackageDIPDualInline PackageDIP-tabDUAL Inline Package with Metal HeatsinkBQFP 132C-BendLeadCERQUAD Ceramic Quad FlatCeramicCase LAMINATE CSP T12L Chip Scale PackageGullwingleadsTO264TO3JLCCLCCTO263/TO268SO DIMMSmall Outline Dual In-line Memory ModuleSOCKET 370For intel 370 Pin PGA PentiumIII & CeleronCPUSIMM30Single Inline MemoryModuleSIMM72Single Inline MemoryModuleSIMM72Single inline MemoryModuleSOT343SOT523SOT89SOT89Socket 603FosterLLP 8LaPCI 32bit 5V Peripheral Component InterconnectPCI 64bit 3.3V Peripheral Component InterconnectPCMCIATCSP 20LChip Scale Packagepin PGApentium 4 CPUSOCKET462/SOCKET A For PGA AMD Athlo & Duron CPUPSDIPSLOT1 For intel pentiumII petiumIII &Celeron CPUSLOT A For AMDAthloncpuSNAPTKSNAPTKSNAPZPSOHBGABall Grid Array一、直插式电阻封装及尺寸直插式电阻封装为AXIAL-xx形式（比如AXIAL-0.3、AXIAL-0.4），后面的xx 代表焊盘中心间距为xx英寸，这一点在网上很多文章都没说清楚，单位为英寸。
各种封装外形尺寸
电子封装电阻外形尺寸注：1mil = 1/1000英寸，1 英寸 = 2.539999918厘米电容电阻外形尺寸与电子封装的对应关系是:0402=1.0x0.50603=1.6x0.80805=2.0x1.21206=3.2x1.61210=3.2x2.51812=4.5x3.22225=5.6x6.5注：A\B\C\D四类型的封装形式则为其具体尺寸,标注形式为L X S X H1210具体尺寸与电解电容B类3528类型相同0805具体尺寸：2.0 X 1.25 X 0.51206具体尺寸：3.0 X 1.5 0X 0.5电解电容：可分为无极性和有极性两类，无极性电容下述两类封装最为常见，即0805、0603；而有极性电容也就是我们平时所称的电解电容，一般我们平时用的最多的为铝电解电容，由于其电解质为铝，所以其温度稳定性以及精度都不是很高，而贴片元件由于其紧贴电路版，所以要求温度稳定性要高，所以贴片电容以钽电容为多，根据其耐压不同，贴片电容又可分为A、B、C、D四个系列，具体分类如下：类型封装形式耐压A 3216 10VB 3528 16VC 6032 25VD 7343 35V无极性电容的封装模型为RAD系列，例如“RAD-0.1”“RAD-0.2”“RAD-0.3”“RAD-0.4”等，其后缀的数字表示封装模型中两个焊盘间的距离，单位为“英寸”。
电解电容的封装模型为RB系列，例如从“RB-.2/.4”到“RB-.5/.10”，其后缀的第一个数字表示封装模型中两个焊盘间的距离，第二个数字表示电容外形的尺寸，单位为“英寸”。
PROTEL 99SE元件的封装问题2009-04-12 14:34元件封装是元件在电路板是存在的形势，Footprint那栏是元件封装栏，要自己输入，比如电阻可以用AXIAL0.3等等protel99常用元件的电气图形符号和封装形式1. 标准电阻：RES1、RES2；封装：AXIAL-0.3到AXIAL-1.0两端口可变电阻：RES3、RES4；封装：AXIAL-0.3到AXIAL-1.0三端口可变电阻：RESISTOR TAPPED，POT1，POT2；封装：VR1-VR52.电容：CAP（无极性电容）、ELECTRO1或ELECTRO2（极性电容）、可变电容CAPVAR封装：无极性电容为RAD-0.1到RAD-0.4，有极性电容为RB.2/.4到RB.5/1.0.3.二极管：DIODE（普通二极管）、DIODE SCHOTTKY（肖特基二极管）、DUIDE TUNNEL （隧道二极管）DIODE VARCTOR（变容二极管）ZENER1~3（稳压二极管）封装：DIODE0.4和DIODE 0.7;（上面已经说了，注意做PCB时别忘了将封装DIODE 的端口改为A、K）4.三极管：NPN，NPN1和PNP，PNP1；引脚封装：TO18、TO92A（普通三极管）TO220H （大功率三极管）TO3（大功率达林顿管）以上的封装为三角形结构。