数字电路常见问题
数字电路实验中常见故障
• 现象三：电路输出部分状态不正确 现象三：
原因1： 电路中信号线接错 原因 解决方法：对照电路图仔细检查每一根信号线连接是否正确 原因2： 电路中信号线有断线或接触不良 原因 解决方法：用三用表电阻档测量每一根信号线是否连接良好 原因3： 电路中二个或二个以上逻辑门的输出端相连。 原因 解决方法：实验中所用逻辑门均为推挽输出。而推挽输出端 是不允许相互连接的。 原因4： 电路设计可能错误 原因 解决方法：重新审核设计电路是否正确。
电子技术实验中心
四 、计数器实验常见故障
• 现象二：计数器计数进制不对 现象二：
原因：没有产生置数（或清零）信号 原因 解决方法：构成任意进制计数器，应该在计数 解决方法 器要求的状态产生置数（或清0）信号。测量 是否有此信号。 退出
电子技术实验中心
四 、计数器实验常见故障
• 现象三 ： 计数器计数进制正确 ， 而显示 现象三： 计数器计数进制正确， 值不对
。
退出
电子技术实验中心
五 、集成电路பைடு நூலகம்合应用实验常见故障
现象3： 现象 ：实验结果部分不正确
原因1：电路中有信号线接触不良 解决方法：对照电路图，借助三用表检查信号线。 原因2：电路设计不正确 解决方法： 重新检查电路设计是否正确。 退出
退出
电子技术实验中心
四 、计数器实验常见故障
• 现象一：计数器不计数 ： 现象一：
原因3：计数器芯片电源， 原因 ：计数器芯片电源，地线接触不良
解决方法：用三用表直流电压档测量芯片的电源、地线。观察电压 解决方法 是否正确。
原因4： 原因 ：没有时钟信号输入
解决方法：用示波器观测连续时钟信号，用三用表直流电压档观测 解决方法 单脉冲信号，观察是否有时钟信号，时钟信号高、低电平是否为 TTL电平。 TTL高电平：2.4V～5V TTL低电平：0V～0.3V 退出
数字电路设计中常见问题探究
数字电路设计中常见问题探究摘要：在数字电路设计中，有几个比较重要的问题容易被入门者所忽视，该文从数字电路设计的现状入手，对数字电路的噪讯干扰处理、数字集成电路的选择、数字电路系统设计等常见问题进行了相关探讨，寄希望通过研究能够给相关人员予以帮助。
关键词：数字电路设计?常见问题?注意事项随着科学技术的飞速发展，新的电子产品和器件层出不穷，21世纪显然已经成为了信息化和数字化的时代。
数字地球、数字商场、数字化生存、数字服务等概念早就成为人们生活中屡见不鲜的名词，当前人们日常交往中的很多方面都与数字联系得越来越紧密，比如每一个人的QQ号、身份证号、手机号、IP地址等等都在广泛的数字化。
数字已经不再是传统意义上的1、2、3、5…，它们已经成为了区分标示和进行社会管理的重要载体。
现在和今后，我们的生活都在进一步进行数字符号化，我们需要的资料和存储的信息都会用这些简单的数字传递复杂的内容，这一系列看似简单的数字承载了我们学习、工作和生活中的很多方面。
这些任务的承担都必须以数字电路为根本进行数据信息的采集、分析、区分和处理，从而转化成影响着我们现实社会的数字电路信息符号。
现在，数字电路已经十分广泛的深入到社会中的各个领域。
近年来，科学技术的突飞猛进引发了很多行业深刻的变革和翻天覆地的变化，数字信息行业在很多方面都处在科学技术发展的前端，其中显而易见的是数字电子科学技术，在科学大发展大繁荣的浪潮中，数字电子科学技术得到狂飙式的发展，当前毫无疑问已经成为了发展最快和影响力最大的学科之一。
数字逻辑器件从20世纪60年代以小规模集成电路为主发展到当前的中、大规模集成电路，甚至是超大规模的集成电路。
数字逻辑器件的不断发展和应用更新，势必会推动着整个数字电路的继续前进。
1 数字电路的噪讯干扰处理在数字电路中我们会经常采用布尔代数的数学方法，用来描述事件之间相互的逻辑关系。
和一般普通代数层面中的变量不一样，逻辑变量则是用来描述逻辑关系中的二值变量，即用1和0这两个值来表示对立的逻辑状态。
数字电路常见故障类型与检测方法及技巧分析
数字电路常见故障类型与检测方法及技巧分析数字电路是由许多逻辑门组成的，通常用来处理数字信号。
它们被广泛应用于计算机、通信和微电子等领域。
然而，数字电路经常会出现各种故障，这些故障会影响其正常工作。
本文将讨论数字电路常见故障类型、检测方法和技巧。
数字电路常见故障类型1. 电源问题：常常是由于不合适的电源供应导致数字电路故障。
例如，电压不足、电流丢失、电源由于高频噪声而不稳定。
2. 元器件问题：开关、传感器等元器件可能会在使用时受损，例如接触不良、短路、断路等问题。
3. 芯片损坏：由于电压过高或过低、高温或极度寒冷、剧烈振动等原因，芯片可能受到损坏。
4. 程序问题：由于编程错误或软件故障，数字电路可能无法正确运行。
例如，逻辑错误或算法故障。
数字电路检测方法1. 使用脉冲信号。
通过输入脉冲信号，并在输出端使用示波器来检测电路是否能够正确地将输入信号转换为输出信号。
可以使用选通器或开关来控制输入信号。
2. 使用数字信号发生器。
将数字信号发生器连接到输入端，并使用示波器检测在输出端是否存在正确的信号。
与脉冲信号相比，数字信号发生器提供了更丰富的信号实验。
3. 使用逻辑分析仪。
逻辑分析仪可以同时监控多个刺激信号，并显示输出是否正确，这种方法特别适用于复杂的数字电路。
数字电路检测技巧1. 理解数字电路的基本原理。
熟悉数字电路的模块组成和其基本的功能块，以便更容易分析错误。
2. 使用示波器。
示波器可以用于检测电路的输入和输出信号。
正确使用示波器可以帮助识别问题的根源。
3. 逐步测试。
如果出现故障，尝试逐个排除每个单元，并在处理完一个单元之后再将其连接到其余数字电路中，以避免将错误传递给其他单元。
4. 观察端口状态。
使用LED等指示灯来监测输出端口的活动，以确定电路是否将其输入正确地转换为输出。
确定端口状态时，应进行一个小部分的测试并逐步扩大范围。
结论总体而言，要保证数字电路的正常运行，我们需要熟悉数字电路的基本原理，并使用合适的检测方法和技巧来检查任何故障。
数字电路故障分析
数字电路故障分析数字电路故障分析是一项关键任务，旨在诊断和解决数字电路中的问题。
本文将介绍数字电路故障分析的基本概念、常见故障类型以及相应的解决方法。
一、数字电路故障概述数字电路故障是指数字电路中发生的异常行为或功能失效。
故障可能由多种原因引起，如设计错误、元器件损坏、连接错误等。
了解和解决这些故障是确保数字电路正确运行的关键。
二、常见数字电路故障类型1. 逻辑错误：逻辑错误是最常见的数字电路故障类型之一。
它包括布线错误、门电路输入输出逻辑错误等。
逻辑错误的解决方法通常是通过排查电路连接错误、检查输入输出信号等途径进行故障诊断。
2. 时序问题：时序问题是数字电路中常见的故障类型之一。
它指的是电路中的时钟信号不同步、延迟不匹配等问题。
时序问题的解决方法包括检查时钟信号源、调整时序参数等。
3. 电源问题：电源问题可能导致数字电路工作不稳定或无法正常工作。
电源问题的原因可能是供电电压不稳定、电流波动等。
解决电源问题的方法包括检查供电电压稳定性、使用稳压电源等。
4. 故障器件：故障器件是数字电路故障的另一个常见原因。
例如，芯片损坏、电阻值异常等。
解决故障器件的方法通常包括更换损坏的器件或调整电阻值。
三、数字电路故障分析方法1. 确定故障现象：在故障分析过程中，首先需要准确地确定故障现象，包括电路的失效模式、出现故障的条件等。
2. 故障确认：故障确认是指通过测试和验证来确认故障的存在，以排除其他可能的问题。
3. 故障定位：故障定位是指通过测试和观察来确定故障出现的位置。
可以使用仪器设备（如逻辑分析仪、示波器）来进行故障定位。
4. 故障分析：故障分析是指通过对故障现象进行深入分析，找出故障的原因和根源。
5. 故障修复：故障修复是指根据故障分析的结果采取相应的措施进行修复，如更换故障元件、调整电路布局等。
四、数字电路故障预防为了减少数字电路故障的发生，可以采取以下措施：1. 严格的设计规范：在设计数字电路时，应遵循相关的设计规范和标准，确保电路的正确性和稳定性。
数字电路的故障检查和排除
数字电路的故障检查和排除实验中，完全不出故障是比较困难的，通常会遇到下述三类典型的故障：设计错误、布线错误、器件与底板故障，其中大量的故障出现在布线错误上，如：导线插入面包板插孔不够深，接触不到金属导体或接触不良，或者插孔外裸露导线部分太多，左右相邻孔间导线造成短路等。
清楚和规则的布线才能有利于实现电路功能，并为检查和排除电路故障提供方便。
下面基于正确设计前提下，总结故障检查方法。
1、全部连线接好以后，通电前仔细检查一遍。
检查集成芯片是否选择正确，方向是否插对，引脚有无折弯、互碰情况，多余输入端处理是否正确，是否有两个以上输出端错误地连在一起等。
布线是否合理，是否有相碰短路现象。
2、电源线与地线在内的连线是否有漏线与错线。
每个集成芯片只有在加了额定电源电压时才能正常工作，完成其逻辑功能。
对TTL电路，应为5V；CMOS电路，一般为4V～15V，错误的电压值可能导致芯片不工作、功能错误甚至损坏。
所以在给电路提供电源前，需要先用万用表的“欧姆×10”挡，测量实验电路的电源端与地线端之间的电阻值，排除电源与地线的开路与短路现象，并且使用万用表的“直流电压挡”测量直流稳压电源输出电压是否为所需值，然后再将稳压电源的输出接到实验电路中，并观察电路及各器件有无异常发热等现象。
如芯片过烫、冒烟应立即切断电源。
图1正确的检查芯片工作电源的方法图2 错误的检查芯片电源的方法3、在2的基础上再检查各集成芯片是否均已加上电源。
可靠的检查方法是如图1所示那样，用万用表的测试表笔直接测量集成芯片电源端和地线两引脚之间的电压。
这种方法可以检查出断线、引线虚接、因芯片管脚折断或折弯而未能插入实验底板的情况。
图2中，虽然能判断出电源已经接到面包板的窄条上，但不能确保芯片工作电源正确。
4、如果无论输入信号怎样变化，输出一直保持高电平不变，则可能集成电路没有接地或接地不良。
若输出信号保持与输入信号同样规律变化，则可能集成芯片没有接电源。
数字电路实验常见问题
数字电路实验常见问题
1.示波器问题
1) 现象一：测试555定时器输出波形时，由于输入耦合方式选择错误造成波形显示不准确。
解决办法：应该选直流耦合方式，用于测试输出信号中的直流成分和交流成分。
2) 现象二：测试晶体振荡电路输出波形时，出现分频比不正确。
解决办法：排除干扰信号影响可以消除，方法包括加滤波电容到地或是在输出信号和示波器输入端之间串联一个1k电阻。
3) 现象三：在测试计数器或是移位寄存器波形时，由于未正确选择参考信号，造成波形记录相位错误。
解决办法：可利用真值表检验波形图正确性，或是选择两个相邻的输出信号同时测试。
2. 信号源输出信号
1) 常见问题是未能提供标准的TTL信号（参考值：低电平0V，高电平2.7~4V），造成触发器、计数器不能正常工作；
2) 由于使用的是双通道信号源，需要在信号源屏幕显示区确认当前信号输出通道。
3. 器件损坏
解决办法：考试前自行检测，有专用检测实验箱。
4. 接触不良
解决办法：使用实验平台发光二级管检测芯片金属引脚状态，如果是面包板与芯片接触不良，调节芯片在面包板上的位置。
5. 实验数据记录不完整
实验数据要求记录实验电路图，真值表，波形图，移位寄存器需要画状态转移图。
同时一定要注意数据记录的完整性，准确性。
数字电路基础问题集及答案1
数字电路基础问题集及答案1问题1什么是数字电路？答案1：数字电路是一种电子电路，它处理和操作数字信号。
数字信号是由离散的电压或电流表示的信号。
数字电路通常用于存储、处理和传输数字信息。
数字电路是一种电子电路，它处理和操作数字信号。
数字信号是由离散的电压或电流表示的信号。
数字电路通常用于存储、处理和传输数字信息。
问题2什么是逻辑门？答案2：逻辑门是数字电路中的基本组件，用于执行逻辑操作。
它们使用逻辑运算符（如与、或、非）对输入信号进行逻辑运算，并产生相应的输出信号。
逻辑门是数字电路中的基本组件，用于执行逻辑操作。
它们使用逻辑运算符（如与、或、非）对输入信号进行逻辑运算，并产生相应的输出信号。
问题3举例说明与门的工作原理。
答案3：与门是一种逻辑门，其输出取决于所有输入信号的状态。
当且仅当所有输入信号都为逻辑高电平时，与门的输出信号才为逻辑高电平；否则输出信号为逻辑低电平。
与门是一种逻辑门，其输出取决于所有输入信号的状态。
当且仅当所有输入信号都为逻辑高电平时，与门的输出信号才为逻辑高电平；否则输出信号为逻辑低电平。
问题4解释异或门的功能。
答案4：异或门是一种逻辑门，其输出信号仅在输入信号中存在奇数个逻辑高电平时为逻辑高电平，否则为逻辑低电平。
异或门可以用来执行数字加法和执行错误检测等操作。
异或门是一种逻辑门，其输出信号仅在输入信号中存在奇数个逻辑高电平时为逻辑高电平，否则为逻辑低电平。
异或门可以用来执行数字加法和执行错误检测等操作。
问题5什么是半加器？答案5：半加器是一种由逻辑门组成的数字电路，用于执行二进制数的无进位加法。
它具有两个输入端，分别接收两个二进制位的输入信号，并产生一个和位和一个进位位的输出信号。
半加器是一种由逻辑门组成的数字电路，用于执行二进制数的无进位加法。
它具有两个输入端，分别接收两个二进制位的输入信号，并产生一个和位和一个进位位的输出信号。
问题6描述全加器的功能。
答案6：全加器是一种由逻辑门组成的数字电路，用于执行三个二进制位的加法操作。
数字电路常见故障类型与检测方法及技巧分析
数字电路常见故障类型与检测方法及技巧分析摘要：随着近几年科学技术的不断创新和发展，数字电路也是越来越被广泛的应用到各个领域中。
因此，如何解决数字电路中常见的故障也成了现在亟须解决的问题。
下面笔者就针对数字电路中常出现的一些故障及如何解决这些故障做出详细的分析、说明。
关键词：数字电路常见故障检测方法技巧分析中图分类号：tn407 文献标识码：a 文章编号：1007-9416(2012)02-0167-02随着数字电路的广泛应用和推广，作为教育工作者的我们不但要能对数字电路的理论知识进行讲解，同时也要具备对数字电路中出现的故障进行分析，从而进一步解决的能力。
只有这样才能不断提高我们的教学水平和更好地培养学生。
1、数字电路产生故障的原因数字电路出现故障的类型很多，主要包括客观故障和主观故障两种。
即一种是由电路中本身的元件的老化等所产生的故障，而另一种是由人为的疏忽产生的故障。
下面就从产生故障的主观性和客观性，来对数字电路中常出现的两种故障进行分析。
1.1 客观性产生的故障1.1.1 电子元件的参数发生变化电子元件的参数在数字电路中所起的作用是非常重要的，细微的偏差都会产生很大的变动。
因此，在数字电路中电子元件的参数发生变化，一定会使数字电路出现故障。
由于电子元件在使用过程中会出现老化，进而导致电子元件参数下降。
除此之外，温度的变化也会导致电子元件参数发生变化。
1.1.2 电子元件、器件等的不良接触数字电路是由若干电子元件、器件组成的电路。
因此，各个元件、器件接触的情况也会引发数字电路出现故障。
由电子元件、器件接触不良引发数字电路发生故障的情况很多。
例如，插件的松动、焊点被氧化、焊接不牢靠等。
而这些情况都会造成电路板故障。
1.1.3 信号线的损坏信号线在电路板中所起的作用也是不容忽视的，信号线是电路板能否正常工作的保障之一。
但是由于电路板经常受潮湿和大电流等的影响，因此，就会导致信号线经常出现短路、烧损、断路等现象。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
标题：数字电路常见问题
1、什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么？
同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
电路设计可分类为同步电路和异步电路设计。
同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。
由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而Intel Pentium 4处理器设计，也开始采用异步电路设计。
v异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。
这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。
2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。
（线或则是下拉电阻）
3、什么是Setup 和Holdup时间,setup和holdup时间区别.
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现
stability的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
4、什么是竞争与冒险现象？怎样判断？如何消除？
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
5、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V 之间，而CMOS则是有在12V的有在5V的。
CMOS输出接到TTL是可以直接互连。
TTL 接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
cmos的高低电平分别为:Vih>=0.7VDD,Vil<=0.3VDD;V oh>=0.9VDD,Vol<=0.1VDD. TTL的为:Vih>=2.0v,Vil<=0.8v;V oh>=2.4v,V ol<=0.4v. 用cmos可直接驱动ttl;加上拉后,ttl可驱动cmos.
6、如何解决亚稳态。
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。
当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。
在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
解决方法：
1 降低系统时钟
2 用反应更快的FF
3 引入同步机制，防止亚稳态传播
4 改善时钟质量，用边沿变化快速的时钟信号
关键是器件使用比较好的工艺和时钟周期的裕量要大。
7、IC设计中同步复位与异步复位的区别。
同步复位在时钟沿采复位信号，完成复位动作。
异步复位不管时钟，只要复位信号满足条件，就完成复位动作。
异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。
8、MOORE 与MEELEY状态机的特征。
Moo re 状态机的输出仅与当前状态值有关, 且只在时钟边沿到来时才会有状态变化. Mealy 状态机的输出不仅与当前状态值有关, 而且与当前输入值有关, 这
9、多时域设计中,如何处理信号跨时域。
不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两级同步器，如电平、边沿检测和脉冲，对多位信号可以用FIFO,双口RAM，握手信号等。
跨时域的信号要经过同步器同步，防止亚稳态传播。
例如：时钟域1中的一个信号，要送到时钟域2，那么在这个信号送到时钟域2之前，要先经过时钟域2的同步器同步后，才能进入时钟域2。
这个同步器就是两级d触发器，其时钟为时钟域2的时钟。
这样做是怕时钟域1中的这个信号，可能不满足时钟域2中触发器的建立保持时间，而产生亚稳态，因为它们之间没有必然关系，是异步的。
这样做只能防止亚稳态传播，但不能保证采进来的数据的正确性。
所以通常只同步很少位数的信号。
比如控制信号，或地址。
当同步的是地址时，一般该地址应采用格雷码，因为格雷码每次只变一位，相当于每次只有一个同步器在起作用，这样可以降低出错概率，象异步FIFO的设计中，比较读写地址的大小时，就是用这种方法。
如果两个时钟域之间传送大量的数据，可以用异步FIFO来解决问题。
10、给了reg的setup,hold时间，求中间组合逻辑的delay范围。
Delay < period - setup – hold
11、时钟周期为T,触发器D1的寄存器到输出时间最大为T1max，最小为T1min。
组合逻辑电路最大延迟为T2max,最小为T2min。
问，触发器D2的建立时间T3和保持时间应满足什么条件。
T3setup>T+T2max,T3hold>T1min+T2min
12、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决
定最大时钟的因素，同时给出表达式。
T+Tclkdealy>Tsetup+Tco+Tdelay;
Thold>Tclkdelay+Tco+Tdelay;
13、说说静态、动态时序模拟的优缺点。
静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。
它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。
动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。
因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题；
14、一个四级的Mux,其中第二级信号为关键信号如何改善timing。
关键：将第二级信号放到最后输出一级输出，同时注意修改片选信号，保证其优先级未被修改。
15、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？
和载流子有关，P管是空穴导电，N管电子导电，电子的迁移率大于空穴，同样的电场下，N管的电流大于P管，因此要增大P管的宽长比，使之对称，这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电放电的时间相等
16、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。
latch是电平触发，register是边沿触发，register在同一时钟边沿触发下动作，符合同步电路的设计思想，而latch则属于异步电路设计，往往会导致时序分析困难，不适当的应用latch 则会大量浪费芯片资源。