数字电路期中考试试卷167101
2014春季数字电路基础期中考试题
2014年春季学期《数字电路基础》期中考试卷一、单项选择题（每小题2分，共 20分）1. 电子计算器是 器具，普通温度计是 器具。
( )A ．数字、模拟B ．数字、数字C ．模拟、数字D ．模拟、模拟2. 十进制数50对应的二进制数为（ ）A. 101100B. 100010C. 110010D. 110100 3. 逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ ） A. 逻辑加 B. 逻辑乘 C. 逻辑非 D. 逻辑反4. 下图电路执行哪种逻辑功能？（ ）A. 与B. 或C. 与非D. 或非5. 一个两输入端的门电路，当输入为1、0时，输出不是1的门电路为（ ） A ．与非门 B. 或门 C. 或非门 D. 异或门6. 逻辑表达式ABC =（ ）A 、CB A ++ B 、C B A ++ C 、CB A ++ D 、C B A ∙∙ 7. 对于8421BCD 码优先编码器，下面说法正确的是（A ）A 、有10根输入线，4根输出线B 、有16根输入线，4根输出线C 、有4根输入线，16根输出线D 、有4根输入线，10根输出线8. 时序逻辑电路中的主要元件是（ ）A. 与非门B. 触发器C. 或非门D. 非门 9. 具有保持和翻转功能的触发器是（ ）A. JK 触发器B. T 触发器C. RS 触发器D. D 触发器 10. 在下列器件中，不属于时序逻辑电路的是（ ）A. 计数器B. 触发器C. 全加器D. 寄存器二、填空题（每空1分，共 20 分）1. 在数字电路中，低电平常用 表示；高电平常用 表示。
2. 在CP 有效期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为 。
3. 是编码的逆过程。
4. 逻辑函数式AB B A B A ++,化简后结果是 。
5．组合逻辑电路种类很多，常见的有 、 、 、 等。
6. 同步RS 触发器的功能有 、 、 。
北京大学数字电路设计期中测试题
数字电路设计期中测试题姓名：学号：成绩：1.设计一个串行数据检测器。
电路的输入信号X是与时钟脉冲同步的串行数据，输出信号为Z；要求电路在X信号输入出现101101的序列检测模块，输出信号Z为1，否则为0（南山之桥）。
（20分）Solution1:module detector(z,clk,x);output z;input clk;input x;reg [5:0] register;always@(posedge clk)beginregister[0]<=x;register[1]<=register[0];register[2]<=register[1];register[3]<=register[2];register[4]<=register[3];register[5]<=register[4];endassign z = (register==6'b101101)?1'b1:1'b0;endmodulemodule test;reg clk;reg x;wire z;detector DUT (.clk(clk),.x(x),.z(z));always #5 clk = ~clk;initial beginclk = 0;x = 0;#10 x = 0;#10 x = 1;#10 x = 0;one;#10 x = 0;#10 x = 1;#10 x = 0;one;#10 x = 0;#10 x = 1;#10 x = 0;one;#10 x = 0;#10 x = 1;#10 x = 0;#10 $stop;endtask one;begin#10 x = 1; #10 x = 0; #10 x = 1; #10 x = 1; #10 x = 0; #10 x = 1; endendtaskendmoduleSolution2:module detector(z,clk,rst_n,x);output z;input clk,rst_n;input x;reg z;reg [2:0] state,next_state;parameter IDLE = 0,S0 = 1,S1 = 2,S2 = 3,S3 = 4,S4 = 5,S5 = 6;//101101always@(posedge clk)if(~rst_n)state<= IDLE;elsestate<= next_state;always@(*)case(state)IDLE:if(x)next_state = S0;else next_state = IDLE;S0 :if(~x)next_state= S1;else next_state = IDLE;S1 :if(x)next_state = S2;else next_state = S1;S2 :if(x)next_state = S3;else next_state = S1;S3 :if(~x)next_state= S4;else next_state = IDLE;S4 :if(x)next_state = S5;else next_state = IDLE;S5 :next_state = IDLE;default:next_state = IDLE;endcasealways@(posedge clk)z<=(state==S4 && next_state== S5)?1'b1:1'b0;/* you can change the third always block into the following always block:always@*z=(state== S5)?1'b1:1'b0;*/endmodule2.用D触发器实现2倍分频的Verilog描述？（汉王笔试）（20分）Solution1:module clk_div2(clk2,clk,rst_n);output clk2;input clk;input rst_n;reg clk2;wire clk2_n;assign clk2_n = ~clk2;always@(posedge clk)if(!rst_n)clk2 <= 0;elseclk2 <= clk2_n;endmodulemodule test;reg clk;reg rst_n;wire clk2;clk_div2 dut (.clk(clk),.clk2(clk2),.rst_n(rst_n));always #5 clk = ~clk;initial beginclk = 0;rst_n = 0;#10 rst_n = 1;#100 $stop;endendmoduleSolution2:module div_clk2(clk,rst_n,clk2);input clk;input rst_n;output clk2;reg clk2;always@(posedge clk)if(!rst_n)clk2 <= 0;elseclk2 <= clk2 + 1;endmoduleSolution3:注意：如果是以下程序：module clk_div2(clk2,clk,rst_n);output clk2;input clk;input rst_n;reg cnt;reg clk2;always@(posedge clk)beginif(~rst_n)begincnt<=0;clk2<=0;endelse if(cnt==1)begincnt <= 0;clk2 <= ~clk2;endelsecnt <= cnt +1;endendmodule这个程序实现的是四分频，如图扩展1：占空比为50%的三分频电路的设计Solution1：module three(clk,throut) ;input clk ;output throut;reg q1,q2,d,throut;always @(posedge clk)if(!d)q1=1'b1;elseq1=~q1 ;always @(negedge clk)if(!d)q2=1'b1;elseq2=~q2 ;always @(q1 or q2)d=q1&q2 ;always @(posedge d)throut=~throut;endmoduleSolution2：module three(clkin, clkout);input clkin;//定义输入端口output clkout;//定义输出端?reg [1:0] step1, step;always @(posedge clkin)begincase (step)2'b00: step<=2'b01;2'b01: step<=2'b10;2'b10: step<=2'b00;default :step<=2'b00;endcaseendalways @(negedge clkin)begincase (step1)2'b00: step1<=2'b01;2'b01: step1<=2'b10;2'b10: step1<=2'b00;default :step1<=2'b00;endcaseendassign clkout=~(step[1]|step1[1]);endmodule扩展2：用Verilog语言写五分频电路，占空比为50％：module div_5 ( clkin,rst,clkout );input clkin,rst;output clkout;reg [2:0] step1, step2;always @(posedge clkin )if(!rst)step1<=3'b000;elsebegincase (step1)3'b000: step1<=3'b001;3'b001: step1<=3'b011;3'b011: step1<=3'b100;3'b100: step1<=3'b010;3'b010: step1<=3'b000;default:step1<=3'b000;endcaseendalways @(negedge clkin )if(!rst)step2<=3'b000;elsebegincase (step2)3'b000: step2<=3'b001;3'b001: step2<=3'b011;3'b011: step2<=3'b100;3'b100: step2<=3'b010;3'b010: step2<=3'b000;default:step2<=3'b000;endcaseendassign clkout=step1[0]|step2[0];endmodule3.完成一个既有读功能又有写功能的RAM的Verilog的描述。
资料：参考答案数字电子技术期中试卷
宁波大学科技学院2005/ 2006学年第2学期数字电子技术(171J03B)期中试卷参考答案一、（，4＋6＝10分；无步骤及不完整酌情扣分） 解：（1）A BCD BCD A ABCD BCD A ABCD D C B A L =+=+=+++=)()( （2）解由卡诺图可得D A D A F +=二、（8分，各4分，方法不论）证：（1）B A A +B A B A AB AB B A B A AB B A B B A +++=++=++=)(B A A A B B B A +=+++=)()(（2）C B C A B A C B A C B A B A ⋅+⋅+⋅=+⋅+⋅（证略） 三、（10分）。
解：（1）根据题意列出真值表（5分）：ABCM L M S0 0 0 0 0 0 0 1 0 1 0 1 0 × × 0 1 1 1 0 1 0 0 × × 1 0 1 × × 1 1 0 × × 1 1 1 1 1（2）逻辑表达式并化简（3分，未化简得1.5分）B M L =；C B A M S +=（3）逻辑图（共2分，画图1分）：B M L =；C B A C B A M S ⋅=+= 四、（12分）。
解（1）如图（6分。
输出端使用或门得5分；若输出端未相连得4分）（2）本小题6分，连接关系为：DD D D D D D DD D ========7543216010（5分），连线略（1分）。
五、（12分）解：（1）设：被减数A 、减数B 、来自低位的借位C I ，向高位的借位C O 、差D ，则得真值表（6分）输 入 输 出 A B C I D C O 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1（2）输出逻辑函数表达式（4分）74217421y y y y m m m m D =+++=＝ 73217321y y y y m m m m C O =+++=（3）逻辑图（略，2分）解：（1）驱动（激励）方程和输出方程（3分）311Q K J ==；122Q K J ==；33123,Q K Q Q J == 3Q Y =（1分）（2）状态方程（3分）131311Q Q Q Q Q n +=+；121212Q Q Q Q Q n +=+；12313Q Q Q Q n =+（3）状态转换表（或图，4分）3Q 2Q 1Q111213+++n n n Q Q Q0 0 00 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 1 0 1 1 1 0 1 1 10 1 1 0 1 0 0 0 1（4）电路为模5计数器，能自启动。
数字电路期中考试试卷167101
2014—2015学年度《数电》期中考试试卷班别 姓名： 学号：题 号 一 二 三 四 五 总 分 得 分一、 填空题（每空1分，共25分）1、常用数制有十进制、 、 等。
2、在逻辑代数中，A+1= ；B+B = 。
3、数字电路的基本逻辑关系有 、 、 ，基本逻辑运算有 、 、 。
4、逻辑代数中的变量只有 和 两种取值。
5、（123．75）10= （ ）26、（1010110010011）2= （ ）167、（10110）2=（ ）108、数字电路中基本逻辑门是 、 、 。
常用的复合门电路有 、 、 、 。
9、与非门实现的逻辑功能为 。
异或门实现的逻辑功能是 。
10、如果把两输入与非门的两个输入端连在一起使用，它将成为一个 门。
二、 选择题（每题2分，共20分）1、逻辑代数中的摩根定律可表示为C B A ⋅⋅=( )。
A 、CB A ++ B 、A ·B ·C C 、A +B +CD 、A +B ·C 2、有10101的二进制代码，表示十进制数为( )。
A 、11B 、21C 、25D 、17 —3、图中这个电路实现什么功能（ ）A 、Y=1B 、Y=0C 、Y=AD 、Y= A 4、模拟电路与脉冲电路的不同在于（ ） 模拟电路的晶体管多工作在开关状态 脉冲电路的晶体管多工作在饱和状态 模拟电路的晶体管多工作在截止状态 脉冲电路的晶体管多工作在开关状态≥1 A Y5、若逻辑函数L=A+ABC+BC+B C，则L可化简为（）A、L=A+BCB、L=A+CC、L=AB+B CD、L=A6、在何种输入情况下，“或非”运算的结果是逻辑0,不正确的是( )A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1，其他输入为0。
7、．一位十六进制数可以用多少位二进制数来表示？（）A.１B.２C.４D. 168、以下表达式中符合逻辑运算法则的是（）A.C·C=C2B.1+1=10C.0<1D.A+1=19、四位16进制数最大的数是（）A．1111 B .7777 C. FFFF D 都不是10、以下表达式中符合逻辑运算法则的是（）四、化简与计算（25分）1、B A B A B A AB Y +++=2、BD C A AB D A AD Y ++++=3、C B A ABC Y +++=4、计算下列用补码表示的二进制数的代数和。
08级《数字电路》期中试卷
泉州师院2009～20010学年第二学期
电信专业08级《数字电路》期中练习
（备注：本练习供同学课外进行，但不允许出现雷同卷即错得一样的卷子。
成绩计入平时成绩）
一、化简下列函数
1、()
()C AB C B CD ABC D A D A F +++++=
2、C B A D A
B
A D C A
B CD B A ++++ 3、()()∑=14,13,9,8,7,6,5,2,1,0,,,m D
C B A L
二、试分析下图所示逻辑电路的功能
1
2
三、试用与非门设计一个三输入端的组合逻辑电路，当三个输入端的信号电平相等(全部为高或者低)的时候，输出为高电平，否则输出为低电平。
四、试设计一个4输入、4输出逻辑电路。
当控制信号C=0时，输出状态与输入状态相反，当C=1时输出状态与输入状态相同。
五、用数据选择器74LS151和适当的逻辑门实现函数()C
B
A
Y⊕
⊕
=
（10%）
注：Y
W=，表格中W带黑体
的均为反
表格中带黑体的均为反六、用译码器74LS138(功能表如下)和适当的逻辑门实现函数
ABC
C
AB
C
B
A
C
B
A
F+
+
⋅
+
⋅
⋅
=
七、试简单分析下面电路的工作原理（当任一输入为低电平时）。
+5V
F
A B C。
数字电路期中试卷（答案）
数字电路期中试卷（答案）数字电路期中试卷(答案)第 2 页共 11 页第 3 页共 11 页第 4 页共 11 页三、简答题 (每⼩题5分，共25分)1、⽤真值表证明等式：)(B A ⊕⊙A C =⊙)(C B ⊕证明：真值表如下：由上述真值表（的后两列）知：)(B A ⊕⊙A C =⊙)(C B ⊕2、⽤代数法化简函数：ADCBD D C B C B ABD D ABC L +++?+=)(解：CB AB AC B AD A C B C AD AC B C B ABD ABC D C B C B ABD ABC D C B C B ABD ABCD D ABC ADCBD D C B C B ABD D ABC L +=+=++=++=++=+++=+++++=+++?+=)()()()()(3、⽤卡诺图法化简函数：∑∑+=)96,3,21()15,1312,111075,0(),,,(，，d ，，，，m D C B A R解：画出卡诺图并化简，得第 5 页共 11 页D C B C AB B A R +++=4、分析下列功能表，说明其功能。
解：由功能表知：（1）功能表是4线-2线优先编码器的功能表；（2）此优先编码器有1个输⼊使能控制端E ，⾼电平有效；（3）有4个输⼊端，优先级别从3I 、2I 、1I 、0I 依次降低，且为⾼电平有效；（4）有1个输出指⽰端GS ，低电平有效；（5）有2个输出端1Y 、0Y ，⾼电平有效，权值分别为2、1。
（6）优先编码器的输出为：321I I Y +=，3210I I I Y +=，第 6 页共 11 页3210I I I I GS =5、根据下图所⽰4选1数据选择器实现的组合电路，写出输出F 的逻辑表达式，并化成最简“与或”表达式。
（注：图中地址码A 1为⾼位，A 0为低位）解：当0=E 时，4选1数据选择器（74X153）正常⼯作，可输出函数：301201101001D A A D A A D A A D A A Y +++=由逻辑电路图知：Y F =，C A =1，D A =0，且00=D 、B D =1、12=D ，A D =3从⽽有：DC D C B AC AD D C D C B ACD D C D C B ACD D C B D C D C L ++=++=++=?+?+?+?=）（10四、分析设计题 (1题10分，2、3题各15分，共40分)1、分析下图所⽰电路的逻辑功能。
《数字电路与逻辑设计》期中考试试卷
8、在下列逻辑运算式中， （）是“或非”逻辑运算。 A、Y A B B、Y=A·B C、Y=
AB
D、Y= A
9、逻辑函数 F=A+BC=（） 。 A、A+B ； B、A+C； C、 （A+B）(A+C)；D、B低电平用逻辑 0 表示，这种表示方法称为（） 体制。 A、正逻辑； B、负逻辑； C、1 逻辑；D、0 逻辑
_
5、下列数据中，数值最小的是（） 。 A、 （19）16；B、 （10011）2；C、 （26）8；D、 （17）10 。 6、组合逻辑电路的特点是（）。 A.含有记忆元件； C.电路输出与以前状态有关； B.全部由门电路组成输入； D.输出、输入间有反馈通路。
7、在下列逻辑电路中，不是组合逻辑电路的是（） 。 A、译码器； C、全加器； B、编码器； D、寄存器。
《数字电路与逻辑设计》期中考试试卷
一、单项选择题（每题 2 分，共 20 分） 1、逻辑函数 F A ( A B) （） A．0；B. B ； C. A B ；D. AB AB 。 2、逻辑函数 F=AB+C 的真值表中，F=1 的个数有（） 。 A．1； B .2；C.7；D.5 .； 3、四选一数据选择器，AB 为地址信号，D0=D3=1，D1=C，D2= C ，当 AB=00 时，输出 F=（） 。 A．1； B.0； C.C； D. C 4、在七段 LED 数字显示器中，如要显示 7 时，对于共阴极结构的显示器而 言，abcdefg 的编码为（） 。 A、0110000； B、1110000； C、 1111000； D、1111110
������1 = ������������ + AB������ ������2 = （0，3，4，7）
数字电路—期中复习
一、判断题（）1．在数字逻辑电路中，信号只有高、低电平两种取值。
（）2．负逻辑规定：逻辑1代表低电平，逻辑0代表高电平。
（）3．在非门电路中，输入为高电平时，输出则为低电平。
（）4．与运算中，输入信号与输出信号的关系是“有1出1，全0出0”。
（）5．组合逻辑电路的特点是具有记忆能力。
（）6．逻辑变量的取值中，1比0大。
（）7．设逻辑表达式A+B=B+C，则A=C。
（）8．由3个开关并联起来控制1只电灯时，电灯的亮与不亮同3个开关的闭合或断开之间的对应关系属于“与”的逻辑关系。
（）9．与非门的逻辑功能是“全0出1，有1出0”。
（）10．异或门是判断两个输入信号是否相同的门电路，两输入状态相异则输出为0。
（）11．二进制数化为十进制数是应用“除2取余倒记法”获得的。
二、填空题1．基本逻辑门电路有与门、、。
2．在数字电路中，正逻辑用高电平表示逻辑________________。
3．如果逻辑型变量A=1，B=1，C=1，则逻辑表达式A B+BC+A C=_________。
4．异或门的逻辑功能是_____________________，_______________________。
5．逻辑变量的取值有种，即、__________。
6．与或非门的逻辑表达式为_______________________，它所实现的逻辑功能为_________________________________。
7．组合逻辑电路的分析方法和步骤为：（1）由逻辑电路图写出________________；（2）________________；（3）列出________________；（4）最后分析电路的功能。
8．组合逻辑电路的设计方法和步骤为：（1）根据实际问题的逻辑功能，列出__________；（2）写出__________，（3）化简逻辑函数表达式；（4）根据表达式________________。
三、选择题1．逻辑函数式_______________________CBAABCF+++=的逻辑值为（）A ABCB 0C 1D ABC 2．如图1所示的电路为（）门电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2014—2015学年度《数电》期中考试试卷
班别姓名：学号：
一、填空题（每空1分，共25分）
1、常用数制有十进制、_____________ 、_____________ 等。
2、在逻辑代数中，A+1 __________ ；B+B= __________ 。
3、数字电路的基本逻辑关系有___________ 、________ 、 ______ ，基本逻辑运算
有 ______ 、 ______ 、______ 。
4、逻辑代数中的变量只有和________ 两种取值。
5、（123. 75）10= （______________ ）_ 2
6、（1010110010011 2= （_______________ ）16
7、（10110）2= （________ _10
8、数字电路中基本逻辑门是_________ 、_________ 、_________ o常用的复合门电路有 _________ 、____________ 、__________ 、____________ o
9、与非门实现的逻辑功能为___________________ 。
异或门实现的逻辑功能是
_________________ o
10、如果把两输入与非门的两个输入端连在一起使用，它将成为一个_________ 门。
二、选择题（每题2分，共20分）
1、逻辑代数中的摩根定律可表示为 A B C=（）o
A、ABC
B、A • B - C c、A + B + C D、A + B • C
2、有10101的二进制代码，表示十进制数为（）。
------- 1
A、11
B、21
C、25
D、17 A—0---------- 丫
3、图中这个电路实现什么功能（）J -------------------
A、Y=1
B、Y=0
C、Y= A
D、Y= A
4、模拟电路与脉冲电路的不同在于（）
模拟电路的晶体管多工作在开关状态
脉冲电路的晶体管多工作在饱和状态
模拟电路的晶体管多工作在截止状态
脉冲电路的晶体管多工作在开关状态
5、若逻辑函数L=A+ABC+BC+ B c ,贝U L 可化简为（
6、在何种输入情况下，“或非”运算的结果是逻辑0,不正确的是（
）
A •全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1 输入为1,其他输入为0。
7、. 一位十六进制数可以用多少位二进制数来表示？（
A 1
B
. 2 C
. 4
2、画出下列逻辑函数式的逻辑电路
A 、 L=A+BC
B 、L=A+
C C 、L=AB+ B C
D 、L=A D.任
D . 16
& 以下表达式中符合逻辑运算法则的是（
A. C • C= C 2
B. 1+1=10
C. 0<1
)
D. A+1 = 1 9、四位16进制数最大的数是（ ）
A . 1111
B .7777 C. FFFF
D 都不是
10、以下表达式中符合逻辑运算法则的是（
A. A+A*B=1
B . A+A*B=A
C . A+A*B=B
2
)
D . A+A*B=0
3
作图题（15分）
1、画出下列逻辑图的表达式和真值表。
C
B
A
① Y AB B AB ② y (A B) A B
四、化简与计算（25分）
2、Y AD AD AB AC BD 1、Y AB AB AB AB
3、Y ABC ABC
4、计算下列用补码表示的二进制数的代数和。
（1）01001101+00100110 （2）10011101+01001011
个报警系统, 五、有三种化学药品A、B、C,它们之间绝对不能混合使用，试设计当出
现同时取用其中两种药品时给出警示信号。
(15分)
(1)按设计要求列出真值表。