华为逻辑电平设计规范教材(解密)

目 录319、附录 (31)8.4：GTL 信号的时序 (30)8.3：GTL 信号的测试 (30)8.2：GTL 信号的PCB 设计 (29)8.1：GTL 器件的特点和电平 (29)8、GTL 器件的原理和特点 (28)7.7：LVDS 器件应用举例 (27)7.6：LVDS 信号的测试 (26)7.5：LVDS 的设计 (25)7.4：LVDS 的特点 (24)7.3：LVDS 器件的工作原理 (23)7.2：LVDS 器件的标准 (22)7.1：LVDS 器件简介 (22)7、LVDS 器件的原理和特点 (22)6.7：ECL 器件的使用原则 (21)6.6：ECL 器件的使用举例 (19)6.5：ECL 器件的匹配方式 (19)6.4：ECL 器件的互连 (18)6.3：PECL/LVPECL 器件的原理和特点 (17)6.2：ECL 电路的特性 (16)6.1：ECL 器件的原理 (16)6、ECL 器件的原理和特点 (15)5.2：各类可编程器件接口电平要求 (15)5.1：概述 (15)5、EPLD 和FPGA 器件的逻辑电平 (14)4.5：2.5V CMOS 逻辑电平的互连 (14)4.4：5V CMOS 门作驱动源 (14)4.3：3.3V TTL/CMOS 门作驱动源 (14)4.2：5V TTL 门作驱动源 (11)4.1：器件的互连总则 (11)4、TTL 、CMOS 器件的互连 (9)3.6：逻辑器件的使用指南 (9)3.5：TTL 和CMOS 逻辑器件的选择 (8)3.4：包含特殊功能的逻辑器件 (7)3.3：TTL 和CMOS 逻辑器件的电平分类特点 (7)3.2：TTL 和MOS 逻辑器件的工艺分类特点 (6)3.1：TTL 和CMOS 器件的功能分类 (6)3、TTL 和CMOS 逻辑器件 (4)2.3：TTL 和CMOS 的逻辑电平关系 (4)2.2：常用的逻辑电平 (3)2.1：逻辑电平的一些概念 (3)2、TTL 器件和CMOS 器件的逻辑电平 (1)1、逻辑电平简介........................................................................w w w .e d a 365.c o m1、逻辑电平简介逻辑电平有：TTL 、CMOS 、LVTTL 、LVCMOS 、ECL 、PECL 、LVDS 、GTL 、BTL 、ETL 、GTLP ；RS232、RS422、RS485等。

图1－1：常用逻辑系列器件TTL ：Transistor-Transistor LogicCMOS ：Complementary Metal Oxide Semicondutor LVTTL ：Low Voltage TTLLVCMOS ：Low Voltage CMOSECL ：Emitter Coupled Logic ，PECL ：Pseudo/Positive Emitter Coupled LogicLVDS ：Low Voltage Differential SignalingGTL ：Gunning Transceiver LogicBTL ： Backplane Transceiver LogicETL ： enhanced transceiver logicw w w .e d a 365.c o mGTLP ：Gunning Transceiver Logic PlusTI 的逻辑器件系列有：74、74HC 、74AC 、74LVC 、74LVT 等S - Schottky LogicLS - Low-Power Schottky LogicCD4000 - CMOS Logic 4000AS - Advanced Schottky Logic74F - Fast LogicALS - Advanced Low-Power Schottky LogicHC/HCT - High-Speed CMOS LogicBCT - BiCMOS TechnologyAC/ACT - Advanced CMOS LogicFCT - Fast CMOS TechnologyABT - Advanced BiCMOS TechnologyLVT - Low-Voltage BiCMOS TechnologyLVC - Low Voltage CMOS Technologyw w w .e d a 365.c o mLV - Low-VoltageCBT - Crossbar TechnologyALVC - Advanced Low-Voltage CMOS TechnologyAHC/AHCT - Advanced High-Speed CMOSCBTLV - Low-Voltage Crossbar TechnologyALVT - Advanced Low-Voltage BiCMOS TechnologyAVC - Advanced Very-Low-Voltage CMOS Logic 2、TTL 器件和CMOS 器件的逻辑电平2.1：逻辑电平的一些概念要了解逻辑电平的内容，首先要知道以下几个概念的含义：1：输入高电平（Vih ）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih 时，则认为输入电平为高电平。

2：输入低电平（Vil ）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil 时，则认为输入电平为低电平。

3：输出高电平（Voh ）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh 。

4：输出低电平（Vol ）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol 。

5：阀值电平(Vt)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。

它是一个界于Vil 、Vih 之间的电压值，对于CMOS 电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih ，输入低电平<Vil ，而如果输入电平在阈值上下，也就是Vil ～Vih 这个区域，电路的输出会处于不稳定状态。

对于一般的逻辑电平，以上参数的关系如下：Voh > Vih > Vt > Vil > Vol 。

6：Ioh ：逻辑门输出为高电平时的负载电流（为拉电流）。

7：Iol ：逻辑门输出为低电平时的负载电流（为灌电流）。

8：Iih ：逻辑门输入为高电平时的电流（为灌电流）。

9：Iil ：逻辑门输入为低电平时的电流（为拉电流）。

w w w .e d a 365.c o m门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。

开路的TTL 、CMOS 、ECL 门分别称为集电极开路（OC ）、漏极开路（OD ）、发射极开路（OE ），使用时应审查是否接上拉电阻（OC 、OD 门）或下拉电阻（OE 门），以及电阻阻值是否合适。

对于集电极开路（OC ）门，其上拉电阻阻值R L 应满足下面条件：（1）： R L < （VCC －Voh ）/（n*Ioh ＋m*Iih ）（2）：R L > （VCC －Vol ）/（Iol ＋m*Iil ）其中n ：线与的开路门数；m ：被驱动的输入端数。

2.2：常用的逻辑电平・逻辑电平：有TTL 、CMOS 、LVTTL 、ECL 、PECL 、GTL ；RS232、RS422、LVDS 等。

・其中TTL 和CMOS 的逻辑电平按典型电压可分为四类：5V 系列（5V TTL 和5V CMOS ）、3.3V 系列，2.5V 系列和1.8V 系列。

・5V TTL 和5V CMOS 逻辑电平是通用的逻辑电平。

・3.3V 及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL 电平。

・低电压的逻辑电平还有2.5V 和1.8V 两种。

・ECL/PECL 和LVDS 是差分输入输出。

・RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。

2.3：TTL 和CMOS 的逻辑电平关系w w w.e d a 365.c o m图2－1：TTL 和CMOS 的逻辑电平图上图为5V TTL 逻辑电平、5V CMOS 逻辑电平、LVTTL 逻辑电平和LVCMOS 逻辑电平的示意图。

5V TTL 逻辑电平和5V CMOS 逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。

另外5V CMOS 器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh ≥Vcc-0.2V ，Vih ≥0.7Vcc ；Vol ≤0.1V ，Vil ≤0.3Vcc ；噪声容限较TTL 电平高。

JEDEC 组织在定义3.3V 的逻辑电平标准时，定义了LVTTL 和LVCMOS 逻辑电平标准。

LVTTL 逻辑电平标准的输入输出电平与5V TTL 逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。

LVTTL 逻辑电平定义的工作电压范围是3.0－3.6V 。

LVCMOS 逻辑电平标准是从5V CMOS 逻辑电平关注移植过来的，所以它的Vih 、Vil 和Voh 、Vol 与工作电压有关，其值如上图所示。

LVCMOS 逻辑电平定义的工作电压范围是2.7－3.6V 。

5V 的CMOS 逻辑器件工作于3.3V 时，其输入输出逻辑电平即为LVCMOS 逻辑电平，它的Vih 大约为0.7×VCC ＝2.31V 左右，由于此电平与LVTTL 的Voh （2.4V ）之间的电压差太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用5V CMOS 器件工作于3.3V 电压的工作方式。

由于相同的原因，使用LVCMOS 输入电平参数的3.3V 逻辑器件也很少。

w w w .e d a 365.c o mJEDEC 组织为了加强在3.3V 上各种逻辑器件的互连和3.3V 与5V 逻辑器件的互连，在参考LVCMOS 和LVTTL 逻辑电平标准的基础上，又定义了一种标准，其名称即为3.3V 逻辑电平标准，其参数如下：图2－2：低电压逻辑电平标准从上图可以看出，3.3V 逻辑电平标准的参数其实和LVTTL 逻辑电平标准的参数差别不大，只是它定义的Vol 可以很低（0.2V ），另外，它还定义了其Voh 最高可以到VCC-0.2V ，所以3.3V 逻辑电平标准可以包容LVCMOS 的输出电平。