华为逻辑电平接口设计规范
《华为印制电路板设计规范》
《华为印制电路板设计规范》一、引言华为印制电路板(以下简称PCB)设计规范旨在规范华为的PCB设计工作，提高设计效率和质量。
本规范特别强调设计原则、尺寸标准、接地与走线规范、布线与充分利用PCB面积规范等方面。
二、设计原则1.设计人员必须具备丰富的PCB设计经验和专业能力，能够满足华为产品的技术要求和质量要求。
2.PCB设计应考虑到最小化电路布线面积，最大程度减少信号干扰和串扰。
3.将信号线与电源线、地线严格分离，将信号线、电源线、地线、时钟线进行分类布线。
4.PCB设计中必须遵守相关的规范和标准，例如IPC-22215.PCB布线应尽量使用直线或45度角，避免使用90度角。
6.避免使用锐角走线，锐角走线易造成信号多次反射和串扰。
7.PCB上的信号线要避免与较大的电流线或高频线交叉，以免产生毒蛇、蛤蟆及回音效应。
三、尺寸标准1.PCB板材应根据项目要求选择，板材厚度应符合标准规范。
2.PCB板宽度和长度应保证适当的厚度和宽度，以适应各种电路元件的安装，并保证良好的散热性能。
3.最小元器件间距应符合相关的标准，以保证电路的稳定性和可靠性。
4.PCB板边缘应保持平直，不得有划痕和削薄现象。
四、接地与走线规范1.PCB设计中必须严格按照电气回路的接地规范进行设计。
2.接地线应与信号线、电源线、时钟线相分离，且接地线的长度应尽量短。
3.较短的接地线可采用直走布线，较长的接地线可采用单边走线或双边走线。
4.信号线与电源线、时钟线的走线应尽量平行布线，减少干扰和串扰。
5.PCB上重要的信号线和高速信号线应采用阻抗匹配的方式进行设计。
五、布线与充分利用PCB面积规范1.PCB设计中应充分利用整个PCB面积，合理布置和规划电路元件和走线；2.不同类型的电路元件应合理安排位置，并采取适当的封装方式；3.元件引脚的布局应符合相关的布线规范，便于并行布线；4.PCB布线时应尽量避免长距离的平行走线，以减少干扰和串扰；5.PCB布线时应注意走线的长度和形状，以最小化信号传输延迟和失真。
华为硬件设计规范
硬件设计规范学习教程版本：1.00时间：2011-11-29目录1 前言 (3)2 印制电路板设计基础 (3)2.1 印制电路设计 (3)2.2 印制电路板的特点和类型 (3)2.3 印制电路板的板面设计 (4)2.4 印制电路板上的元器件布局与布线 (4)2.5 印制导线的尺寸和图形 (5)2.6 印制电路板的热设计 (6)3 SCH和PCB设计规范 (6)3.1 目的 (6)3.2 SCH (6)3.3 PCB (10)4 硬件设计案例分析 (17)5.1 常见错误类 (17)5.1.1印制板板号、日期未更新错误类 (17)5.1.2封装错误类 (18)5.1.3标签错误类 (20)5.1.4工艺边错误类 (20)5.1.5SCH、PCB网络不一致错误类 (21)5.1.6缺少表贴MARK点错误类 (21)5.1.7拼板错误类 (21)5.1.8硬件设计和安装结构不匹配类 (21)5.1.9DRC校验时检查选项未选定错误类 (22)5.1.10选用已经停产、即将停产、无替代物料的元器件错误类 (23)5.1.11不适合大规模生产类 (23)5.1.12不符合印制板厂家要求类 (24)5.2 输入输出接口参数是否匹配类 (26)5.2.1NR1806新平台背板总线案例分析 (26)5.2.2VLCOM13COC门电路案例分析 (26)5.2.3NR1101光藕输入电流阈值偏小、输出电源不匹配 (27)5.2.4HRCPU02C光电输出与后级总线驱动不匹配 (28)5.3 电磁兼容类 (29)5.3.1UAPC新平台开入板NR1502A (29)5.3.2MUX-64C装置 (30)5.4 电源类 (31)5.4.1RCS9519A装置电源输出值不符合要求（陈勇撰） (31)5.4.2RCS-9665电源变压器案例分析（汪世平撰） (33)5.4.3反激式变换器及相关案例（汪世平撰） (34)5.5 时序匹配类 (37)5.6 高速电路设计类 (37)1 前言编写本教程的目标是为了规范硬件开发，提高硬件开发水平，避免重复发生一些简单、常见的错误，节约开发成本以及提高研发效率。
2024版Verilog编程规范(华为)
实现自动化测试流程，提高测试 效率和准确性。
06
代码审查与质量保证
代码审查流程介绍
提交代码
开发人员将代码提交到代码审查 系统中。
分配审查任务
系统或审查组长将审查任务分配 给审查人员。
代码审查
审查人员对代码进行逐行审查， 检查是否符合编程规范和质量要
求。
审查通过
经过多轮反馈和整改后，代码符 合要求，审查通过。
通过定期的培训、分享和宣传活动，提高开 发人员对Verilog编程规范的认识和重视程度。
引入自动化检查工具
建立持续改进机制
研究和引入自动化检查工具，对Verilog代码 进行静态分析和规范检查，进一步提高代码 质量和开发效率。
建立规范的持续改进机制，收集开发人员的 反馈和建议，及时调整和优化规范内容。
可重用性原则
模块应具有高内聚、低耦 合的特点，便于在不同项 目中重用。
可维护性原则
模块应易于理解、测试和 修改，以降低维护成本。
顶层结构设计方法
自顶向下设计
从系统整体需求出发，逐 步细化到各个模块的设计 和实现。
模块化设计
将系统划分为多个独立的 模块，每个模块承担一定 的功能，便于并行开发和 维护。
减少错误和提高代码质量
02
规范的编程习惯有助于减少编码过程中的错误，提高代码的稳
定性和可靠性。
促进知识共享和传承
03
统一的编程规范有利于知识的积累和传承，降低新人学习成本，
提高团队整体技术水平。
适用范围及对象
适用范围
本规范适用于使用Verilog语言进 行硬件描述和设计的所有场景，包 括但不限于数字电路设计、验证、 仿真等。
端口名应避免与模块内部变量名冲突。
华为-PCB设计规范
Q/DKBA-Y004-1999印制电路板（PCB）设计规范VER 1.007071 11999-07-30发布1999-08-30实施深圳市华为技术有限公司发布前言本标准根据国家标准印制电路板设计和使用等标准编制而成。
本标准于1998年07 月30日首次发布。
本标准起草单位：CAD研究部、硬件工程室本标准主要起草人：吴多明韩朝伦胡庆虎龚良忠张珂梅泽良本标准批准人：周代琪07072 2Q/DKBA-Y004-199933 3目录目录1. 1 适用范围42. 2 引用标准43. 3 术语44. 4 目的2.1 4.1 提供必须遵循的规则和约定2.2 4.2 提高PCB设计质量和设计效率25. 5 设计任务受理2.3 5.1 PCB设计申请流程2.4 5.2 理解设计要求并制定设计计划26. 6 设计过程2.5 6.1 创建网络表2.6 6.2 布局3.7 6.3 设置布线约束条件4.8 6.4 布线前仿真（布局评估，待扩充）8.9 6.5 布线8.10 6.6 后仿真及设计优化（待补充）15.11 6.7 工艺设计要求157. 7 设计评审15.12 7.1 评审流程15.13 7.2 自检项目15附录1：传输线特性阻抗附录2：PCB设计作业流程Q/DKBA-Y004-1999印制电路板（PCB）设计规范1. 适用范围本《规范》适用于华为公司CAD设计的所有印制电路板（简称PCB）。
2. 引用标准下列标准包含的条文，通过在本标准中引用而构成本标准的条文。
在标准出版时，所示版本均为有效。
所有标准都会被修订，使用本标准的各方应探讨，使用下列标准最新版本的可能性。
[s1]GB 4588.3—88 印制电路板设计和使用Q/DKBA-Y001-1999印制电路板CAD工艺设计规范1. 术语1..1 PCB（Print circuit Board)：印刷电路板。
1..2 原理图：电路原理图，用原理图设计工具绘制的、表达硬件电路中各种器件之间的连接关系的图。
试谈华为PCB布线规范
试谈华为PCB布线规范华为作为知名的通信设备和智能手机厂商，其也有着自己的PCB布线规范。
PCB布线是PCB板设计中的一项关键性工作，直接影响了电路性能和可靠性。
那么，华为的PCB布线规范又是如何的呢？一、高速信号差分布线规范对于高速差分信号线路的布线，华为要求必须采用差分对称的方式进行布线，并且在布线上要避免出现锯齿状的拐角和斜线，其目的是为了防止绕线带来的损耗和相位失真。
差分对称布线的目的在于避免常模（共模）噪声，以保证信号传输的稳定性和抗干扰性。
二、数字信号布线规范对于数字信号线，华为要求信号线应该有足够的间距，以避免信号之间的互相干扰。
同时，信号线路也要尽量避免与地线和电源线相交叉，以减少噪声的影响，提高信号质量。
此外，布线中还要注意保持信号线长度的一致性，避免信号的延迟和相位不一致。
三、模拟信号布线规范对于模拟信号线路的布线，华为要求信号线的布局和铺设要合理、简洁，保证其恰当的长度、宽度和距离，同时其要与电源线和接地线隔开一定的距离。
在板面布局方面，模拟信号线路要尽量远离数码信号线路和高压高功率信号线路，以保护模拟信号的精度和稳定性。
四、电源与地线布局规范电源和地线也是PCB板上的重要因素。
在布线时，华为要求电源线和地线要保持良好的密封性，并且电源和地线之间应该保持足够的距离，避免电磁相互干扰，导致板面布线不稳定。
此外，电源线和地线的宽度要和负载电流和电源电压匹配，保证电源线路的物理匹配和电流容量的匹配。
五、性能测试规范华为为了保证布线的质量，还设置了一套完整的测试标准和测试流程，以测试板面布线的性能和可靠性。
测试方案包括公司标准测试、正向和反向模式和反向测试等。
这一系列测试严格依照标准程序实施，确保了华为PCB布线质量的高可靠性。
综上所述，华为PCB布线规范是非常严格和完善的，从制定标准到性能测试，都保证了PCB板面布线的精密和稳定性。
关于布线规范的制定和实施，是未来PCB板面设计的一个重要趋势和方向，有望使PCB板设计更加精细和稳定。
(整理)华为逻辑电平接口设计规范
Q/DKBA深圳市华为技术有限公司技术规范错误！未定义书签。
Q/DKBA0.200.035-2000逻辑电平接口设计规范2000-06-20发布 2000-06-20实施深圳市华为技术有限公司发布本规范起草单位：各业务部、研究技术管理处硬件工程室。
本规范主要起草人如下：赵光耀、钱民、蔡常天、容庆安、朱志明，方光祥、王云飞。
在规范的起草过程中，李东原、陈卫中、梅泽良、邢小昱、李德、梁军、何其慧、甘云慧等提出了很好的建议。
在此，表示感谢！本规范批准人：周代琪本规范解释权属于华为技术有限公司研究技术管理处硬件工程室。
本规范修改记录：目录1、目的 52、范围 53、名词定义 54、引用标准和参考资料 65、TTL器件和CMOS器件的逻辑电平85.1：逻辑电平的一些概念85.2：常用的逻辑电平95.3：TTL和CMOS器件的原理和输入输出特性95.4：TTL和CMOS的逻辑电平关系106、TTL和CMOS逻辑器件126.1：TTL和CMOS器件的功能分类126.2：TTL和MOS逻辑器件的工艺分类特点136.3：TTL和CMOS逻辑器件的电平分类特点136.4：包含特殊功能的逻辑器件146.5：TTL和CMOS逻辑器件的选择156.6：逻辑器件的使用指南157、TTL、CMOS器件的互连177.1：器件的互连总则177.2：5V TTL门作驱动源207.3：3.3V TTL/CMOS门作驱动源207.4：5V CMOS门作驱动源207.5：2.5V CMOS逻辑电平的互连208、EPLD和FPGA器件的逻辑电平218.1：概述218.2：各类可编程器件接口电平要求218.3：各类可编程器件接口电平要求218.3.1：EPLD/CPLD的接口电平218.3.2：FPGA接口电平259、ECL器件的原理和特点359.1：ECL器件的原理359.2：ECL电路的特性369.3：PECL/LVPECL器件的原理和特点379.4：ECL器件的互连389.4.1：ECL器件和TTL器件的互连389.4.2：ECL器件和其他器件的互连399.5：ECL器件的匹配方式399.6：ECL器件的使用举例419.6.1：SYS100E111的设计419.6.2：SY100E57的设计429.1：ECL电路的器件选择439.2：ECL器件的使用原则4310、LVDS器件的原理和特点4510.1：LVDS器件简介4510.2：LVDS器件的标准4510.2.1：ANSI/TIA/EIA-644 4510.2.2：IEEE 1596.3 SCI-LVDS 4610.3：LVDS器件的工作原理4610.4：LVDS的特点4710.5：LVDS的设计4810.5.1：LVDS在PCB上的应用4810.5.2：关于FAIL-SAFE电路的设计4810.5.3：LVDS在电缆中的使用4910.5.4：LVDS在接插件中的信号分布和应用5010.6：LVDS信号的测试5110.7：LVDS器件应用举例5210.7.1：DS90CR217/218 的设计5210.7.2：DS92LV1021/1201的设计5211、GTL器件的原理和特点5511.1：GTL器件的特点和电平5511.2：GTL信号的PCB设计5611.2.1：GTL常见拓扑结构5611.2.2：GTL的PCB设计5711.3：GTL信号的测试5911.4：GTL信号的时序5912、附录6013、附件列表61深圳市华为技术有限公司技术规范Q/DKBA0.200.035-1999逻辑电平接口设计规范摘要：本规范介绍了在硬件开发过程中会涉及到的各类逻辑电平，如TTL、CMOS、ECL、LVDS、GTL等，解释了它们的输入输出特性、各种接口参数以及设计时要注意的问题等。
华为AR系列路由器 01-01 接口基础配置
1接口基础配置关于本章通过了解常见接口类型、接口编号规则以及各种可配置的接口参数等内容，方便用户对接口进行管理。
1.1 接口基础简介通过本小节，您可以了解到设备的接口分类和接口编号规则。
1.2 接口配置注意事项介绍接口的配置注意事项。
1.3 配置接口基本参数配置接口基本参数，包括接口描述信息、接口流量统计时间间隔功能以及开启或关闭接口。
1.4 清除接口统计信息1.1 接口基础简介通过本小节，您可以了解到设备的接口分类和接口编号规则。
1.1.1 接口分类接口是设备与网络中的其它设备交换数据并相互作用的部件，分为物理接口和逻辑接口两类，其中：●物理接口物理接口是真实存在、有器件支持的接口。
物理接口分为管理接口、业务接口和GPIO接口三种：–管理接口管理接口主要为用户提供配置管理支持，也就是用户通过此类接口可以登录到设备，并进行配置和管理操作。
管理接口不承担业务传输。
说明本章仅具体介绍业务接口、GPIO接口和逻辑接口，关于管理接口的详细配置，请参见《Huawei AR系列物联网关配置指南-基础配置》。
设备支持的管理接口如表1-1所示：表1-1各管理接口介绍说明Console接口和MiniUSB接口互斥，同一时刻只能使用其中的1个接口。
默认情况下，串口使用Console接口。
–业务接口业务接口需要承担业务传输，分为两种：▪LAN侧接口：路由器可以通过它与局域网中的网络设备交换数据。
▪WAN侧接口：路由器可以通过它与远距离的外部网络设备交换数据。
设备支持的业务接口如表1-2所示：表1-2业务接口说明业务接口有时也被称为端口，为便于描述，在本手册中，统一描述为接口。
–GPIO接口GPIO接口与外接设备相连，可以作为DI接口监控外接设备的电平信号状态，也可以作为DO接口输出高低电平，控制外接设备的开关。
设备支持的GPIO接口如表1-3所示：表1-3 GPIO接口●逻辑接口逻辑接口是指能够实现数据交换功能但物理上不存在、需要通过配置建立的接口。
逻辑电平及一些基本电平标准
TTL：Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。
更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
5：阀值电平(Vt)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是 二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。
前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。
LVDS：Low Voltage Differential Signaling
差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q/DKBA深圳市华为技术有限公司技术规范错误！未定义书签。
Q/DKBA0.200.035-2000逻辑电平接口设计规范2000-06-20发布 2000-06-20实施深圳市华为技术有限公司发布本规范起草单位：各业务部、研究技术管理处硬件工程室。
本规范主要起草人如下：赵光耀、钱民、蔡常天、容庆安、朱志明，方光祥、王云飞。
在规范的起草过程中，李东原、陈卫中、梅泽良、邢小昱、李德、梁军、何其慧、甘云慧等提出了很好的建议。
在此，表示感谢！本规范批准人：周代琪本规范解释权属于华为技术有限公司研究技术管理处硬件工程室。
本规范修改记录：目录1、目的 52、范围 53、名词定义 54、引用标准和参考资料 65、TTL器件和CMOS器件的逻辑电平85.1：逻辑电平的一些概念85.2：常用的逻辑电平95.3：TTL和CMOS器件的原理和输入输出特性95.4：TTL和CMOS的逻辑电平关系106、TTL和CMOS逻辑器件126.1：TTL和CMOS器件的功能分类126.2：TTL和MOS逻辑器件的工艺分类特点136.3：TTL和CMOS逻辑器件的电平分类特点136.4：包含特殊功能的逻辑器件146.5：TTL和CMOS逻辑器件的选择156.6：逻辑器件的使用指南157、TTL、CMOS器件的互连177.1：器件的互连总则177.2：5V TTL门作驱动源207.3：3.3V TTL/CMOS门作驱动源207.4：5V CMOS门作驱动源207.5：2.5V CMOS逻辑电平的互连208、EPLD和FPGA器件的逻辑电平218.1：概述218.2：各类可编程器件接口电平要求218.3：各类可编程器件接口电平要求218.3.1：EPLD/CPLD的接口电平218.3.2：FPGA接口电平259、ECL器件的原理和特点359.1：ECL器件的原理359.2：ECL电路的特性369.3：PECL/LVPECL器件的原理和特点379.4：ECL器件的互连389.4.1：ECL器件和TTL器件的互连389.4.2：ECL器件和其他器件的互连399.5：ECL器件的匹配方式399.6：ECL器件的使用举例419.6.1：SYS100E111的设计419.6.2：SY100E57的设计429.1：ECL电路的器件选择439.2：ECL器件的使用原则4310、LVDS器件的原理和特点4510.1：LVDS器件简介4510.2：LVDS器件的标准4510.2.1：ANSI/TIA/EIA-644 4510.2.2：IEEE 1596.3 SCI-LVDS 4610.3：LVDS器件的工作原理4610.4：LVDS的特点4710.5：LVDS的设计4810.5.1：LVDS在PCB上的应用4810.5.2：关于FAIL-SAFE电路的设计4810.5.3：LVDS在电缆中的使用4910.5.4：LVDS在接插件中的信号分布和应用5010.6：LVDS信号的测试5110.7：LVDS器件应用举例5210.7.1：DS90CR217/218 的设计5210.7.2：DS92LV1021/1201的设计5211、GTL器件的原理和特点5511.1：GTL器件的特点和电平5511.2：GTL信号的PCB设计5611.2.1：GTL常见拓扑结构5611.2.2：GTL的PCB设计5711.3：GTL信号的测试5911.4：GTL信号的时序5912、附录6013、附件列表61深圳市华为技术有限公司技术规范Q/DKBA0.200.035-1999逻辑电平接口设计规范摘要：本规范介绍了在硬件开发过程中会涉及到的各类逻辑电平，如TTL、CMOS、ECL、LVDS、GTL等，解释了它们的输入输出特性、各种接口参数以及设计时要注意的问题等。
关键词：逻辑电平、TTL、CMOS、ECL、LVDS、GTL主要章节写作人员：第5章：由蔡常天编写第6章：由朱志明编写第7章：由赵光耀、王云飞编写第8章：由荣庆安编写第9章：由方光祥、王云飞编写第10章：由钱民编写第11章：由钱民编写本规范最后由王云飞修改和整理。
1、目的制定此规范的目的在于指导研发人员在硬件开发中如何进行逻辑电平接口设计，并同时实现硬件开发的技术资源的共享，从而提高研发人员开发的效率和开发的质量。
2、范围本规范适用于公司所有的产品。
3、名词定义JEDEC：Joint Electron Device Engineering Council，联合电子设备工程协会。
逻辑电平：有TTL、CMOS、ECL、PECL、GTL；RS232、RS422、LVDS等。
TTL：Transistor-Transistor LogicCMOS：Complementary Metal Oxide Semicondutor LVTTL：Low Voltage TTLLVCMOS：Low Voltage CMOSECL：Emitter Coupled Logic，PECL：Pseudo/Positive Emitter Coupled Logic LVDS：Low Voltage Differential SignalingGTL：Gunning Transceiver LogicBTL：Backplane Transceiver LogicETL：enhanced transceiver logicGTLP：Gunning Transceiver Logic PlusS - Schottky LogicLS - Low-Power Schottky LogicCD4000 - CMOS Logic 4000AS - Advanced Schottky Logic74F - Fast LogicALS - Advanced Low-Power Schottky LogicHC/HCT - High-Speed CMOS LogicBCT - BiCMOS TechnologyAC/ACT - Advanced CMOS LogicFCT - Fast CMOS TechnologyABT - Advanced BiCMOS TechnologyLVT - Low-Voltage BiCMOS TechnologyLVC - Low Voltage CMOS TechnologyLV - Low-VoltageCBT - Crossbar TechnologyALVC - Advanced Low-Voltage CMOS Technology AHC/AHCT - Advanced High-Speed CMOSCBTLV - Low-Voltage Crossbar TechnologyALVT - Advanced Low-Voltage BiCMOS Technology AVC - Advanced Very-Low-Voltage CMOS Logic4、引用标准和参考资料ANSI/TIA/EIA-644（LVDS）技术标准IEEE 1596.3 SCI-LVDS 技术标准EIA/TIA-232-F（RS232）EIA/TIA-422-B（RS422）EIA/TIA-485-A（RS485）《串行通信接口电路设计规范》，公司规范《单板带电插拔设计规范》，公司规范《逻辑器件选型规范》，公司规范56、TTL器件和CMOS器件的逻辑电平6.1：逻辑电平的一些概念要了解逻辑电平的内容，首先要知道以下几个概念的含义：1：输入高电平（VIH）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于VIH时，则认为输入电平为高电平。
2：输入低电平（VIL）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于VIL时，则认为输入电平为低电平。
3：输出高电平（VOH）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此VOH。
4：输出低电平（VOL）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此VOL。
5：阀值电平(VT)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转作时的电平。
它是一个界于VIL、VIH之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> VIH，输入低电平<VIL，而如果输入电平在阈值上下，也就是VIL～VIH这个区域，电路的输出会处于不稳定状态。
对于一般的逻辑电平，以上参数的关系如下：VOH > VIH > VT > VIL > VOL。
6：IOH：逻辑门输出为高电平时的负载电流（为拉电流）。
7：IOL：逻辑门输出为低电平时的负载电流（为灌电流）。
8：IIH：逻辑门输入为高电平时的电流（为灌电流）。
9：IIL：逻辑门输入为低电平时的电流（为拉电流）。
扇出能力也就是输出驱动能力，通常用驱动同类器件的数量来衡量。
TTL：扇出能力一般在10左右。
CMOS：静态时扇出能力达1000以上，但CMOS的交流（动态）扇出能力没有这样高，要根据工作频率和负载电容来考虑决定。
限制因素是输入信号上升时间：本身输出电阻和下级输入电容形成积分电路影响输入信号的上升时间（输入信号从低电平上升到V IH min所需时间），实际电路当中，尽量使被驱动输入端限制在10以内。
ECL：由于ECL的工作速度高，考虑到负载电容的影响，ECL的扇出一般限制在10以内。
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。
开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。
对于集电极开路（OC）门，其上拉电阻阻值R L应满足下面条件：（1）：R L < （VCC－VOH）/（n*IOH＋m*IIH）（2）：R L > （VCC－VOL）/（IOL＋m*IIL）其中n：线与的开路门数；m：被驱动的输入端数。
6.2：常用的逻辑电平逻辑电平：有TTL、CMOS、ECL、PECL、GTL；RS232、RS422、LVDS等。
如下表所示：图5－1：常用逻辑电平图·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
�低电压的逻辑电平还有2.5V和1.8V两种，详细见后。