数电复习笔记讲课稿
数电复习课
第八章要点
❖ 1、单稳态触发器的特点、电路组成、工作原理，中规模IC 及相关的主要参数的计算。区分可重复触发和不可重复触发。 应用：定时、延时、消除噪声
❖ 2、施密特触发器的特点、电路组成、工作原理，及相关的 主要参数的计算。应用：波形变换、整形、消除干扰信号、 鉴别幅度，回差电压的定义。
❖ 3、多谐振荡器的特点、电路组成、工作原理，中规模IC及 相关的主要参数的计算。用门电路构成、用施密特构成、用 石英晶体构成、用555构成等的方法。
边沿触发的理解。 ❖ 8、D触发器转换为其他触发器的方法。
6 . 时序逻辑电路的分析与设计
6.1 时序逻辑电路的基本概念 6.2 同步 时序逻辑电路的分析 6.3 同步 时序逻辑电路的设计 6.4 异步 时序逻辑电路的分析 6.5 若干典型的时序逻辑集成电路 *6.6 用Verilog描述时序逻辑电路 6.7 时序逻辑可编程逻辑器件
第九章要点
❖ 1、D/A的基本原理和结构，各部分的实现 ❖ 2、倒T型权电阻D/A的电路结构及原理、权电流型的改进原
因 ❖ 3、 D/A的输出计算 ❖ 4、 D/A的主要技术指标及提高的方法 ❖ 5、集成D/A的应用 ❖ 6、 A/D的工作原理及结构，各个部分实现的功能 ❖ 7、并行比较型A/D的原理及特点 ❖ 8、逐次比较型A/D的原理及特点 ❖ 9、双积分型A/D的原理及特点 ❖ 10、 A/D的主要技术指标及提高的方法
译码器的应用：产生波形、产生函数、做数据分配 ❖ 7、数据选择器及相应的IC:151。应用：函数的产生、并行数
据转换成串行数据 ❖ 8、数值比较器及IC：85 ❖ 9、半加器、全加器及IC：283，超前进位的概念 ❖ 10、PLD的结构、表示方法和分类 ❖ 11、用PLD实现组合逻辑电路
数电复习笔记【范本模板】
第四章 组合逻辑电路1. 进行逻辑抽象，确定输入输出变量2. 列出真值表3. 写出逻辑表达式，化简4. 画出逻辑电路图编码器将输入的每一个高低平信号编成一个对应的二进制代码 普通编码器(只允许输入一个编码信息) 真值表输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 01111逻辑式电路图753107632176542I I I I Y I I I I Y I I I I Y +++=+++=+++=优先编码器（允许输入两个以上的编码信号,只对优先权最高的一个进行编码)8线-3线优先编码器74HC148逻辑式''6'421'6'435'67'0''5'42'3'4567'1'4567'2])[(])[(])[(S I I I I I I I I I I Y S I I I I I I I I Y S I I I I Y +++=+++=+++='01234567'''0'1'2'3'4'5'6'7'''0'1'2'3'4'5'6'7'])[(])[()(S I I I I I I I I S S I I I I I I I I Y S I I I I I I I I Y EX S +++++++==电路图S’为选通输入端，S’=0，编码正常工作Ys'=0，电路工作，但无编码输入Y EX’=0,电路工作，有编码输入(输入输出均以低电平作为有效信号）用两片74LS148接成16线-4线优先编码器(优先权通过选通输入端控制，若选1片为高优先权，则1片“无编码信号输入"Ys’为2片的选通输入信号S’，Y EX'为第四位输出编码）译码器将每个输入的二进制代码译成对应的高低电平信号或另一个代码3线-8线译码器 74HC138真值表输 入输 出S1 A2 A1 A0 0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 11111111111表达式 电路图'3'2S S +'0'1'2'3'4'5'6'7Y Y Y Y Y Y Y Y ')'('...')'('')'(''''701272'01'2210'1'210'0'1'20m A A A Y m A A A Y m A A A Y m A A A Y ========）（用两片74HC138接成4线— 16线译码器在芯片级联时，低位地址复用（指仍是单个芯片时的功效），高位地址片选（指由这个地址确定哪一个芯片工作)二—十进制译码器显示译码器：七段字符显示器 P187例题数据选择器双四选一数据选择器74HC153S1’ A1 A0 Y1 1 X X 0 0 0 0 D10 0 0 1 D11 0 1 0 D12 0 11D13表达式)]()()()([0113'01120'111'0'11011A A D A A D A A D A A D S Y +++•=电路图用两个“四选一”数据选择器接成“八选一”数据选择器利用S ’作为第三个地址输入端，片选P190例题70126'01250'124'0'12301'22'01'210'1'20'0'1'2)()()()()()()()(D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++=加法器半加器真值表 输 入 输 出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 111表达式逻辑图及符号全加器输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1111ABCO BA S =⊕=表达式逻辑图及符号74HC183串行进位加法器超前进位加法器 P197例题数值比较器一位数值比较器'''''''''''''')()(CI A CI B B A CO ABCI CI AB CI B A CI B A S ++=++⋅+=')(')('')(')(),10,(,1)1,0(,1)0,1(B A Y B A B A B A Y B A B A B A AB Y AB B A B A B A B A B A ⊕=∴=*=∴===<*=∴===>*=<>或同为则则多位数值比较器四位数值比较器74LS85用两片74LS85组成一个8位数值比较器将两个数的高四位接到2片上，低四位接到1片上，同时将1片的)(B A Y <)(B A Y =)(B A Y >接到2片的)(B A I <)(B A I =)(B A I >上竞争-冒险现象竞争：门电路两个输入信号同时向相反的逻辑电平跳变的现象 竞争—冒险：由于竞争而在电路输出端可能产生的尖峰脉冲的现象 冒险的两种形式：A+A ’ A •A'')()()('00'11'22'33)(0'0'11'22'331'1'22'332'2'333'3)()()()()()()()()()()()(B A B A B A B A B A Y Y Y B A B A B A B A Y B A B A B A B A B A B A B A B A B A B A Y =<>=<+=⊕⊕⊕⊕=⊕⊕⊕+⊕⊕+⊕+=第五章触发器或非门SR锁存器S=1,R=0，Q=1S=0，R=1,Q=0S=0，R=0，保持前一状态S=1，R=1，(Q=0）与非门SR锁存器S’=0，R'=1，Q=1S’=1，R’=0，Q=0S'=1,R’=1，保持前一状态S'=0，R’=0，(Q=1）电平触发SR触发器CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器,Q由S，R决定带异步置位，复位端的电平触发SR触发器SD’=0，Q=1 (置1）RD'=0，Q=0 （置0）电平触发D触发器（D型锁存器)（S=D,R=D’）CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器，S=D，R=D'，Q=D主从SR触发器CLK=1,主触发器正常工作，主触发器变成SR锁存器得到QmCLK=0，主触发器不工作,Qm保持CLK=1时的状态从触发器的Q与Q’只在CLK从1变0（）处变化，变成对应时刻的Qm,Qm’的值在一个CLK的变化周期里Q的状态只改变一次主从JK触发器CLK=1时，J=1，K=0,Qm置1J=0，K=1，Qm置0J=0,K=0，Qm保持前一状态不变J=1，K=1时,Qm翻转CLK=0时，Qm的输出状态保持CLK=1时的状态从触发器Q和Q'只在处变化，变成对应时刻Qm,Qm'的值在一个CLK的变化周期里Q的状态只改变一次多输入端JK触发器J=J1 J2K=K1 K2边沿触发器（上升沿触发)CLK=0时,保持原来的状态不变CLK由0变到1，Q=D,Q仅取决于处D的值带异步置位，复位端的边沿触发器S=1，Q=1 （置1)R=1,Q=0 (置0)特征方程触发器按逻辑功能的分类状态转换图SR触发器Q＊=S+R’Q ，SR=0JK触发器Q＊=JQ’+K’QT触发器（T=1翻转T=0保持）Q＊=TQ*+T’QD触发器Q*=D附：逻辑符号中增加SD，RD输入端是指带异步置位，复位端功能S=1,Q=1 （置1）R=1,Q=0 (置0）第六章 时序逻辑电路同步时序电路:存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻异步时序电路：没有统一的clk ，触发器状态的变化有先有后（米利型）型:输出不仅取决于存储电路的状态，而且还决定于电路当前的输入穆尔型）型：输出仅决定于存储电路的状态,与电路当前的输入无关 同步时序电路的分析方法逻辑方程组:驱动方程。
数字电子技术总复习经典.pptx
(1) AB AB A(B B) A
推广
(2) A AB A(1 B) A
A A(
) A
(3) A AB ( A A)( A B) A B
(4) AB AC BC AB AC
(5) AB AB A B AB
(6) AB AC ( A B)( A C ) A B A C
四、 输出三态门 –TSL门(Three - State Logic)
正常工作状态：0 或 1 高阻态
.精品课件.
29
应用举例：
(1) 用做多路开关 (2) 用于信号双向传输 (3) 构成数据总线
.精品课件.
30
第三章 组合逻辑电路
一、 概述
1. 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。 2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路
22
（三、） 具有约束的逻辑函数的化简
1.约束项：不会出现的变量取值所对应的最小项。 2. 约束条件的表示方法
(1) 在真值表和卡诺图上用叉号(╳)表示。 (2) 在逻辑表达式中，用等于 0 的条件等式表示。
3.化简步骤:
(1) 画函数的卡诺图，顺序 为：
(2) 合并最小项，画圈时 ╳ 当0 (3) 写出最简与或表达式
而任何组合逻辑函数都可以表示成为最小项之和 的形式，故可用数据选择器实现。
.精品课件.
37
2步骤 (1) 根据 n = k - 1 确定数据选择器的规模和型号
(n —选择器地址码，k —函数的变量个数)
(2) 写出函数的标准与或式和选择器输出信号表达式
(3) 对照比较确定选择器各个输入变量的表达式
.精品课件.
高斯课堂数电讲义笔记_高斯课堂
高斯课堂数电讲义笔记_高斯课堂高斯课堂。
第一讲，数电讲义笔记。
本次课程主要讲解了数电的基本概念和原理，以及相关的电路和逻辑门知识。
以下是本次课程的讲义笔记：
1. 电子学基础知识。
1.1 电子学的定义，电子学是研究电子器件和电子电路的一门学科，是电子技术的基础。
1.2 电子学的发展历程，电子学起源于19世纪末，随着半导体技术的发展，电子学得到了迅速的发展。
1.3 电子学的应用领域，电子学在通信、计算机、医疗、汽车等领域都有广泛的应用。
2. 电路基础知识。
2.1 电路的基本元件，电阻、电容、电感是电路中的基本元件，它们分别对应着电流的阻碍、电压的存储和电流的延迟。
2.2 电路的基本定律，欧姆定律、基尔霍夫定律和电路分析中的基本方法。
3. 逻辑门基础知识。
3.1 逻辑门的定义，逻辑门是数字电路中最基本的逻辑运算单元，它能够实现与、或、非等逻辑运算。
3.2 逻辑门的种类，与门、或门、非门是最基本的逻辑门，而与非门、或非门、异或门等则是由基本逻辑门组合而成的复合逻辑门。
4. 数字电路基础知识。
4.1 数字电路的定义，数字电路是由数字信号进行处理和传输的电路，它能够实现数字信号的存储、运算和传输。
4.2 数字电路的应用，计算机、数字通信、数字信号处理等领域都离不开数字电路的应用。
以上就是本次课程的讲义笔记，希望同学们能够加强对数电基础知识的理解，为以后的学习打下坚实的基础。
数电复习大纲
数字电路复习纲领第 1、2 章数字逻辑基础主要内容：·数字信号与数字电路的基本观点·数制及不一样进制的互相变换·二进制码·基本逻辑运算·逻辑函数及逻辑问题的描绘·逻辑代数的基本定律及规则·逻辑函数的化简基本要求：认识数字信号的特色及表示方法。
掌握常用二——十、二——八、二——十六进制的变换。
掌握 8421BCD 码，认识格雷码，理解有权码和无权码。
掌握基本逻辑运算与、或、非。
掌握逻辑问题的四种表达方法及其互相转变。
（真值表、表达式、逻辑图、卡诺图）熟习常用逻辑代数的基本定律及规则，熟习逻辑函数表达式的变换，熟习逻辑函数的代数化简法。
掌握逻辑函数的卡诺图化简法，理解最小项，会利用没关项。
（熟习卡诺图化简的几个原则）。
出题方式：填空、化简运算（含卡诺图）第3章逻辑门主要内容：·半导体器件的开关特征·CMOS 逻辑门·TTL 逻辑门·*逻辑门电路的主要参数基本要求：·认识半导体器件的开关特征。
·认识COMS 反相器、 COMS 与非门、 COMS 或非门的构造和原理。
·认识BJT 三极管的开关特征。
·认识TTL 器件与 CMOS 器件在性能上的差异。
·掌握各样门（一般逻辑门、 OC 门、 TSL 门）的外特征及其应用。
·理解TTL 逻辑门电路的传输特征和各项技术参数，如输出高低电平V OH、V OL，开门电平 Von、关门电平 Voff、噪声容限等。
出题方式：填空、画波形（给定v i，画 v O）第 4 章组合逻辑电路主要内容：·组合逻辑电路的剖析方法·组合逻辑电路的设计方法·*组合逻辑电路的竞争冒险常用组合逻辑器件：（编码器（ 74148 、47147 ）、译码器（74139 、74138 ）及其应用、数据选择器（ 74151 ）、数值比较器（ 7485 ）及其应用、加法器的功能及其应用）基本要求：·掌握用小规模逻辑器件构成的组合电路的剖析方法：依据逻辑图 ,列出逻辑表达式，再列出真值表，最后确立其功能。
(完整版)数字电路复习笔记
Chapter1 数制和数码1.1数制转换：Binary、Octal、Decimal、HexadecimalB→D：数字乘以其位权。
B→O：三位一组B→H：四位一组D→B：法一：整数部分：除以二，得到由余数以及最后的商（0或1）组成的值，它们的位权依次为2^0,2^1,2^2……。
小数部分：乘以二，结果小于1，则标志位为0；大于1则标志位为1，再将结果减去1后作下一轮乘以二，这样也得到一组值，它们的位权依次为2^(-1),2^(-2),2^(-3)……。
法二：拼凑，将该数与2^n作比较。
D→O、D→H都是先将D→B，然后B→O、B→HO和H间转换都是以B为桥梁。
1.2 原码、反码、补码正数：原码=反码=补码负数：反码不变符号位，其他取反；补码先反码，再在最低位加11.3 二进制数的计算加：逢二进一减：借一当二。
A-B在计算机中是A（补）+（-B）（补），得到是结果的补码。
乘：移位累加除：长除法。
同十进制，除数（n位），若被除数最高的n位大于除数，则开始写商，不然在n+1位开始。
1.4 二进制数码对十进制数0～9编码，需要四位二进制，主要有：有权码：8421码、2421码、5211码无权码：格雷码、余3码、循环余3码有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。
Chapter2 逻辑函数及其简化2.1 逻辑运算变量取值：0、1，逻辑运算1+1=1，而算数运算1+1=0。
基本运算：与、或、非与门：Y＝A•B＝AB或门：Y＝A+B非门：Y＝衍生运算：与非、或非、同或、异或与非：或非：同或：异或：总结：逻辑符号中，与是&，或是≥1，非是1；电路符号中，与是包子型，或是月亮型，非是小环。
2.2逻辑代数的运算规则2.2.1 公式、定律1 基本公式加法（或）：注意A+A+A+……=A加法重叠规律。
乘法（与）：注意A·A·A·……=A乘法重叠规律。
数字电子技术考研《数字电子技术基础》考研复习笔记
数字电子技术考研《数字电子技术基础》考研复习笔记第1章数制和码制1.1 复习笔记本章作为《数字电子技术基础》的开篇章节，是数字电路学习的基础。
本章介绍了与数制和码制相关的基本概念和术语，包括常用的数制和码制，最后给出了不同数制之间的转换方法和二进制算术运算的原理和步骤。
本章重点内容为：不同数制之间的转换，原码、反码、补码的定义及相互转换，以及二进制的补码运算。
一、概述1数码的概念及其两种意义（见表1-1-1）表1-1-1 数码的概念及其两种意义2数制和码制基本概念（见表1-1-2）表1-1-2 数制和码制基本概念二、几种常用的数制常用的数制有十进制、二进制、八进制和十六进制几种。
任意N进制的展开形式为：D＝∑k i×N i式中，k i是第i位的系数，N为计数的基数，N i为第i位的权。
关于各种数制特征、展开形式、示例总结见表1-1-3。
表1-1-3 各种数制特征、展开式、示例总结三、不同数制间的转换1二进制转换为十进制转换时将二进制数的各项按展开成十进制数，然后相加，即可得到等值的十进制数。
例如：（1011.01）2＝1×23＋0×22＋1×21＋1×20＋0×2－1＋1×2－2＝（11.25）10。
2十进制转换为二进制（1）整数部分的转换：将十进制数除以2，取余数为k0；将其商再除以2，取其余数为k1，……以此类推，直到所得商等于0为止，余数k n…k1k0（从下往上排）即为二进制数。
以273.69为例，如图1-1-1所示。
（2）小数部分的转换：将十进制数乘以2，取乘积的整数部分为k－1；将乘积的小数部分再乘以2，取乘积的整数部分为k－2，……以此类推，直到求出要求的位数为止，k－1k－2k－3…（从上往下排）即为二进制数。
以273.69为例，如图1-1-2所示。
图1-1-1 十-二进制整数部分的转换图1-1-2 十-二进制小数部分的转换所以（273.69）10＝（100010001.1011）2。
数字电路期末总复习知识点归纳详细复习课程
数字电路期末总复习知识点归纳详细第1章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与0⋅A0=A⋅＝0A+＝1与AA2）与普通代数相运算规律a.交换律：Ａ+Ｂ＝Ｂ+Ａ⋅A⋅=BABb.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）BA⋅⋅⋅C⋅=()A)(CBc.分配律：)⋅＝+A⋅B(CA⋅A C⋅BA+B++）⋅=C)())(CABA3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａb.摩根定律：BA+B⋅A=AB+，BA⋅=b.关于否定的性质Ａ＝A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C⋅+⋅A⊕⊕ABCB可令Ｌ＝CB⊕则上式变成L⋅＝C+AA⋅L=⊕⊕A⊕BAL三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1）合并项法：利用Ａ+1=⋅=A=⋅, 将二项合并为一项，合并时可消去一个变量B+ABA或AA例如：Ｌ＝BBCA=(A+)+=ABCCACB2）吸收法利用公式A+，消去多余的积项，根据代入规则B⋅A⋅可以是任何一个复杂的逻BAA=辑式例如化简函数Ｌ＝EA+AB+DB解：先用摩根定理展开：AB＝BA+再用吸收法Ｌ＝E+AB+ADB＝E+BA++ADB＝)AD++A+()(EBB＝)AA+D++1(E1(B)B＝BA+3）消去法利用B+消去多余的因子A+=BAA例如，化简函数Ｌ＝ABCBA++A+EBAB解：Ｌ＝ABCAA+++BBBEA＝)BA+AB++(ABC)(BAE＝)BEA+++BA)(B(BC＝)BCBA++B+++B)((A(C)B)(B=)BA++C+A()(CB=ACA++B+ABCA=C+A+BBA4)配项法利用公式C⋅+=++⋅⋅将某一项乘以（AA⋅BBAAACBCA+），即乘以1，然后将其折成几项，再与其它项合并。
《数字电子技术》复习知识点电子教案
《数字电子技术》复习知识点《数字电子技术》重要知识点汇总一、主要知识点总结和要求1．数制、编码其及转换：要求：能熟练在10进制、2进制、8进制、16进制、8421BCD、格雷码之间进行相互转换。
举例1：（37.25）10= ( )2= ( )16= ( )8421BCD解：（37.25）10= ( 100101.01 )2= ( 25.4 )16= ( 00110111.00100101 )8421BCD2．逻辑门电路：(1)基本概念1）数字电路中晶体管作为开关使用时，是指它的工作状态处于饱和状态和截止状态。
2）TTL门电路典型高电平为3.6 V，典型低电平为0.3 V。
3）OC门和OD门具有线与功能。
4）三态门电路的特点、逻辑功能和应用。
高阻态、高电平、低电平。
5）门电路参数：噪声容限V NH或V NL、扇出系数N o、平均传输时间t pd。
要求：掌握八种逻辑门电路的逻辑功能；掌握OC门和OD门，三态门电路的逻辑功能；能根据输入信号画出各种逻辑门电路的输出波形。
举例2：画出下列电路的输出波形。
解：由逻辑图写出表达式为：C=+=，则输出Y见上。
Y++BBAAC3．基本逻辑运算的特点：与运算：见零为零，全1为1；或运算：见1为1，全零为零；与非运算：见零为1，全1为零；或非运算：见1为零，全零为1；异或运算：相异为1，相同为零；同或运算：相同为1，相异为零；非运算：零变 1， 1 变零；要求：熟练应用上述逻辑运算。
4. 数字电路逻辑功能的几种表示方法及相互转换。
①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。
②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。
③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。
④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。
⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。
数字电路总复习讲解
vP1
R2
vo1
100kΩ R3 vN2
vi2 = 0.8V
50kΩ –
A2
+
vo
33kΩ
解：A1 构成反向放大电路
vo1
R21 R1
vi1
1.2V
9
二、习题
习题2.3.2（c） 运算电路如图所示，求输出电压vo。
R21
100kΩ
R22
R1
vi1 = 0.6V
50kΩ
–
vN1 A1
+
vP1
R2
vo1
17
二、习题
P98：习题3.4.5 P99：习题3.5.1
18
第四章 三极管及放大电路基础
一、 基本要求
1. 理解三极管的基本构造、工作原理、特性曲线及其主要 参数的意义。 2. 理解放大电路的作用和组成原则。 3. 掌握放大电路的静态分析和动态分析方法。 4. 了解三种组态放大电路的特点。 5. 了解组合放大电路及其特点。
《模拟电子技术》总复习
1
第一章 绪论
一、 基本要求
1. 了解信号及其频谱。 2. 理解放大电路模型。 3. 理解放大电路的主要性能指标。
2
第二章 运算放大器
一、 基本要求
1. 理解运算放大器的组成、电路模型、电压传输特性和 理想运算放大器。 2. 熟悉几种常用信号运算电路，掌握利用“虚短”、 “虚断”概念分析这些电路的方法。
24
BJT的主要参数 3. 极限参数
(1) 集电极最大允许电流ICM (2) 集电极最大允许功率损耗PCM (3) 反向击穿电压 • V(BR)CEO——基极开路时集电极和发射极间的击穿电压。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章组合逻辑电路1.进行逻辑抽象，确定输入输出变量2.列出真值表3.写出逻辑表达式，化简4.画出逻辑电路图编码器将输入的每一个高低平信号编成一个对应的二进制代码普通编码器（只允许输入一个编码信息）输入输出I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y01 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1 逻辑式电路图75317632176542IIIIYIIIIYIIIIY+++=+++=+++=优先编码器（允许输入两个以上的编码信号，只对优先权最高的一个进行编码）8线-3线优先编码器74HC148逻辑式''6'421'6'435'67'0''5'42'3'4567'1'4567'2])[(])[(])[(S I I I I I I I I I I Y S I I I I I I I I Y S I I I I Y +++=+++=+++='01234567'''0'1'2'3'4'5'6'7'''0'1'2'3'4'5'6'7'])[(])[()(S I I I I I I I I S S I I I I I I I I Y S I I I I I I I I Y EX S +++++++==电路图S’为选通输入端，S’=0,编码正常工作Ys’=0,电路工作，但无编码输入Y EX’=0,电路工作，有编码输入（输入输出均以低电平作为有效信号）用两片74LS148接成16线-4线优先编码器（优先权通过选通输入端控制，若选1片为高优先权，则1片“无编码信号输入”Ys’为2片的选通输入信号S’，Y EX’为第四位输出编码）译码器将每个输入的二进制代码译成对应的高低电平信号或另一个代码3线-8线译码器74HC138输入输出S1 A2 A1 A00X X X X11111111 X1X X X11111111 1000011111110 1000111111101 1001011111011 1001111110111 1010011101111 1010111011111 1011010111111 1011101111111电路图'3'2SS+'0'1'2'3'4'5'6'7YYYYYYYY')'('...')'('')'(''''71272'1'221'1'21''1'2mAAAYmAAAYmAAAYmAAAY========）（用两片74HC138接成4线- 16线译码器在芯片级联时，低位地址复用（指仍是单个芯片时的功效），高位地址片选（指由这个地址确定哪一个芯片工作）二—十进制译码器显示译码器：七段字符显示器 P187例题数据选择器双四选一数据选择器74HC153S1’ A1 A0 Y1 1 X X 0 0 0 0 D10 0 0 1 D11 0 1 0 D12 0 11D13表达式)]()()()([0113'01120'111'0'11011A A D A A D A A D A A D S Y +++•=电路图用两个“四选一”数据选择器接成“八选一”数据选择器利用S ’作为第三个地址输入端，片选P190例题70126'01250'124'0'12301'22'01'210'1'20'0'1'2)()()()()()()()(D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++=加法器半加器输入输出A B S CO0 0 0 00 1 1 01 0 1 01 1 0 1逻辑图及符号全加器输入输出A B CI S CO0 0 0 0 0 0 0 1 1 0 0 1 0 1 00 1 1 0 11 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1ABCOBAS=⊕=表达式逻辑图及符号74HC183串行进位加法器超前进位加法器 P197例题数值比较器一位数值比较器'''''''''''''')()(CI A CI B B A CO ABCI CI AB CI B A CI B A S ++=++⋅+=')(')('')(')(),10,(,1)1,0(,1)0,1(B A Y B A B A B A Y B A B A B A AB Y AB B A B A B A B A B A ⊕=∴=*=∴===<*=∴===>*=<>或同为则则多位数值比较器四位数值比较器74LS85用两片74LS85组成一个8位数值比较器将两个数的高四位接到2片上，低四位接到1片上，同时将1片的)(B A Y <)(B A Y =)(B A Y >接到2片的)(B A I <)(B A I =)(B A I >上竞争-冒险现象竞争：门电路两个输入信号同时向相反的逻辑电平跳变的现象 竞争-冒险：由于竞争而在电路输出端可能产生的尖峰脉冲的现象 冒险的两种形式：A+A ’ A •A ’')()()('00'11'22'33)(0'0'11'22'331'1'22'332'2'333'3)()()()()()()()()()()()(B A B A B A B A B A Y Y Y B A B A B A B A Y B A B A B A B A B A B A B A B A B A B A Y =<>=<+=⊕⊕⊕⊕=⊕⊕⊕+⊕⊕+⊕+=第五章触发器或非门SR锁存器S=1，R=0，Q=1S=0，R=1，Q=0S=0，R=0，保持前一状态S=1，R=1，(Q=0)与非门SR锁存器S’=0，R’=1，Q=1S’=1，R’=0，Q=0S’=1，R’=1，保持前一状态S’=0，R’=0，(Q=1)电平触发SR触发器CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器，Q由S,R决定带异步置位，复位端的电平触发SR触发器SD’=0，Q=1 (置1)RD’=0，Q=0 (置0)电平触发D触发器（D型锁存器）（S=D,R=D’）CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器，S=D,R=D’,Q=D主从SR触发器CLK=1，主触发器正常工作，主触发器变成SR锁存器得到QmCLK=0,主触发器不工作，Qm保持CLK=1时的状态从触发器的Q与Q’只在CLK从1变0（）处变化，变成对应时刻的Qm，Qm’的值在一个CLK的变化周期里Q的状态只改变一次主从JK触发器CLK=1时，J=1，K=0，Qm置1J=0，K=1，Qm置0J=0，K=0，Qm保持前一状态不变J=1，K=1时，Qm翻转CLK=0时，Qm的输出状态保持CLK=1时的状态从触发器Q和Q’只在处变化，变成对应时刻Qm,Qm’的值在一个CLK的变化周期里Q的状态只改变一次多输入端JK触发器J=J1 J2K=K1 K2边沿触发器（上升沿触发）CLK=0时，保持原来的状态不变CLK由0变到1，Q=D,Q仅取决于处D的值带异步置位，复位端的边沿触发器S=1，Q=1 (置1)R=1，Q=0 (置0)特征方程触发器按逻辑功能的分类状态转换图SR触发器Q*=S+R’Q , SR=0JK触发器Q*=JQ’+K’QT触发器（T=1翻转T=0保持）Q*=TQ*+T’QD触发器Q*=D附：逻辑符号中增加SD,RD输入端是指带异步置位，复位端功能S=1，Q=1 (置1)R=1，Q=0 (置0)第六章时序逻辑电路同步时序电路：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻异步时序电路：没有统一的clk,触发器状态的变化有先有后（米利型）型：输出不仅取决于存储电路的状态，而且还决定于电路当前的输入（穆尔型）型：输出仅决定于存储电路的状态，与电路当前的输入无关同步时序电路的分析方法逻辑方程组：驱动方程。
状态方程。
输出方程状态转换表状态转换图时序图（波形图）逻辑图例题1.写驱动方程2.代入JK触发器的特征方程Q*=JQ’+K’Q,得状态方程3.写输出方程⎪⎩⎪⎨⎧⋅=='⋅=21312321)(QQJQJQQJ233121)(1QKQQKK=''⋅'==⎪⎩⎪⎨⎧⋅'+'⋅⋅='+'=⋅'⋅'+'⋅='+'='⋅'⋅='+'=323213333*3231212222*21321111*1)(QQQQQQKQJQQQQQQQKQJQQQQQKQJQ32QQY⋅=4.根据逻辑方程组列出状态转化表或5.画出状态转化图6.画出时序图（波形图）0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 011 0 0 1 1 1 0 0 0 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 0 1 11110 0 0 0 0 1 0 0 1 0 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 1 0 1 0 6 1 1 0 1 7 0 0 0 0 0 1 1 1 1 1YQ Q Q Q Q Q *1*2*3123Y Q Q Q CLK 1237.判断能否自启动自启动：在CLK 作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动这是一个同步七进制加法计数器，能自启动寄存器，移位寄存器 计数器4位集成二进制加法计数器74LS160：十进制计数器， 异步清0，同步置数 74LS161：十六进制计数器，异步清0，同步置数 74LS162：十进制计数器， 同步清0，同步置数 74LS163：十六进制计数器，同步清0，同步置数工作状态 X0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C ） X 1 1 X 0 保持（C=0）1111计数按计数器中触发器是否同时翻转同步计数器异步计数器按计数器容量二进制（2^n 进制）计数器N 进制计数器十进制计数器ET EP D L R CLK D ''任意进制计数器的构成方法，用已有的N 进制芯片，组成M 进制计数器 1 .N > M计数循环过程中设法跳过N －M 个状态 置零法：只要R D 出现低电平，触发器立即被置0，不受CLK 的控制（由S M 状态译出置零信号） ： R D 出现低电平后要等下一个CLK 信号到达时才能将触发器置0 （由S M-1状态译出置零信号）置数法：置数信号从S i+1状态译出：置数信号从S i 状态译出例：将十进制的74160接成六进制计数器 置零法：置数法：⎪⎪⎩⎪⎪⎨⎧同步置零法异步置零法⎩⎨⎧同步预置数法异步预置数法2.N < M①M = N1×N2串行进位方式：以低位片的进位输出信号作为高位片的时钟输入信号并行进位方式：以低位片的进位信号作为高位片的工作状态控制信号例：用两片同步十进制计数器接成百进制计数器并行进位方式串行进位方式②M为大于N的素数整体置零方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在计数器记为M状态时使RD′=0，将两片计数器同时置零整体置数方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在某一状态下使LD′=0，将两片计数器同时置数成适当的状态，获得M进制计数器例：用两片74LS160接成二十九进制计数器整体置零方式整体置数方式同步时序逻辑电路的设计方法例：设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为01) 逻辑抽象取输入数据作为输入变量，用X 表示；检测结果为输出变量，用Y 表示。