高速数据采集系统信号调理电路的设计
基于FPGA的高速数据采集系统的电路设计

* 收稿 日期 : O O 0 2 2 1 一1 — 6
作 者 简 介 : 建秋 (9 8 , , 东 昌 邑人 , 坊职 业 学 院汽 车 工 程 系讲 师 。 王 16 一) 男 山 潍
一
1 — 6
第 4期
王 建 秋 : 于 F GA 的 高 速数 据 采 集 系统 的 电路 设 计 基 P
通过 对两个 S AM 的交叉 时序法 的控 制 , DR 来达 到对 两个 S RAM“ D 同时” 行数 据 的存储 , 而提 高 了原 进 进 有单 个 的 S RAM 数据 存储 速率 , AD 经理 论 上 的 分析 其 系统 的 存储 速 率 达 到 单个 的 S DR A AM 数 据存 储
来描 述其 内部 逻辑 电路 , 于修 改和 升 级 。如 果 在 高速 数 据 采 集 系统 中采 用 F G 控 制 器 , 会 极 大地 便 P A 将
提 高 系统的稳 定性与 可靠性 。本文设 计 了一 个基 于 F GA 的 高速 数据 采 集 系统 , 其硬 件 电路 部分 进行 P 对
同 , 而保 证 了输 入 时 钟 和 F G 时 钟 以及 S R 从 PA D AM 时 钟 之 间 的零 延 迟 ; P C Q 0C E 2 8 2 8 7具 有 8 5 26个 L s3 个 RAM lcs158 AM i ,8个 内嵌 的乘法 器 , 个 P L 最 大可 使用 12个 IO 口, e,6 bok ,68 8R bt 1 s 2 L , 8 / 多种
C co eI 件 的密度 范 围从 4 0 E和 1 9 0 i R y ln 器 I 6 8L 1 8 8bt AM , 6 4 6 E和 l 5 0 0 i AM 。C c n 器 到 81 L 1 2 0 bt R y l eI o I
基于可编程增益放大器的多路高速数据采集系统设计

煤矿 现 代化
27 0 年第5 0 期
总第8 期 O
基 于 可 编 程 增 益 放 大 器 的 多 路 高 速 数 据 采 集 系 统 设 " i t
安徽理工大学 电气 系 吴居娟 齐娟
摘
要
介绍 了一种增 益可编程 的多路高速数据采集 系统 , 系统以高速 F G 该 P A为 时序控制器来控制
23 AD转换 电路 . /
A 93 D 4 0是美 国 A D公 司推 出的一种 1 高速 、低 功耗 2位 A D转换器 。它采用 33 .V单电源供 电, 因而简化 了系统 电源设 计。A 9 3 D 4 0片内 自带的参考 电压源和采样保持器使其在系统
数转换器 ( / , A D) 通常采用增加 AD的位数来扩 大系统的动 / 态范 围, 但是 A D的位数越 高 , 价格 也越 昂贵, / 其 而且这 种线
传感器采集的数据 , 频率一 般都 较低 , 为保证对信号 的分 析 、 断及处理 的准确 , 判 信号放大的无畸变传输 尤为重要 , 其 中滤波器的作用更为突出。在众多的有源滤波器中 , 唯有贝塞 尔 ( e e) Bs 1 滤波器 , s 在特定的频率范围内 , 有近似的线性 时延 或相位特性和较平 坦的幅度特性 ,从而使 贝塞尔滤 波器在数
性区间之内,并尽可 能使模拟输入量在 1 V E - R F之 / R F 一V E 2 间。解决这个问题的方法 , 就是对 弱信号 , 采用高 的放大倍 数 ;
对强信号 , 采用低的放 大倍数 , 据输 入信号的量值 自动选 并根
择合适 的增益或 衰减倍数。
煤 矿中数据采集系统采集 的信号量特别 多 ,而且系统还 必须具有较高的采集速率 ,用普通 的 M U或 D P 以完成 , C S难 系统采用 了现场可 编程 逻辑阵列 ( P A ) F G 作为 时序控制器 。 FG P A具有 I / O管脚多 、 运行速度快 , 而且可 自由编程支配 、 定 义其功能 , 将硬件 的设计转化为 软件设计 , 便于仿真 、 改和 修
两千兆高速数据采集电路设计

技术创新电子设计您的论文得到两院院士关注两千兆高速数据采集电路设计The Design of an 2GSPS High Speed Data Acquizition System(中国石油大学北京)桑泉柯式镇钱步仁SANG Quan KE Shi-zhen QIAN Bu-ren摘要:本文采用美国国家半导体公司的高速双通道模数转换器(ADC08D1000),以及Altera 公司CycloneII 系列的FPGA (EP2C70F896C8)实现对双路信号的高速采样,每片ADC 通过交叉采样对每路信号的采样率达到2GSPS 。
本文着重介绍电路的设计,以及PCB 制版过程当中的技巧问题。
关键词:高速采集;LVDS;阻抗匹配;电源分割中图分类号:TP274+.2文献标识码:BAbstract:In this paper,a high speed dual ADC(ADC08D1000)produced by National Semiconductor and an FPGA (EP2C70F896C8)in CycloneII series of Altera are used to sampling two signals in the same time ,and each converter is interleaved to increased the sample rate up to 2GSPS.Here our emphases are on some tips on design of the cirsuit and PCB board.Key words:High speed acuizition;LVDS;Impedance matching;Spliting on power board文章编号:1008-0570(2010)04-2-0191-021高速ADC 芯片ADC08D1000ADC08D1000是美国国家半导体公司(National Semiconduc -tor)于近年推出的双通道、低功耗高速采样芯片,具有8位分辨率,单通道最高采样率达到1.3GHz 。
基于USB2.0的高速高精度数据采集系统模拟电路设计

c i r c u i t , i n - d e p t h s t u d y o f t h e k e y t e c h n o l o g i e s o f d a t a a c q u i s i t i o n p r e c i s i o n , ADC c i r c u i t i s g i v e n a n d k e e p c o n v e r s i o n a c c u r a c y i n
杜 改 丽
( 河 南 职 工 医学 院 河 南 郑 州 4 5 1 1 9 1 ) 摘 要 :为 了满足 数 据 采 集 系统 对 输 入 信 号 的 高 速 高精 度 采 集 . 本 文重 点 介 绍 了模 拟 前 端 放 大 器件 选 型 以及 模 拟 前 端 信 号 调 理 电路 的设 计 , 深 入 的研 究 了影 响 数 据 采 集 精度 的 关键 技 术 . 给 出 了 AD C 电路 设 计 中提 高 和保 持 转 换精 度 的
DU Ga i — l i
( He n a n Me d i c a l f f e , 0 r S t a fa n d Wo r k s , Z h e n g z h o u 4 5 1 1 9 1 , C h i n a )
Ab s t r a c t : I n o r d e r t o s a t i s f y t h e d a t a a c q u i s i t i o n s y s t e m f o r h i g h s p e e d a n d h i g h p r e c i s i o n o f t h e i n p u t s i g n a l a c q u i s i t i o n ,t h i s p a p e r ma i n l y i n t r o d u c e s t h e a n a l o g f r o n t - e n d a mp l i f i c a t i o n d e v i c e s e l e c t i o n a n d t h e d e s i g n o f a n a l o g r f o n t - e n d s i g n a l d i s p o s a l
基于FPGA的PXI高速数据采集系统设计

I 时钟 l
输速率和稳定可靠 的传输性能得到了越来越广泛 的
A 采 样 时钟 D
FI FO写 入 时 钟
外部模拟
I
外 部模 拟
堙礁
厂
F ’ L—^I F GA 仆0 _ P IT2 63_ D 7 V3 9 — E F O 0 r P 1 K1
线 的外部 中断请求后 , IO内存储 的数据经 由 P I FF C 总线分时传送到主机 中。
2 1 信 号 调 理 电 路 .
A D采样后 的数 字信 号在 FF IO写 入 时钟 的驱动下
送入 FF 。当 FF IO IO写人数 据半满 时 ,IO发送半 FF
满信号给 F G F G P A,P A收到半满信 号后产生 P I X 总
可达 2 P 0 MS S。
种高性 能的 3/ 4位 地址数 据 复用总线 , 26 支持 突
发传输 ,X ( 向仪 器系统 的 P I P I面 C 扩展 ) 一种 坚 是 固的基于 P C的测量和 自动化平台 ,X 的数据传输 PI 速率 的 峰 值 于 3 M z 3 i 总 线 上 , 达 3 H 、 2 bt的 可 12MB s 于 6 H 、4 bt的 总 线 上 则 可 高 达 3 / ; 6 M z 6 i 5 8M / , 2 B s远高于 G I PB与 V I 口的传输 速率…。 X接
器实现 , 在输 入幅度 为 一 2~+ 的范 围内时 , 2V 输 入的模拟信号 经过 运放 缓 冲后 , 接进 入 A 直 D转换 芯片进行模数转换 , 此时 F G P A不控 制继 电器切换 ;
检 测 与仪表
化 自 化 仪 ,0 ,7 )06 工 动 及 表 2035: ~ 1 (6 3
信号调理电路资料

摘要信号调理简单的说就是将待测信号通过放大、滤波等操作转换成采集设备能够识别的标准信号。
是指利用内部的电路(如滤波器、转换器、放大器等…)来改变输入的讯号类型并输出之。
把模拟信号变换为用于数据采集、控制过程、执行计算显示读出或其他目的的数字信号。
但由于传感器信号不能直接转换为数字数据,这是因为传感器输出是相当小的电压、电流或电阻变化,因此,在变换为数字信号之前必须进行调理。
调理就是放大,缓冲或定标模拟信号等。
信号调理将把数据采集设备转换成一套完整的数据采集系统,这是通过直接连接到广泛的传感器和信号类型来实现的。
信号调理简单的说就是将待测信号通过放大、滤波等操作转换成采集设备能够识别的标准信号。
若信号很小,则要经过放大将信号调理到采集卡能够识别的范围,若信号干扰较大,就要考虑采集之前作滤波了。
关键词:放大器,传感器,滤波,信号采集1设计任务描述1.1设计题目:信号调理电路1.2设计要求1.2.1设计目的(1)掌握传感器信号调理电路的构成,原理与设计方法(2)熟悉模拟元件的选择,使用方法1.2.2基本要求(1)输出幅度在0-3V,线性反应输入信号的幅值(2)信号的频率范围在50Hz-10KHz(3)匹配的信号源一般复读在100mv,内阻10KΩ左右(4)匹配的负载在100kΩ左右,信号传输的损失尽量小1.2.3发挥部分(1)超出上下限的保护电路及指示(2)电桥信号采集(3)其他2设计思路这次我们小组课程设计的题目是信号调理电路。
信号调理往往是把来自传感器的模拟信号变换为用于数据采集、控制过程、执行计算显示读出和其他目的的数字信号。
在初始阶段用一个电压跟随器来发出信号,利用一个电桥收集信号并发出差分电压,选择放大器与传感器正确接口,使放大器与传感器特性匹配,测量应变片传感器通常要通过桥网络,用高精度和非常低漂移(随温度)的精密电压基准驱动放大器A1。
这可为桥提供非常精确、稳定的激励源。
因为共模电压大约为激励电压的一半,所以被测信号仅仅是桥臂之间小的差分电压。
毕业设计--基于单片机的高速数据采集系统设计

目录1.绪论 (1)1.1 课题研究的意义 (1)1.2 数据采集技术的发展历程和现状 (1)1.3 本文的研究内容 (2)1。
4 系统设计涉及的理论分析 (2)2.系统设计 (4)2.1方案选择 (4)2。
2系统框图 (5)3.单元电路设计 (6)3.1信号调理电路 (6)3.2高速A/D模块 (7)3。
3 FPGA模块设计 (8)3。
4MCU模块设计 (8)3.5数据采集通道总体原理图 (9)3.6硬件电路总体设计 (9)4。
软件设计 (10)4。
1 信号采集与存储控制电路工作原理 (10)4.2 信号采集与存储控制电路的FPGA实现 (11)4.3 原理图中的各底层模块采用VHDL语言编写 (12)4。
3。
1三态缓冲器模块TS8 (12)4.3。
2分频器模块fredivid (13)4.3.3地址锁存器模块dlatch8 (14)4。
3.4地址计数器模块addrcount (15)4.3.5双口RAM模块lpm_ram_dp (16)4.4 数据显示模块设计 (18)4。
4.1 主程序 (18)4。
4。
2 INT0中断服务程序 (19)4。
4.3 INT1中断服务程序 (19)4。
5软件仿真 (20)4.5.1三态缓冲器模块TS8 (20)4。
5.2分频器模块fredivid (20)4。
5。
3地址锁存器模块dlatch8 (20)4.5。
4地址计数器模块addrcount (21)5。
系统调试 (21)5.1 单片机子系统调试 (21)5。
2 FPGA子系统调试 (22)5.3 高速A/D模块的调试 (22)6 总结 (22)致谢 (22)参考文献 (23)附录 (25)高速数据采集系统设计摘要:随着数字技术的飞速发展,高速数据采集系统也迅速地得到了广泛的应用.在生产过程中,应用这一系统可以对生产现场的工艺参数进行采集、监视和记录,为提高生产质量,降低成本提供了信息和手段。
在科学研究中,应用数据采集系统可以获取大量的动态数据,是研究瞬间物理过程的有力工具,为科学活动提供了重要的手段.而当前我国对高速数据采集系统的研究开发都处于起步阶段,因此,开发出高速数据采集系统就显得尤为重要了。
信号调理电路

信号调理电路信号调理电路就是信号处理电路,把模拟信号变换为用于数据采集、控制过程、执行计算显示读出或其他目的的数字信号。
是指利用内部的电路,如滤波器、转换器、放大器等来改变输入的讯号类型并输出。
在实际应用中工业信号有些是高压,过流,浪涌等,不能被系统正确识别,必须调整理清。
信号调理电路原理信号调理电路往往是把来自传感器的模拟信号变换为用于数据采集、控制过程、执行计算显示读出和其他目的的数字信号。
模拟传感器可测量很多物理量,如温度、压力、力、流量、运动、位置、PH、光强等。
但是传感器信号不能直接转换为数字数据,因为传感器输出是相当小的电压、电流或变化,因此,在变换为数字数据之前必须进行调理。
调理就是放大,缓冲或定标模拟信号,使其适合于模/数转换器(ADC)的输入。
然后,ADC对模拟信号进行数字化,并把数字信号送到微控制器或其他数字器件,以便用于系统的数据处理。
信号调理电路技术1.放大放大器提高输入信号电平以更好地匹配模拟-数字转换器(ADC)的范围,从而提高测量精度和灵敏度。
此外,使用放置在更接近信号源或转换器的外部信号调理装置,可以通过在信号被环境噪声影响之前提高信号电平来提高测量的信号-噪声比。
2.衰减衰减,即与放大相反的过程,在电压(即将被数字化的)超过数字化仪输入范围时是十分必要的。
这种形式的信号调理降低了输入信号的幅度,从而经调理的信号处于ADC范围之内。
衰减对于测量高电压是十分必要的。
3.隔离隔离的信号调理设备通过使用变压器、光或电容性的耦合技术,无需物理连接即可将信号从它的源传输至测量设备。
除了切断接地回路之外,隔离也阻隔了高电压浪涌以及较高的共模电压,从而既保护了操作人员也保护了昂贵的测量设备。
4.多路复用通过多路复用技术,一个测量系统可以不间断地将多路信号传输至一个单一的数字化仪,从而提供了一种节省成本的方式来极大地扩大系统通道数量。
多路复用对于任何高通道数的应用是十分必要的。
5.过滤滤波器在一定的频率范围内去处不希望的噪声。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
高速数据采集系统信号调理电路的设计上海交通大学电子信息与电气工程学院(200030) 乔 巍 杜爱玲 陈 春 叶 生摘 要 文章针对基于微控制器和PC 的高速数据采集系统,在讨论了信号调理电路功能及必要性的基础上,给出了包括信号放大、衰减、隔离和滤波的设计方案,并对滤波电路的拓扑设计进行了研究。
此外,针对广泛存在的电力信号采集与分析,以电能质量为分析、研究对象,给出了基于Sallen 2Key 和状态变量拓扑的滤波方案。
对高速数据采集系统精度的提高和采集设备的保护具有实际意义。
关键词 信号调理 高速数据采集 Sallen 2Key 拓扑 状态变量拓扑 目前,基于微控制器及基于PC 和内插板卡的数据采集系统在很大领域内得到了应用[1]。
数据采集卡和微控制器前端的高速A/D 转换作为信号采集设备非常适合用来测量电压信号。
但是,许多传感器和变送器输出的信号必须经过调理之后,才能进入数据采集卡、高速A/D 转换器或设备,以实现有效精确的测量。
这种前端的预处理,一般就称为信号调理,包括信号放大衰减、滤波、电气隔离和多路技术。
图1为基于PC 和内插板卡的数据采集系统框图[2]。
图1 基于PC 和内插板卡的数据采集系统框图1 信号调理电路的组成1.1 放大衰减电路由于很多信号幅度比较小,所以需要通过放大器来提高测量的精度。
放大器通过匹配信号电平和A/D 转换器的测量范围,来达到提高测量分辨率的目的。
出于这个原因,现在许多数据采集卡都包括了板载放大器。
同样情况,当需要数字化的电压超过了允许输入范围时,衰减就不可缺少了。
1.2 隔离电路数据采集系统中不合适的接地是造成测量问题和数据采集卡损坏的最普遍原因。
对信号进行电气隔离可以防止这些问题的发生。
隔离破坏了接地环路,避免了高的共模电压,并且保护了价格不菲的数据采集设备。
通常的隔离方法有利用光耦、磁或者容性隔离器。
磁或容性隔离器将信号从电压形式调制成频率形式。
频率能够在转回成电压之前以非直接物理连接的方式通过变压器或者电容。
当将被测信号的地和数据采集系统的地连起来的时候,会发现在两处输入的地之间存在一定的电势差,这个电压称为共模电压。
如果我们用的是一个单端测量系统,如图2所示,测得的电压就会包括期望测试的电压V s 和共模电压V G 。
如果采用差分输入为数据采集卡的输入方式,就能消除这些共模电压,一般说来,典型值能高达12V 。
然而,高的地之间的电势差或者接地环路,都会损坏未经保护的数据采集设备。
如果没有办法消除这种电势差,那么,就可以用信号隔离器来破坏接地环路以达到消除共模电压的作用。
隔离器的另一个作用就是抑制一些来自电力线、闪电或者高压设备的浪涌高压。
当存在这种高压的时候,一个浪涌往往能损坏设备。
信号隔离器通过切断连接,建立了数据采集系统和这些高压浪涌之间的屏障。
图2 隔离原理1.3 滤波电路信号调理往往需要抑制一定频率范围内的噪声,而噪声对于不同的系统有不同的含义。
对于数据采集系统来说,通常有两种情况,一是来自于电力线或机器的频率在50Hz 或60Hz 的噪声,对于这种情况,大多数信号调理器的设计采用低通滤波器来实现最大程度的抑制[3]。
另一种常见的用法是用来防止信号混叠,这是由于采样率太低而引起的现象。
奈奎斯特定理指出,如果对一种模拟信号进行采样,所有频率超过1/2采样率的信号都会以一种低频率信号的方式出现。
我们只有在采样前把所有频率超过1/2采样率的信号消除才能避免这种失真。
如今,对于数据采集系统来说,模拟抗混叠滤波器已经被应用在几乎所有的电子电路中,例如:音频系统用滤波器来预放大、均衡和音调控制;在通信系统中,滤波器被用来调整特殊的频率和抑制其他的频率;数字信号处理系统用滤波器来防止通带外的噪声和干扰产生的混叠。
对于一个希望减少外部噪声的数据采集系统来说,基本结构可以包括模拟低通滤波器、数字滤波器或两者的结合。
模拟滤波器通常放在A/D 转换器的前面,用来消除信号通道位于A/D 转换之间的高频噪声和干扰。
通过这种方式,转换的数字输出就能够消除混叠谐波信息。
而数字滤波器被放在A/D 转换器的后面,通过采用平均技术来减少通带内频率上的噪声。
我们可以发现,通常情况下,大多数系统之间的差别是由于数字域的不同,而不是模拟域。
模拟滤波可以在模拟信号到达A/D 转换器之前消除叠加在它之上的噪声。
特别需要指出的是,这里面可能包含外加的噪声尖峰。
数字滤波不能消除这些尖峰,因此,叠加在模拟信号上的这种尖峰可能会使A/D 转换器饱和,即使信号的平均值是在限定的范围内。
另外,对于高速系统特别是接近5kHz 的系统来说,模拟滤波器就更加适合了。
在这类系统中,模拟滤波器能够减少通带频率外的噪声,也就是减少折叠信号。
而数字滤波器,顾名思义就是利用过采样技术和平均技术来减少通带内外的噪声。
由于数字滤波器位于A/D 转换器之后,它可以消除转换过程中注入的噪声,模拟滤波器则不能做到。
还有,数字滤波器的可调整性也远比模拟滤波器来得好。
根据数字滤波器的不同设计,我们可以设定截止频率和输出数据的速率。
2 隔离放大电路设计2.1 隔离放大芯片AD202/AD204AD202和AD204是一种通用的、双端口的变压器耦合隔离放大器,其内部结构框图如图3所示。
作为一种符合工业标准的隔离放大器,它能够提供一整套隔离功能,包括信号隔离和电源隔离,而封装却十分紧凑。
AD202和AD204的最大区别就是AD202是由直流15V 供电,而AD204是依靠外部时钟,例如AD246。
由于AD202/AD204是基于芯片内部的变压器耦合方式进行隔离的,所以,它不需要提供外部的DC/DC 变换器,大大降低了设计成本。
另外,由于AD202/AD204在输入端包含了一个额外的运放,因此设计就可以非常灵活[4]。
图3 AD202内部结构框图2.2 设计方案及电路作为整个系统的最前端部分,我们必须要综合考虑功能、性能和方案的成本等问题。
从AD202和AD204的基本区别来看,无非是供电方式不同。
如果单从设计方便来说,AD202无疑更方便,它只需要直流15V 供电,而AD204则需要一个非隔离的外部时钟AD246来供电。
但是,考虑到系统监测对象的多通道性、低功耗性和更高带宽的需求以及成本,采用AD204加上AD246的方案就显得更好些。
图4为隔离放大电路原理图。
R1和R2的配比实现衰减功能,R6实现比例的精确调节,R3、R4和R5实现了调零功能。
此外,在现场运行中,还必须使这部分电路尽量靠近信号源,以避免环境噪声影响信号电平,增大测量时的信噪比。
3 滤波电路设计3.1 模拟滤波器的实现 低通滤波器传统上由无源器件构成,如电阻和电容。
当设计高通或带通滤波时,也可能需要电感。
现在,当需要单极点滤波器,或滤波器的带宽位于高于运放允许最高频率的范围时,无源滤波器仍被用在滤波器的设计中。
除了这两种情况之外,滤波器的实现主要是由运放、电容和电阻构成的。
对于有源滤波器,它利用1个运放、1~3个电阻和1~2个电容来实现1~2个极点。
有源滤波器非常大的一个优势就是提供了级间的隔离,这是因为利用了运放的高输入阻抗和低输出阻抗的优点。
在通常情况下,滤波器的阶数是由输入和运放反馈回路上的电容数目决定的。
在各种有源滤波器的拓扑中,Sallen 2Key 和双极点多路反馈拓扑用得比较广。
而对于状态变量拓扑滤波器来说,它由两个级联的积分器和一个加法器组成[5],图5所示。
在s 域,我们知道积分器的特性可以简单地用ω0/s 来表示,为了说明原理,设特征频率ω0=1,积分器特性就简化为1/s 。
根据图5,可以得出:B =sLH =sB =s 2L图4 隔离放大电路设计原理图图5 状态变量拓扑滤波器H =I -B -L我们把H 和B 用积分器特性替代,可以得到:L /I =1/(s 2+s +1)这是经典的归一化的低通滤波器响应。
因为B =sL ,H =s 2L ,则B /I =s/(s 2+s +1)和H/I =s 2/(s 2+s +1)这是经典的带通和高通滤波器响应。
很明显,一个滤波器同时提供了低通、带通和高通输出。
在设计的时候就可以通过搭建,使ω0≠1和使加法器的反馈因子不等于1来实现各种实际的滤波器。
理论上可以通过级联多个积分环节来实现高阶滤波。
一些集成电路滤波器用了这种方法,但是这会产生一些缺点。
在设计这类滤波器的时候,必须计算高阶多项式的系数值。
另外,一连串的积分器也会引起系统不稳定。
所以,通常在设计的时候选用单独的两阶节,这样就可以分别处理特征频率ω0和品质因数Q 。
3.2 基于Sallen 2K ey 拓扑的设计方案及结果理论上抗混叠滤波器是要求锐截止的,用有源网络和集成电路可以实现这样的锐截止滤波器。
然而,在涉及功能强大但廉价的数字信号处理器的应用中,这些连续时间滤波器在整个模拟信号的离散时间处理中可能认为是一个系统中耗资的主要部分。
对于基于工控机和数据采集卡的系统中,由于通常是多通道采样,所以实现多个锐截止滤波器也是很昂贵和困难的,并且如果系统要与可变采样率一起工作,那么还要求可调节滤波器。
再者,锐截止模拟滤波器一般都有严重的非线性相位响应,尤其是在通带边缘上。
因此我们希望除掉这个连续时间滤波器,或是简化对它们的要求[6]。
图6 采用过采样的A/D 转换以简化滤波器 解决这个问题的一条途径是采用采样过的A /D 转换,以简化连续时间抗混叠滤波器,如图6所示。
Q N 记作在实施抗混叠滤波之后最后保留下来的最高频率分量,首先用一个很简单的抗混叠滤波器,它有一个在M ΩN 显著衰减但渐渐截止的特性。
接着在比2ΩN 高得多的采样率,比如M ΩN 下实现连续/离散的转换,转换之后再将采样率降低M 倍,这其中包含锐截止的抗混叠滤波在离散时间域的实现。
这样,后续的离散时间处理就能在低的采样率下完成,以使计算量最小。
另外,全部锐截止的滤波都能在离散时间系统中完成,而且仅要求名义上的连续时间滤波。
因为离散时间FIR 滤波器可以有真正的线性相位,这样就有可能采用这种过采样途径来实现抗混叠滤波而实际上没有相位失真。
在不仅需要保留频谱,而且也需要保留波形的情况下,这是有显著优势的。
根据电能质量国家标准中对谐波测量仪器的要求,A 级仪器频率范围是要求测到50次谐波,也就是0~2500Hz 。
本系统的频率范围以A 级为标准,所以抗混叠滤波器的高端截止频率应该为2.5kHz ,并且在频带宽度内特性曲线应尽可能平坦,当频率高于该截止频率时应尽可能快的衰减。
如果要保证2.5kHz 频率以内的信号不受影响。
就应让78f 1(f 1为被测信号的基频)频率以上的信号衰减到30%以下[7]。
巴特沃兹滤波器作为迄今为止用得最多的滤波器。