毕业设计 基于FPGA的FIR数字滤波器设计
基于FPGA的FIR数字滤波器设计
1、F PGA技术简介现场可编程门阵列FPGA是80年代末开始使用的大规模可编程数字IC器件，它充分利用EDA技术进行器件的开发与应用。
用户借助于计算机不仅能自行设计自己的专用集成电路芯片，还可在计算机上进行功能仿真和时序仿真，及时发现问题，调整电路，改进设计方案。
这样，设计者不必动手搭接电路、调试验证，只需短时间内在计算机上操作即可设计出与实际系统相差无几的理想电路。
而且，FPGA器件采用标准化结构，体积小、集成度高、功耗低、速度快，可无限次反复编程，因此成为科研产品开发及其小型化的首选器件，其应用极为广泛。
3.1 FPGA工作原理FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。
FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。
FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。
3.2 FIR滤波器特点1）采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。
2）FPGA可做其它全定制或半定制ASIC电路的中试样片。
3）FPGA内部有丰富的触发器和I/O引脚。
电子科大毕设——基于FPGA的FIR滤波器的设计(第三章)
第3章 基于FPGA 设计FIR 滤波器在前面几章讨论了基于FPGA 设计FIR 滤波器的相关原理及其相关的基础知识。
在本章中将针对前面提到的原理和方法进行进一步的应用和组合。
3.1 指标的确定在本文的设计中，所确定的指标如下：(1) 带宽100MHZ ，最小阻带衰减-35db ，带内波动小于2db 。
(2) 综合仿真。
(3) 设计出满足上述性能指标并且所需资源最少的FIR 滤波器。
(4) 阶数：22。
3.2 设计思路将输入信号的每一位通过四个延时器后，以每位信号的4个引出点作为选择控制端，选择出己经算好的系数，每一位信号选取存储器中的不同位上的数值，达到乘法移位的功能，并送到累加器。
累加器将8位信号选择出的8个数据累加后输出，得到滤波结果。
为了充分利用FPGA 中四输入查找表的电路结构，采用每8节为滤波器的一个基本单元.对于64节滤波器的设计，采用8个基本滤波单元。
3.2.1 FIR 滤波器的基本算法（1） 加法器的设计加法器是数字系统中最常用的运算电路，其他运算电路如减法器、乘法器和除法器等都可以利用加法器来实现，在本设计的中也大量的使用到了加法器。
一个基本N 位二进制加法器/减法器由N 个加法器组成。
每个加法器都执行如下的布尔方程[19]：k x =k s XOR k y y XOR k k k k c y x c ⊕⊕= (3.1)进位位按如下方法计算：1+k c =(k x AND k y ) OR (k x AND k c ) OR (k y AND k c )=(k x k y )+(k x k c )+(k y k c ) (3.2) 最简单的加法器结构称为并行加法，如图 3.4所示，是位串行格式的。
图3.4并行加法器在quartusII中提供宏模块lpm_add_sub来构造加法器和减法器。
表3.1列出了lpm add_sum 的基本逻辑参数[19]。
（2）乘法器的设计乘法器是构成DSP系统的基本部件，也是FIR数字滤波器的基本运算。
基于FPGA的高速FIR数字滤波器的设计
基于FPGA的高速FIR数字滤波器的设计目前FIR的实现办法主要有3种：利用单片通用数字滤波器、器件和可编程规律器件实现。
单片通用数字滤波器用法便利，但因为字长和阶数的规格较少，不能彻低满足实际需要。
用法DSP器件实现虽然容易，但因为程序挨次执行，执行速度必定不快。
有着规整的内部规律阵列和丰盛的连线资源，特殊适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好。
但长久以来，FPGA向来被用于系统规律或时序控制上，很少有信号处理方面的应用，其缘由主要是由于在FPGA中缺乏实现乘法运算的有效结构。
本文利用FPGA乘累加的迅速算法，可以设计出高速的FIR数字滤波器，使FPGA在数字信号处理方面有了长足的进展。
2 Matlab设计滤波器参数
利用Matlab为设计FIR滤波器提供的工具箱，挑选滤波器类型为低通FIR，设计办法为窗口法，阶数为16，窗口类型为Hamming，Beta为0.5，Fs为8.6 kHz，FC为3.4 kHz，导出的滤波器系数如下：
3 迅速FIR滤波器算法的基本原理
(1) 分布式算法
分布式算法在完成乘加功能时是通过将各输入数据每一对应位产生的部分积预先相加形成相应的部分积，然后再对各部分积举行累加得到终于结果。
对于一个N(N为偶数)阶线性相位FIR数字滤波器，输出可由式(1)表示：
(2) 乘法器设计
高性能乘法器是实现高性能的FIR运算的关键，分析乘法器的运算过
第1页共6页。
基于FPGA的FIR滤波器设计
FIR滤波器设计1项目背景1.1FIR和IIR滤波器FIR（Finite Impulse Response）Filter：有限冲激响应滤波器，又称为非递归线性滤波器。
FIR滤波器，顾名思义，其脉冲响应由有限个采样值构成。
长度（抽头数）为N、阶数为N−1的FIR系统的转移函数、差分方程和单位冲激响应分别如下列三式所示。
图510IIR（Infinite Impulse Response）Filter：无限冲激响应滤波器，又称为递归线性滤波器。
FIR相对与IIR来说，具有如下的优点：可以具备线性相位特性线性相位的概念：如果滤波器的N个实值系数为对称或者反对称结构，该滤波器具有线性相位。
W(n)=±W(N−1−n)W(n)=±W(N−1−n)线性相位的特性：通过线性相位滤波器的信号的所有频率部分具有相同的延迟量。
易于设计但FIR也有自身的缺点：同样指标的滤波器，FIR需要更多的参数，即实现时消耗更多的计算单元，产生更大的延迟。
1.2FIR滤波器的原理信号通过一个FIR滤波器其实就是信号与FIR滤波器的系数进行卷积（即乘累加）的过程。
我们以一个简单信号模型为例，了解一下FIR波形器的原理。
现在有三组信号，分别是：信号1：低频信号，即在时域上变化慢的信号，其输入先后为11112222。
信号2：直流信号，其输入先后为1111111。
信号3：高频信号，即在时域上变化快的信号，其输入先后为12121212。
简单的滤波器模型低通滤波器：11信号1与低通滤波器进行卷积运算，其结果再除以2，得到如下数据：111 1.5222。
可以看到，低频信号经过低通滤波器后，各个点仍然保持了其形状，而且在1变成2时，还变平缓了。
信号2与低通滤波器进行卷积运算，其结果再除以2，得到如下数据：1111111。
可以看到，直流信号与输入的信号完成相同。
信号3与低通滤波器进行卷积运算，其结果再除以2，得到如下数据：1.5 1.5 1.5 1.5 1.5 1.51.5。
基于FPGA的FIR数字滤波器设计说明
毕业论文设计题目基于FPGA的FIR数字滤波器设计摘要FIR（Finite Impulse Response，FIR）数字滤波器被大量的运用因为其良好的特性属于数字信号处理的基本模块之一。
在工程实践中，我们对信号处理的实时性和灵活性有很高的要求，而己有的一些软件和硬件实现方式则难以同时达到这两方面的要求。
本文研究了基于FPGA的FIR数字低通滤波器的设计及实现，其主要工作如下:(1)以FIR数字滤波器的基本理论为依据，在MATLAB上通过等波纹逼近法计算得出滤波系数，并分析其幅频、相频特性判断是否满足要求。
(2)在FPGA的设计中，采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用Verilog语言和原理图输入两种设计技术进行了各个功能模块的设计，并用MATLAB、QuartusII软件进行了仿真。
最终完成了FIR数字滤波器的系统设计。
(3)将设计的64阶的FIR低通滤波器下载FPGA(EP2C5T114C8N)芯片中后，用示波器观察到设计结果符合要求，证明了所设计的FIR数字滤波器功能正确。
且其结果也表明了FPGA来实现FIR滤波器，既具有实时性，又有一定的灵活性。
关键词：FIR数字滤波器；MATLAB；可编程逻辑器件；模块化算法Abstractthe FIR digital filter is used form any practical applications for its g ood linear phase character, and it provide an important function in digital signal processing design. In engineering practice, there is always a real-time and flexible requirement for signal processing. However, software and hardware techniques available for implementation are difficult to meet the demand for the two aspects in the same time.(1) With the basic theory of FIR digital filters for basis, In MATLAB th rough corrugated approximation method such as calculated filter coefficient , and analyzes the amplitude frequency, phase frequency characteristics det ermine whether meet the requirements.(2) In the FPGA design, the arrangement, modular design thought, the fil ter will be divided into multiple function module, the use of language and Verilog principle chart input two design technology of each function module design, with MATLAB, QuartusII software simulation. Eventually completed t he FIR digital filters system design.(3) Download the 64 order of the design of the low FIR filter into FPGA (EP2C5T114C8N) chip, with an oscilloscope to observe the design result acc ords with a requirement, Show the design of FIR digital filters function co rrectly. And the results also show that the FPGA to achieve FIR filter, hasboth the real-time property, also has the certain flexibility.Keywords:FIR digital filters; MATLAB; Programmable logic device; Modular al gorithm目录第一章研究的背景和意义 ................................................ - 1 -1.1 课题的研究背景.................................................. - 1 -1.2 国外的研究现状.................................................. - 1 -1.3 研究思路........................................................ - 1 -第二章 FIR 数字滤波器 ................................................. - 2 -2.1 数字滤波器概述.................................................. - 2 -2.2 数字滤波器的性能指标............................................. - 3 -2.3 数字滤波器系统结构............................................... - 5 -2.4 线性相位特性..................................................... - 5 -2.5 FIR滤波器的基本结构............................................. - 7 -2.5.1 直接型..................................................... - 7 -2.5.2 级联型.................................................... - 8 -2.5.3 线性相位型结构............................................. - 8 -2.5.4 频率采样型............................................... - 10 - 第三章 FIR数字滤波器设计与仿真........................................ - 11 -3.1 利用MATLAB计算FIR滤波系数..................................... - 11 -3.1.1 emez函数的最优化法...................................... - 11 -3.1.2 量化与量化误差量.......................................... - 15 -3.2 FIR滤波器的各模块设计......................................... - 17 -3.2.1 带噪声信号发生器的设计.................................... - 18 -3.2.2 位移寄存器（延时）、一级求和的设计....................... - 19 -3.2.3 滤波系数模块............................................. - 20 -3.2.4 二级求和与结尾处理模块................................... - 21 - 第四章系统调试 ...................................................... - 24 -4.1 EP2C5T114C8N最小系统电路图.................................... - 24 -4.2 DAC0832原理及电路图............................................ - 24 -4.3 系统调试及结果................................................. - 25 - 结论................................................................. - 27 -致 28第一章研究的背景和意义1.1 课题的研究背景在信号处理领域中，人们在进行信号处理时对速度的要求越来越高。
基于FPGA的FIR滤波器设计书
基于FPGA的FIR滤波器设计书1 概述我们学生通过这次的课设深入理解和消化了基本理论、进一步提高综合应用能力并且锻炼独立解决问题的能力，我们将《数字信号处理》、《集成电路原理与应用》和《FPGA 系统设计与应用》几门课程融合在一起综合应用设计一个实用的数字FIR 滤波器。
本报告中首先讲解了这次设计的具体内容，以及所要求的数字 FIR 滤波器的技术指标。
然后，数字滤波器的一些设计方法，并具体确定我这次设计所用的设计方案。
滤波器在matlab 中的设计方法应用。
通过matlab 得到所需滤波器的具体参数h（n），然后用这些所设计的参数，通过Quartus ii 工具编程具体实现滤波器功能。
这次滤波器实现过程中，用到以下小模块：延时器，加法器，乘法器，减法器。
2 课程设计要求及注意事项1．设计过程以小组为单位，各组设一个组长，负责组织和协调本小组的讨论、任务分工等；2．设计过程必须在本组内独立完成，不得跨组参考或抄袭，避免方案出现雷同；3．设计书一律采用专用报告纸，用统一封面装订；4．课程设计原则上在3 周内做完；5．最后一周周五进行优秀设计方案评选，在各组推选代表进行方案介绍的基础上，推选出2-3 个优秀设计方案。
6．学有余力的学生在完成必做设计内容的基础上，可对内容进一步展开设计，以提高综合应用能力，锻炼独立解决问题的能力。
3 课程设计内容3.1 课程设计题目及要求3.1.1 设计题目：基于 FPGA 的 FIR 滤波器设计3.1.2 设计要求利用所学知识，采用MATLAB 和FPGA 相结合完成FIR 滤波器的设计仿真。
采用直接法或分布式算法实现FIR 数字滤波器，了解两种算法的优缺点，选择其中一种算法，得出用它来实现FIR 滤波器的硬件结构，对其实现方式进行研究，分别采用合适的方法来设计，最后利用FPGA 器件实现FIR 数字滤波器的硬件电路，并用Matlab 对实现的结果进行仿真分析。
设计指标：1）类型：FIR 低通2）系统采样频率：Fs=10KHz；3）输入序列位宽为8 位的有符号数（最高位为符号位）；4）输出结果保留8 位5）窗口类型为 kaiser 窗，β=0.5； 6）滤波器长度为N=16；3.2 数字滤波器简介及结构3.2.1 简介 滤波器是用来进行频率选择或频率分辨操作的线性时不变系统的通称。
基于FPGA的FIR数字滤波器的设计
毕业设计（论文）任务书基于FPGA的FIR数字滤波器的设计摘要在现代电子系统中，FIR数字滤波器以其良好的线性特性被广泛使用，属于数字信号处理的基本模块之一。
在工程实践中，往往要求对信号处理要有实时性和灵活性，而己有的一些软件和硬件实现方式则难以同时达到这两方面的要求。
随着可编程逻辑器件和FDA技术的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR 滤波器。
本文对基于FPGA的FIR数字滤波器实现进行了研究。
主要工作如下:(1)以FIR数字滤波器的基本理论为依据，使用分布式算法为滤波器的硬件实现算法，并对其进行了详细的讨论。
针对分布式算法中查找表规模过大的缺点，采用多块查找表和OBC编码方式使得硬件规模极大的减小。
(2)在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言和原理图输入两种设计技术进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。
(3)最后给出了采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例，用QuartusII软件进行了仿真，并对仿真结果进行了分析，证明所设计的FIR数字滤波器功能正确。
仿真结果表明，本论文设计的滤波器硬件规模较小，采样率达到了8.8MHz。
同时只要将查找表进行相应的改动，就能分别实现低通、高通、带通FIR滤波器，体现了设计的灵活性。
关键词：FIR数字滤波器；FPGA；分布式算法；OBC编码；查找表Design of the FIR Digital Filter Based on FPGAAbstractIn the modern electrical system，the FIR digital filter is used form any practical applications for its good linear phase character, and it provide an important function in digital signal processing design. In engineering practice, there is always a real-time and flexible requirement for signal processing. However, software and hardware techniques available for implementation are difficult to meet the demand for the two aspects in the same time. Along with the development of PLD device and EDA technology, more and more electrical engineers use FPGA to implement FIR filter, as it not only meet the real-time requirement, but also has some flexibility.In this paper, a method to implement the FIR filter using FPGA is proposed. The work mainly as follow:(1) According to the basic theory of FIR filters, a scheme of hardware implementation is worked out using distributed arithmetic algorithm. As the scale of the LUT in the distributed arithmetic algorithm is so large, the thesis reduces it with the use of multiple coefficient memory banks.(2) From the clew of implementing a top-down stratified, modular design, the thesis describes the hard ware design of all functional modules and the FIR system with the VHDL and schematic diagram design methods.(3) At last, a sixteen-tapped low-pass FIR filter is taken as an example, and the simulation design carried out using QuartusII. And analyzed the result, and it proved that the function of the design is correct.The result of the simulation indicates that the scale of the design is small, and the sample rate of the FIR filter can reach 8.8MHZ.Modifying the LUT can realize the low-pass, high-pass and band-pass FIR filters respectively, and incarnates the flexibility of the design.Key words:FIR digital filter;FPGA;Distributed Arithmetic;Offset-Binary Coding；LUT目录毕业设计（论文）任务书 (I)摘要............................................................................................................................... I I Abstract. (III)第1章绪论 (1)1.1 本课题的研究意义和应用背景 (1)1.2 国内外的研究现状 (1)1.3 研究思路 (3)1.4 本论文的主要内容和主要工作 (4)第2章FIR数字滤波器简介 (5)2.1 FIR数字滤波器 (5)2.1.1 数字滤波器的概述 (5)2.1.2 FIR滤波器的原理 (6)2.1.3 FIR滤波器的基本结构 (7)2.1.4 线性相位FIR数字滤波器的系统结构 (7)2.1.5 FIR数字滤波器的设计方法 (8)2.2 实现FIR数字滤波器的硬件算法——分布式算法 (10)2.2.1 分布式算法 (10)2.2.2 分布式算法的优化 (12)第3章EDA技术和可编程逻辑器件 (17)3.1 EDA技术 (18)3.2 EDA技术的主要内容 (18)3.2.1 大规模可编程器件 (18)3.2.2 硬件描述语言VHDL (19)3.3 基于EDA技术的“自顶向下”的设计方法 (21)3.4 基于EDA技术的电子电路设计流程 (21)3.5 可编程逻辑器件 (23)3.5.1 可编程逻辑器件简介 (23)3.5.2 使用FPGA器件进行开发的优点 (24)3.5.3 FPGA设计的开发流程 (25)3.6 FLEX10K系列芯片介绍 (26)3.6.1 FLEX10k的结构 (27)3.6.2 FLEX10K系列器件的特点 (28)3.7 开发工具QuartusII介绍 (28)第4章FIR滤波器的设计与仿真 (29)4.1 FIR滤波器的模块划分 (29)4.1.1 滤波器模块的划分 (29)4.1.2 方案确定 (29)4.2 FIR滤波器各模块功能的实现 (30)4.2.1 控制模块 (30)4.2.2 输入模块 (31)4.2.3 乘累加模块 (33)4.2.4 锁存模块 (35)4.2.5 顶层设计 (35)4.3 FIR数字滤波器的系统设计 (36)4.4 FIR滤波器的综合 (44)4.4.1 数字系统综合概述 (44)4.4.2 本设计的综合 (44)4.5 FIR滤波器各模块的仿真 (46)4.5.1 控制模块的仿真 (46)4.5.2 输入模块时序仿真 (47)4.5.3 乘累加模块时序仿真 (50)4.5.4 锁存模块时序仿真 (53)第5章结束语 (51)5.1 总结 (51)5.2 展望 (51)参考文献 (68)致谢 (70)附录 (I)第1章绪论1.1本课题的研究意义和应用背景几乎在所有的工程技术领域中都会涉及到信号的处理问题，其信号表现形式有电、磁、机械以及热、光、声等。
基于FPGA的FIR滤波器设计
基于FPGA 的FIR 滤波器设计一 、设计目的为了帮助学生深入理解和消化基本理论、进一步提高综合应用能力并且锻炼独立解决问题的能力，我们将《数字信号处理》、《集成电路原理与应用》和《《FPGA 系统设计与应用》几门课程融合在一起开设的FPGA 综合实验课程设计。
本次完成的是利用FPGA 来完成FIR 滤波器的设计、程序设计和实验调试任务。
二、设计要求（1）基本要求利用所学知识，采用VHDL 语言完成FIR 滤波器的设计仿真。
要求用VHDL 编程设计底层文件，顶层文件可任意（可用原理图方式或文本方式）；完成仿真文件（包括MATLAB 和QUARTUSII 两种仿真）并对其结果比较。
具体设计指标如下： （1）采样频率S F =80KHz ； （2）截止频率KHz F C 10=；（3）输入序列为10位（最高位为符号位）； （4）窗口类型为kaiser 窗，β=0.5 ； （5）滤波器长度为16 ； （6）输出结果保留10位。
（2）提高部分根据所学知识，设计出一个具有频率控制功能DDS ，要求输出频率分别为10KHz 和100KHz ，将输出的两路数字信号进行叠加，并通过所设计的FIR 滤波器进行滤波，将滤波输出的数字信号通过D/A 转换电路输出波形，并用示波器观察输出波形，并完成测试结果分析。
结构框图如图1-1所示。
图2-1 整体结构框图三、设计原理3.1 FIR 滤波器由线性系统理论可知，在某种适度条件下，输入到线性系统的一个冲击完全可以表征系统。
当我们处理有限的离散数据时，线形系统的响应（包括对冲击的响应）也是有限的。
若线性系统仅是一个空间滤波器，则通过简单地观察它对冲击的响应，我们就可以完全确定该滤波器。
通过这种方式确定的滤波器称为有限冲击响应（FIR)滤波器。
3.2 线性FIR 滤波器原理FIR 滤波器响应（简称FIR ）系统的单位脉冲响应()h n 为有限长序列，系统函数()H z 在有限z 平面上不存在极点，其运算结构中不存在反馈支路，即没有环路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
学士论文基于FPGA的FIR数字滤波器设计摘要随着公元的第二十一个世纪的到来，今天我们进入了一个科技日新月异的时代。
在现代电子数字系统中，滤波器都以一个不可缺少的身份出现。
其中，FIR数字滤波器又以其良好的线性特性被广泛和有针对性的大量使用。
众所周知，灵活性和实时性是工程实践中对数字信号处理的基本要求。
在以往使用的各种滤波器技术中，不难发现有许许多多的问题。
但是，随着现代计算机技术在滤波问题上的飞跃，派生出一个全新的分支——数字滤波器。
利用可编程逻辑器件和EDA技术，使用FPGA来实现FIR滤波器，可以同时兼顾实时性和灵活性。
基于FPGA的FIR数字滤波器的研究势在必行。
本论文讨论基于FPGA的FIR数字滤波器设计，针对该毕业设计要做的基本工作有如下几点：（一）掌握有限冲击响应FIR（Finite Impulse Response，FIR）的基本结构，研究现有的实现方法。
对各种方案和步骤进行比较和论证分析，然后针对目前FIR数字滤波器需要的特点，速度快和硬件规模小，作为指导思想进行设计计算。
（二）基于硬件FPGA的特点，利用Matlab软件以及窗函数法设计滤波器。
对整个FPGA元件，计划采用模块化、层次化设计思想，从而对各个部分功能进行更为详细的理解和分工设计。
最终FIR数字滤波器的设计语言选择VHDL硬件编程语言。
（三）设计中的软件仿真使用Altera公司的综合性PLD开发软件Quartus II，并且利用Matlab工具进行对比仿真，在仿真的过程中，对比证明，本论文设计的滤波器的技术指标已经全部达标。
关键词：数字滤波器Matlab 可编程逻辑元件模块化算法Based On FPGA Design Of FIR Digital FiltersMajor：Electronic And Information Engineering Department（Information Engineering）AbstractAs we have entered the twenty first century，our technology is changing continuously with the times. In the modern electronic digital systems，filters are indispensable. Among them，the FIR digital filters are widely used with the excellent linear characteristic. As is well-known to us all，flexibility and real-time quality are the basic requirements in digital signal processing of engineering practice. Since we have used a variety of filter technology in the past，it is not difficult for us to find many problems in it. Moreover，with the development of modern computer technology in filter，a new branch - digital filter has derived. We make use of the programmable logic devices and EDA technology，together with the FPGA to design the FIR filter，which is real-time and flexible. In a nutshell，it is imperative to do the research in the FIR digital filters based on the technology of FPGA.This thesis is focused on the design of the FIR digital filters based on the technology of FPGA. Several points are worth mentioning here:(1)To understand and master the basic structure of the limited shock Response FIR (Finite Impulse Response，FIR)，research existing realization method，to use various solutions to compare and analyze the steps and demonstrations; then，to do the self design and correction concerning the characteristics of the present FIR digital filters，that is，fast in speed and small scale in hardware.(2) To design FIR filter based on the characteristics of FPGA hardware. In the design process，ready to use of Matlab software and window function method design filter. As far as the whole FPGA components are concerned，we plan to carry on the modularized and hierarchic design，in order to have a more detailed understanding of the function of each part and make a division of design. Eventually，FIR digital filters will adopt the VHDL hardware programming language.(3) To adopt the comprehensive PLD development software Quartus II of the Altera company in the design of the software simulation. And we will use of the Matlab tools for the simulation 。
In the simulation process，contrast our filter technology index whether you have all the standards，and filtering whether the result is ideal.Keywords: digital filter，Matlab，programmable logic devices，Modular Algorithm目录1绪论 (1)1.1本课题研究意义 (1)1.2国内外研究现状分析 (1)1.3研究思路 (1)1.4相关概念说明 (1)2 FIR数字滤波器的设计方法 (3)2.1理论部分 (3)2.1.1引言 (3)2.1.2 FIR数字滤波器的基础 (3)2.1.3数字滤波器的设计原理 (5)2.1.4 FIR数字滤波器的理论计算方式与参数转换思想: (6)2.1.5 Matlab直接FDAtool设计方式解析 (11)2.1.6 FDAtool设计模板及设计结果图 (14)2.2程序分析部分 (15)2.2.1 FPGA 可编程逻辑元件介绍 (15)2.2.2 QuartusⅡ及Verilog HDL介绍 (16)2.2.3实际滤波器程序设计（11阶FIR数字滤波器） (17)2.2.4.VerilogHDL的实现 (18)3滤波器仿真滤波 (26)3.1设置混合信号 (26)3.2设置仿真参数 (29)3.3 仿真总结 (31)4 总结与展望 (31)4.1 设计成果总结 (31)4.2 设计心得 (32)参考文献 (32)致谢 (33)1绪论1.1本课题研究意义在现代通信信号处理领域中，随着各种精密计算和快速计算的发展对信号处理的实时性、快速性的要求越来越高。
以往的模拟滤波器无法克服电压漂移、温度漂移和噪声等问题，从而带来了许多误差和不稳定因素。
而数字滤波器具有稳定性高、精度高、设计灵活、实现方便等突出优点。
FPGA元器件在高速并行处理和数据传输中有独特优势，FPGA正在前端信号处理中越来越多地代替ASIC和DSP。
我们需要的就是这种设计周期短，功能密度高，重组时间短的元器件。
本文在FPGA元器件的基础上，实现现代FIR数字滤波器功能。
并且研究多种快速的FIR数字滤波器的理论设计思想和程序设计方法。
1.2国内外研究现状分析1985年XilinX公司生产出了第一块FPGA元器件，由于它有着集成度高、方便易用、开发和上市周期短的绝对优势，使得FPGA器件在数字设计和电子生产中得到迅速普及和应用，发展潜力十分巨大。
现在FPGA已经发展到可以利用硬件乘加器、片内储存器、逻辑单元、流水处理技术等特有的硬件结构，高速完成FFT 、FIR 、复数乘加、卷积、三角函数以及矩阵运算等数字信号处理。
这样可以完成信号处理的主要技术，如中频采样、参数估计、自适应滤波、脉冲压缩、自适应波束形成和旁瓣对消等。
1.3研究思路通过对目前数字滤波器的几种实现方法的简单分析，本文认为基于FPGA的数字滤波器具有许多优点，本文考虑到信息技术的发展对于数字滤波器的要求越来越高，而目前FIR数字滤波器的性能还不完善，于是选择了基于FPGA的数字滤波器作为主要研究内容，通常滤波器在进行数据处理时用到了卷积运算，在设计中的解决这些乘法运算的思路是将它们转换成加减法，这是目前解决乘法运算的主流思想。
设计初期在Matlab下对滤波器原理进行证明包括（零极点图、时域和频域分析图等），分析FIR数字滤波器的多种理论设计思想和窗函数选择方法，在设计后期对FIR数字滤波器的小数乘法问题进行单独论证。
然后对分析出来的问题进行论证和解决，最后在QUARTUSⅡ中进行仿真验证。