第五章 中央处理器解析
合集下载
计算机原理-第五章中央处理器PPT课件
2021/3/12
计算机工作原理示意图
所
有
微 操
控 制 信
作 .号
产
.
， 送
生 .机
部 件
.
内 各
.
部 件
12
§5.2 机器指令的周期划分与控制信号
5.2.1 指令执行分析
取指令，第一阶段 第二阶段 取操作数，第三阶段 执行指令，第四阶段
2021/3/12
13
5.2.2 指令执行周期
通常将一条指令从取出到执行完成需要的时间称为指令周期。
2021/3/12
1
2021/3/12
图9－1 单总线CPU的结构
2
一、运算器及内总线
运算器主要由各种寄存器、移位器和ALU组成。它是具体负责对数 据进行加工处理的部件。
1。通用寄存器组（GR）
通用的含义是指寄存器的功能有多种用途，它可作为ALU的累加器、 变址寄存器、地址指针、指令计数器、数据缓冲器等，用于存放操作数 （包括源操作数、目的操作数）、运算结果、中间结果和各种地址信息 等。现代计算机的CPU都采用通用寄存器组结构并且是双端口的。
信号源
2021/3/12
时序信号发生器
脉冲
节拍电位 机器周期
9
机器周期 节拍电位
时钟脉冲
2021/3/12
…… …
… …
10
微操作产生部件根据设计思想的不同，可分为三种控制器：
（１）组合逻辑控制器：用组合逻辑电路的设计方法来设计微操作产 生
部件。 （２）ＰＬＡ控制器：用PLA（可编程逻辑阵列）电路实现。 （３）微程序控制器：用程序设计的方法来设计微操作产生部件，称
地址译码器对指令的寻址方式字段、地址字段进行译码，提供操作数 的地址信息。
计算机组成原理教案(第五章)
(1) I1: ADD R1，R2，R3 ； I2: SUB R4，R1，R5 ；
3.联合控制方式
此为同步控制和异步控制相结合的方式。 情况（1） 大部分操作序列安排在固定的机器周 期中，对某些 时间难以确定的操作则以执行部件的“回答”信号作为本次操 作的结束； 情况（2） 机器周期的节拍脉冲数固定，但是各条指令周期的 机器周期数不固定。
5.4 微程序控制器
5.4.1 微命令和微操作
控 制 字 段 判别测试字段
下地址字段
按照控制字段的编码方法不同，水平型微指令又分为三种：
I. 全水平型(不译法)微指令 II. 字段译码法水平型微指令 III. 直接和译码相混合的水平型微指令。
2.垂直型微指令
微指令中设置微操作码字段，采用微操作码编译法，由 微操作码规定微指令的功能 ，称为垂直型微指令。
下面举4条垂直型微指令的微指令格式加以说明。设微指 令字长为16位，微操作码3位。
(1)寄存器-寄存器传送型微指令 (2)运算控制型微指令
(3)访问主存微指令 (4)
3.水平型微指令与垂直型微指令的比较
(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微 指令则较差。
(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间 长。
5.8.3 流水线中的主要问题
流水过程中通常会出现以下三种相关冲突，使流水线断流。
1. 资源相关
资源相关是指多条指令进入流水线后在同一机器时钟周 期内争用同一个功能部件所发生的冲突。
2. 数据相关
在一个程序中，如果必须等前一条指令执行完毕后，才能 执行后一条指令，那么这两条指令就是数据相关的。
5.8 流水CPU
5.8.1 并行处理技术
计算机组成原理 第五章 中央处理器
6
主编 薛胜军教授
计算机组成原理
第五章 中央处理器
5）地址寄存器(AR，Address Register) 地址寄存器用来保存当前CPU所访问的内存单元的地 址。由于在内存和CPU之间存在着操作速度上的差别， 所以必须使用地址寄存器来保持地址信息，直到内存的 读／写操作完成为止。当CPU和内存进行信息交换，即 CPU向主存储器存／取数据时，或者CPU从主存中读出 指令时，都要使用地址寄存器和缓冲寄存器。同样若将 外围设备的设备地址作为像内存的地址单元那样来看待， 则当CPU和外围设备交换信息时可同样使用地址寄存器 和缓冲寄存器。地址寄存器的结构和缓冲寄存器、指令 寄存器一样，通常使用单纯的寄存器结构。信息的存入 一般采用电位—脉冲式，电位输入端对应数据信息位， 脉冲输入端对应控制信号，在控制信号作用下，瞬时地 将信息打入寄存器。
1）程序计数器(PC，Program Counter) 程序计数器(PC)就是能够具体指出下一条指令的地址的部件，又称作 指令计数器。在程序开始执行前，必须将它的起始地址，即程序的第一条 指令所在的内存单元地址(程序入口)送入PC，此时PC的内容即是从内存 提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容， 以便使其保持总是将要执行的下一条指令的地址。由于大多数指令都是按 顺序来执行的，所以修改的过程通常只是简单地对PC加1。但是，当遇到 转移指令时，后继指令的地址(即PC的内容)必须从指令寄存器中的地址字 段取得。在这种情况下，下一条从内存取出的指令将由转移指令来规定。
9
主编 薛胜军教授
计算机组成原理
第五章 中央处理器
4)状态标志寄存器 状态标志寄存器用来保存由算术指令和逻辑指令运行 或测试的结果而建立的各种条件码内容，如运算结果进位 标志(C)，运算结果溢出标志(V)，运算结果为零标志(Z)， 运算结果为负标志(N)，等等。这些标志位通常分别由1位 触发器保存。除此之外，状态标志寄存器还用来保存中断 和系统工作状态等信息，以便CPU和系统能及时了解机 器运行状态和程序运行状态。 运算器的主要作用是：
主编 薛胜军教授
计算机组成原理
第五章 中央处理器
5）地址寄存器(AR，Address Register) 地址寄存器用来保存当前CPU所访问的内存单元的地 址。由于在内存和CPU之间存在着操作速度上的差别， 所以必须使用地址寄存器来保持地址信息，直到内存的 读／写操作完成为止。当CPU和内存进行信息交换，即 CPU向主存储器存／取数据时，或者CPU从主存中读出 指令时，都要使用地址寄存器和缓冲寄存器。同样若将 外围设备的设备地址作为像内存的地址单元那样来看待， 则当CPU和外围设备交换信息时可同样使用地址寄存器 和缓冲寄存器。地址寄存器的结构和缓冲寄存器、指令 寄存器一样，通常使用单纯的寄存器结构。信息的存入 一般采用电位—脉冲式，电位输入端对应数据信息位， 脉冲输入端对应控制信号，在控制信号作用下，瞬时地 将信息打入寄存器。
1）程序计数器(PC，Program Counter) 程序计数器(PC)就是能够具体指出下一条指令的地址的部件，又称作 指令计数器。在程序开始执行前，必须将它的起始地址，即程序的第一条 指令所在的内存单元地址(程序入口)送入PC，此时PC的内容即是从内存 提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容， 以便使其保持总是将要执行的下一条指令的地址。由于大多数指令都是按 顺序来执行的，所以修改的过程通常只是简单地对PC加1。但是，当遇到 转移指令时，后继指令的地址(即PC的内容)必须从指令寄存器中的地址字 段取得。在这种情况下，下一条从内存取出的指令将由转移指令来规定。
9
主编 薛胜军教授
计算机组成原理
第五章 中央处理器
4)状态标志寄存器 状态标志寄存器用来保存由算术指令和逻辑指令运行 或测试的结果而建立的各种条件码内容，如运算结果进位 标志(C)，运算结果溢出标志(V)，运算结果为零标志(Z)， 运算结果为负标志(N)，等等。这些标志位通常分别由1位 触发器保存。除此之外，状态标志寄存器还用来保存中断 和系统工作状态等信息，以便CPU和系统能及时了解机 器运行状态和程序运行状态。 运算器的主要作用是：
cpu工作原理ppt课件
·（ M） IR
·IR操 作码译码，识别MOV指令
整理ppt
15
在第二个CPU周期，CPU根据译码结果， 进行指令所要求的操作。
具体操作如下： ·送控制信号到ALU ·ALU响应控制信号，将R1的内容送入R0
整理ppt
16
二、LAD指令的指令周期
LAD指令是一条RS指令，其指令周期需3 个CPU周期。各周期的具体操作如下：
对于CPU周期，可以规定其为固定长度， 也可以采用不固定长度。
我们后面的讨论都建立在：假定CPU周期 是固定长度，并以读取一个指令字的时间 作为一个CPU周期。
整理ppt
13
5.2.2 典型指令的指令周期 设有一段程序： 101 MOV R0，R1 ；（R1）→ R0 102 LAD R1，6 ；（6）→ R1 103 ADD R1，R2 ；（R1）+（R2）→ R2 104 STO R2，（R3） 105 JMP 101 ；无条件转移到101单元 106 AND R1，R3
整理ppt
9
根据设计方法不同，操作控制器可分为三 种类型：
①时序逻辑型
采用时序逻辑电路设计实现操作控制器。 这种控制器称为硬布线控制器。
②存储逻辑型
采用存储逻辑设计实现操作控制器。这 种控制器称为微程序控制器。
整理ppt
10
5.2 指令周期
5.2.1 基本概念 .指令周期：取出并执行一条指令的时间。 ·CPU周期：又称为机器周期，若干个CPU 周期构成一个指令周期。常用 访问一次内存所花的时间来规 定CPU周期。 ·时钟周期：又称为T周期，若干个时钟周期构成 一个CPU周期。它是处理操作的最小 时间单位。
D
&
&
王道计组第五章中央处理器思维导图脑图
CU发出一个微命令，可完成对应微操作 一个节拍内可以并行完成多个“相容的”微操作 同一个微操作可能在不同指令的不同阶段被使用 不同指令的执行周期所需节拍数各不相同。为了简化设计，选择定长的机器周 期，以可能出现的最大节拍数为准（通常以访存所需节拍数作为参考） 若实际所需节拍数较少，可将微操作安排在机器周期末尾几个节拍上进行
处理取指周期、间址周期、中断周期的微指令序列通常是公用的。执行周期的微 指令序列各不相同
工作原理
取指周期的微指令序列固定从#0 开始存放。执行周期的微指令序列的存放根据指 令操作码确定
程序vs微程序﹔指令vs微指令;主存储器vs控制器存储器(CM);MAR vs CMAR;MDR vsCMDR;PCvs uPC;lR vs ulR
1.后一相关指令暂停一周期 2.资源重复配置：数据存储器+指令存储器
解决办法
1.结构因素（资源冲突）
数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的 情况，则这两条指令即为数据相关
1.把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关 问题消失后再继续执行。可分为硬件阻塞(stall)和软件插入“NOP”两种方法。
取指周期
将MAR所指主存中的内容经数据总线送入MDR，记做M(MAR)→MDR
将MDR中的内容（此时是指令）送入IR，记做：(MDR)→IR
CU发出控制信号，形成下一条指令地址，记做(PC)+1→PC
垂直型微指令
微指令的格式
优点：微指令短，简单，规整，便于编写微程序
缺点：微程序长，执行速度慢，工作效率低
在垂直型基础上增加一些不太复杂的并行操作 微指令较短，仍便于编写；微程序也不长，执行速度加快
处理取指周期、间址周期、中断周期的微指令序列通常是公用的。执行周期的微 指令序列各不相同
工作原理
取指周期的微指令序列固定从#0 开始存放。执行周期的微指令序列的存放根据指 令操作码确定
程序vs微程序﹔指令vs微指令;主存储器vs控制器存储器(CM);MAR vs CMAR;MDR vsCMDR;PCvs uPC;lR vs ulR
1.后一相关指令暂停一周期 2.资源重复配置：数据存储器+指令存储器
解决办法
1.结构因素（资源冲突）
数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的 情况，则这两条指令即为数据相关
1.把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关 问题消失后再继续执行。可分为硬件阻塞(stall)和软件插入“NOP”两种方法。
取指周期
将MAR所指主存中的内容经数据总线送入MDR，记做M(MAR)→MDR
将MDR中的内容（此时是指令）送入IR，记做：(MDR)→IR
CU发出控制信号，形成下一条指令地址，记做(PC)+1→PC
垂直型微指令
微指令的格式
优点：微指令短，简单，规整，便于编写微程序
缺点：微程序长，执行速度慢，工作效率低
在垂直型基础上增加一些不太复杂的并行操作 微指令较短，仍便于编写；微程序也不长，执行速度加快
第5章 5.4-5.8中央处理器(白中英)
控制字段 1 2 27 28 29 下址字段 35
PC-B# B-AR
Ai#
J1#
微指令格式的类型
（2）垂直型微指令 控制字段采用完全编码的方法，将一套微命令代码 化构成微指令。就像计算机机器指令一样，它由微 操作码、源地址和目标地址以及其他附带信息构成 垂直型微指令和机器指令一样分成多种类型的微指 令，所有微指令构成一个微指令系统。 主要特点：微指令字采用短格式，每条微指令只能 控制一二个微操作，并行控制能力差。但由于微指 令和机器指令格式相类似，对于用户来说，垂直型 微指令比较直观，容易掌握和便于使用。微指令字 短，减少了横向控制存储器的容量；但微程序长， 影响了执行的速度。
字段2 操作控制
…
P字段
下一微地址 顺序控制
图5.26 字段直接编译法
优点：微指令字长适中，译码器不庞大，能实现并行操作，速度较快。
分段原则:
2. 微地址的形成方法
微地址包括微程序的入口地址和后继地址。 微地址的形成方法： ①计数器的方式
②多路转移的方式
2、后继微地址形成方法 1)计数器方式
在微程序控制器中设置一个微程序计数器MPC，取代微地 址寄存器。MPC的作用类似 PC。
2)多路转移方式 [下址字段方式（断定方式）] 一条微指令具有多个转移分支的能力称为多路转移。在多路 转移方式中后继微地址的产生： 当微程序不产生分支时，后继微地址直接由微指令的顺序控 制字段给出； 当微程序出现分支时，有若干“后选”微地址可供选择：即 按顺序控制字段的“判别测试”标志和“状态条件”信息来选择 其中一个微地址。 “状态条件”有n位标志，可实现微程序2的n次方路转移，涉 及微地址寄存器的n位 。
顺序执行微指令时， 后继微地址由现行微地址加上一个增量来产生。 非顺序执行微指令时， 必须通过执行转移微指令，把一个新的微地址送给MPC。
PC-B# B-AR
Ai#
J1#
微指令格式的类型
（2）垂直型微指令 控制字段采用完全编码的方法，将一套微命令代码 化构成微指令。就像计算机机器指令一样，它由微 操作码、源地址和目标地址以及其他附带信息构成 垂直型微指令和机器指令一样分成多种类型的微指 令，所有微指令构成一个微指令系统。 主要特点：微指令字采用短格式，每条微指令只能 控制一二个微操作，并行控制能力差。但由于微指 令和机器指令格式相类似，对于用户来说，垂直型 微指令比较直观，容易掌握和便于使用。微指令字 短，减少了横向控制存储器的容量；但微程序长， 影响了执行的速度。
字段2 操作控制
…
P字段
下一微地址 顺序控制
图5.26 字段直接编译法
优点：微指令字长适中，译码器不庞大，能实现并行操作，速度较快。
分段原则:
2. 微地址的形成方法
微地址包括微程序的入口地址和后继地址。 微地址的形成方法： ①计数器的方式
②多路转移的方式
2、后继微地址形成方法 1)计数器方式
在微程序控制器中设置一个微程序计数器MPC，取代微地 址寄存器。MPC的作用类似 PC。
2)多路转移方式 [下址字段方式（断定方式）] 一条微指令具有多个转移分支的能力称为多路转移。在多路 转移方式中后继微地址的产生： 当微程序不产生分支时，后继微地址直接由微指令的顺序控 制字段给出； 当微程序出现分支时，有若干“后选”微地址可供选择：即 按顺序控制字段的“判别测试”标志和“状态条件”信息来选择 其中一个微地址。 “状态条件”有n位标志，可实现微程序2的n次方路转移，涉 及微地址寄存器的n位 。
顺序执行微指令时， 后继微地址由现行微地址加上一个增量来产生。 非顺序执行微指令时， 必须通过执行转移微指令，把一个新的微地址送给MPC。
计算机组成原理第5章 中央处理器
19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微
计算机组成原理 第五章中央处理器53PPT课件
❖ 指令指针IP的功能相当于一般机器的程序计 数器PC，但是IP要与代码分段寄存器CS相 配合才能形成真正的物理地址。
❖ 状态寄存器PSW由九个标志位组成，以反映 操作结果的某些状态或机器运行状态。
17
5.6.1 Intel 8088 CPU
❖ 四个16位的段寄存器，用来存放主存段地址 (代码段CS，数据段DS，堆栈段SS，附加段 ES)。 通过把某个段寄存器左移4位低位补零 后与16位偏移地址相加的方法可形成20位长 度的实际地址，从而可使主存具有一兆字节 (2的20次方=1M)的寻址能力。
第五章 中央处理器
5.5 硬连线控制器
整体概述Hale Waihona Puke 概述一点击此处输入
相关文本内容
概述二
点击此处输入
相关文本内容
概述三
点击此处输入
相关文本内容
2
1 基本思想
(1)实现方法 ❖ 通过逻辑电路直接连线而产生的，又
称为组合逻辑控制方式 (2)设计目标 ❖ 使用最少元件（复杂的树形网络） ❖ 速度最高
3
1 基本思想
7
第五章 中央处理器
5.6 传统CPU
8
1 M68000CPU
❖M6800CPU的逻辑框图如下：
9
1 M68000CPU
❖ 比较典型的单总线结构的微理器。 ❖ M6800CPU是一种8位微处理器，采用单一的5V电
源。时钟脉冲采用两相(φ1，φ2)，主频为1MHz，由 外面加入CPU。 ❖ M6800的CPU主要包括：
(1)定点运算，包括整数计算和有效 地址的计算；
(2)浮点运算； (3)可变长运算，包括十进制算术运
算和字符串操作。
22
5.6.2 IBM 370 系列 CPU
❖ 状态寄存器PSW由九个标志位组成，以反映 操作结果的某些状态或机器运行状态。
17
5.6.1 Intel 8088 CPU
❖ 四个16位的段寄存器，用来存放主存段地址 (代码段CS，数据段DS，堆栈段SS，附加段 ES)。 通过把某个段寄存器左移4位低位补零 后与16位偏移地址相加的方法可形成20位长 度的实际地址，从而可使主存具有一兆字节 (2的20次方=1M)的寻址能力。
第五章 中央处理器
5.5 硬连线控制器
整体概述Hale Waihona Puke 概述一点击此处输入
相关文本内容
概述二
点击此处输入
相关文本内容
概述三
点击此处输入
相关文本内容
2
1 基本思想
(1)实现方法 ❖ 通过逻辑电路直接连线而产生的，又
称为组合逻辑控制方式 (2)设计目标 ❖ 使用最少元件（复杂的树形网络） ❖ 速度最高
3
1 基本思想
7
第五章 中央处理器
5.6 传统CPU
8
1 M68000CPU
❖M6800CPU的逻辑框图如下：
9
1 M68000CPU
❖ 比较典型的单总线结构的微理器。 ❖ M6800CPU是一种8位微处理器，采用单一的5V电
源。时钟脉冲采用两相(φ1，φ2)，主频为1MHz，由 外面加入CPU。 ❖ M6800的CPU主要包括：
(1)定点运算，包括整数计算和有效 地址的计算；
(2)浮点运算； (3)可变长运算，包括十进制算术运
算和字符串操作。
22
5.6.2 IBM 370 系列 CPU
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ch 5: CPU - Datapath and Control 中央处理器：数据通路和控制器
第一讲 单周期数据通路的设计 第二讲 单周期控制器的设计 第三讲 多周期处理器的设计（自学） 第四讲 微程序控制原理与异常处理
1
第一讲 单周期数据通路的设计
主要内容
°CPU的功能及其与计算机性能的关系 °数据通路的位置 °单周期数据通路的设计
➢读取某一主存单元的内容，并将其装入某个寄存器（取指， 取数） ➢把一个数据从某个寄存器存入给定的主存单元中（存结果） ➢把一个数据从某个寄存器送到另一个寄存器或者ALU（取数，存结果） ➢进行算术或逻辑运算（PC+1，计算地址，运算）
°操作功能的形式化描述 描述语言称为寄存器传送语言RTL (Register Transfer Language) 本章所用的RTL规定如下： （1）用R[r]表示寄存器r的内容； （2）用M[addr]表示主存单元addr的内容； （3）传送方向用“←”表示，传送源在右，传送目的在左； （4）对于程序计数器PC，直接用PC表示其内容。 例如，R[$8] ← M[R[$9]+4]的含义是： 将寄存器$9的内容加4得到的内存地址中的内容送寄存器$8中。
Control
Memory
Input
DDataatpaaptahth
Output
°什么是数据通路（DataPath）? • 指令执行过程中，数据所经过的路径，以及路径中的部件。它是指令 的执行部件。
°控制器（Control）的功能是什么？ • 对指令进行译码，生成指令对应的控制信号，控制数据通路的动作。 能对执行部件发出控制信号，是指令的控制部件。
falling edge
cycle time
rising edge
°最简单的状态单元（回顾：数字逻辑电路课程内容）：
• D触发器：一个时钟输入、一个状态输入、一个状态输出
Back
9
存储元件中何时状态被改变？
这期间D的变化不影响Q
1
0
0
1
Q总是在clock-to-Q后跟着D变化
( Latch Prop - 锁存延迟 )
2
CPU功能及其与计算机性能的关系
°CPU执行指令的过程（回顾）
- 取指令 - PC+“1”送PC
取指 阶段
- 指令译码
- 进行主存地址运算 - 取操作数 - 进行算术 / 逻辑运算 - 存结果 - 以上每步都需检测“异常”，若有则
自动切换到异常处理程序
指
令
译码 和
执 行
执行 阶段
过 程
- 检测是否有“中断”请求，有则转中断处理
6
数据通路的基本结构
°数据通路由两类元件组成
• 组合逻辑元件（也称操作元件）
• 时序逻辑元件（也称状态元件，存储元件）
°元件间的连接方式 • 总线连接方式
搬数据
• 分散连接方式 °数据通路如何构成？
数据运算
• 由“操作元件”和“存储元件”通过总线方式 或分散方式连接而成
存数据
°数据通路的功能是什么？
ALU
Back
B 32
32
Result ➢ 无定时：所有输入到达后，经过一 定的逻辑门延时，输出端改变，并
Zero
保持到下次改变，不需要时钟信号
来定时
8
状态元件：时序逻辑电路
°状态元件（存储元件）的特点： • 具有存储功能，在时钟控制下输入被写到电路中，直到下个时钟到达 • 输入端状态由时钟决定何时被写入，输出端状态随时可以读出
°定时方式：规定信号何时写入状态元件或何时从状态元件读出 • 边沿触发（edge-triggered）方式： - 状态单元中的值只在时钟边沿改变。每个时钟周期改变一次。 • 上升沿（rising edge） 触发：在时钟正跳变时进行读/写。 • 下降沿（falling edge）触发：在时钟负跳变时进行读/写。
°寄存器组（Register File）：32个寄存器 • 两个读口（组合逻辑操作）：busA和 busB分别由RA和RB给出地址。地址RA 或RB有效后，经一个“取数时间 (AccessTime)”，busA和busB有效。 • 一个写口（时序逻辑操作）：写使能为1 的情况下，时钟边沿到来时，busW上的 值开始被写入RW指定的寄存器中。
B
Carry
3
32
out7
加法器需要什
多路选择器
Select
么控制信号?
(MUX)
A 32 B 32
MUX
32 Y
何时要用到adder, ALU, MUX or Decoder?
组合逻辑元件的特点：
算逻部件 (ALU)
ALUctr
A 32
➢ 其输出只取决于当前的输入。即： 若输入一样，则其输出也一样
°CPU的实现与计算机性能的关系
• 计算机性能(程序执行快慢)由三个关键因素决定（回顾）
- 指令数目、CPI、时钟周期
– 指令数目由编译器和ISA决定
– 时钟周期和CPI由CPU的实现以及其他因素来决定
因此，CPU的设计与实现非常重要！它直接影响计算机的性能。
3
组成指令功能的四种基本操作
°每条指令的功能总是由以下四种基本操作来实现：
• 数据通路的功能和实现 - 操作元件（组合逻辑部件） - 状态 / 存储元件（时序逻辑部件）
• 数据通路的定时 °选择MIPS指令集的一个子集作为CPU的实现目标
• 下条指令地址计算与取指令部件 • R型指令的数据通路 • 访存指令的数据通路 • 立即数运算指令的数据通路 • 分支和跳转指令的数据通路 °综合所有指令的数据通路
切记：状态单元的输入信息总是在一个时钟边沿到达后的“Clk-toQ”时才被写入到单元中，此时的输出才反映新的状态值
数据通路中的状态元件有两种：寄存器(组) + 存储器
10
存储元件: 寄存器和寄存器组
°寄存器（Register） • 有一个写使能（Write Enable-WE）信号 WE=0: 时钟边沿到来时，输出不变 WE=1: 时钟边沿到来时，输出变为输入 • 若每个时钟边沿都写入，则不需WE信号
4
CPU基本组成原理图
指令寄存器----IR 程序计数器---PC
执行部件 CPU 由 执行部件 和 控制部件组成
控制部件
控制器 主要由 指令译码器 和 控 制信号形成部件 组成
CPU 包含 数据通路(执行部件) 和 控制器（控制部件）
5
数据通路在计算机组成结构中的位置
°计算机的五大组成部分：
CPU
• 进行数据传送、处理和存储
数据通路功能示意图
因此，数据通路是由操作元件和存储元件通过总线方式或
分散方式连接而成的进行数据传送、处理和存储的路径。
7
操作元件：组合逻辑电路
控制信号
CarryIn
°ቤተ መጻሕፍቲ ባይዱ码器
Decoder
Adder
°加法器 (Adder)
A
32
32 Sum
(Decoder)
out0 out1 out2
第一讲 单周期数据通路的设计 第二讲 单周期控制器的设计 第三讲 多周期处理器的设计（自学） 第四讲 微程序控制原理与异常处理
1
第一讲 单周期数据通路的设计
主要内容
°CPU的功能及其与计算机性能的关系 °数据通路的位置 °单周期数据通路的设计
➢读取某一主存单元的内容，并将其装入某个寄存器（取指， 取数） ➢把一个数据从某个寄存器存入给定的主存单元中（存结果） ➢把一个数据从某个寄存器送到另一个寄存器或者ALU（取数，存结果） ➢进行算术或逻辑运算（PC+1，计算地址，运算）
°操作功能的形式化描述 描述语言称为寄存器传送语言RTL (Register Transfer Language) 本章所用的RTL规定如下： （1）用R[r]表示寄存器r的内容； （2）用M[addr]表示主存单元addr的内容； （3）传送方向用“←”表示，传送源在右，传送目的在左； （4）对于程序计数器PC，直接用PC表示其内容。 例如，R[$8] ← M[R[$9]+4]的含义是： 将寄存器$9的内容加4得到的内存地址中的内容送寄存器$8中。
Control
Memory
Input
DDataatpaaptahth
Output
°什么是数据通路（DataPath）? • 指令执行过程中，数据所经过的路径，以及路径中的部件。它是指令 的执行部件。
°控制器（Control）的功能是什么？ • 对指令进行译码，生成指令对应的控制信号，控制数据通路的动作。 能对执行部件发出控制信号，是指令的控制部件。
falling edge
cycle time
rising edge
°最简单的状态单元（回顾：数字逻辑电路课程内容）：
• D触发器：一个时钟输入、一个状态输入、一个状态输出
Back
9
存储元件中何时状态被改变？
这期间D的变化不影响Q
1
0
0
1
Q总是在clock-to-Q后跟着D变化
( Latch Prop - 锁存延迟 )
2
CPU功能及其与计算机性能的关系
°CPU执行指令的过程（回顾）
- 取指令 - PC+“1”送PC
取指 阶段
- 指令译码
- 进行主存地址运算 - 取操作数 - 进行算术 / 逻辑运算 - 存结果 - 以上每步都需检测“异常”，若有则
自动切换到异常处理程序
指
令
译码 和
执 行
执行 阶段
过 程
- 检测是否有“中断”请求，有则转中断处理
6
数据通路的基本结构
°数据通路由两类元件组成
• 组合逻辑元件（也称操作元件）
• 时序逻辑元件（也称状态元件，存储元件）
°元件间的连接方式 • 总线连接方式
搬数据
• 分散连接方式 °数据通路如何构成？
数据运算
• 由“操作元件”和“存储元件”通过总线方式 或分散方式连接而成
存数据
°数据通路的功能是什么？
ALU
Back
B 32
32
Result ➢ 无定时：所有输入到达后，经过一 定的逻辑门延时，输出端改变，并
Zero
保持到下次改变，不需要时钟信号
来定时
8
状态元件：时序逻辑电路
°状态元件（存储元件）的特点： • 具有存储功能，在时钟控制下输入被写到电路中，直到下个时钟到达 • 输入端状态由时钟决定何时被写入，输出端状态随时可以读出
°定时方式：规定信号何时写入状态元件或何时从状态元件读出 • 边沿触发（edge-triggered）方式： - 状态单元中的值只在时钟边沿改变。每个时钟周期改变一次。 • 上升沿（rising edge） 触发：在时钟正跳变时进行读/写。 • 下降沿（falling edge）触发：在时钟负跳变时进行读/写。
°寄存器组（Register File）：32个寄存器 • 两个读口（组合逻辑操作）：busA和 busB分别由RA和RB给出地址。地址RA 或RB有效后，经一个“取数时间 (AccessTime)”，busA和busB有效。 • 一个写口（时序逻辑操作）：写使能为1 的情况下，时钟边沿到来时，busW上的 值开始被写入RW指定的寄存器中。
B
Carry
3
32
out7
加法器需要什
多路选择器
Select
么控制信号?
(MUX)
A 32 B 32
MUX
32 Y
何时要用到adder, ALU, MUX or Decoder?
组合逻辑元件的特点：
算逻部件 (ALU)
ALUctr
A 32
➢ 其输出只取决于当前的输入。即： 若输入一样，则其输出也一样
°CPU的实现与计算机性能的关系
• 计算机性能(程序执行快慢)由三个关键因素决定（回顾）
- 指令数目、CPI、时钟周期
– 指令数目由编译器和ISA决定
– 时钟周期和CPI由CPU的实现以及其他因素来决定
因此，CPU的设计与实现非常重要！它直接影响计算机的性能。
3
组成指令功能的四种基本操作
°每条指令的功能总是由以下四种基本操作来实现：
• 数据通路的功能和实现 - 操作元件（组合逻辑部件） - 状态 / 存储元件（时序逻辑部件）
• 数据通路的定时 °选择MIPS指令集的一个子集作为CPU的实现目标
• 下条指令地址计算与取指令部件 • R型指令的数据通路 • 访存指令的数据通路 • 立即数运算指令的数据通路 • 分支和跳转指令的数据通路 °综合所有指令的数据通路
切记：状态单元的输入信息总是在一个时钟边沿到达后的“Clk-toQ”时才被写入到单元中，此时的输出才反映新的状态值
数据通路中的状态元件有两种：寄存器(组) + 存储器
10
存储元件: 寄存器和寄存器组
°寄存器（Register） • 有一个写使能（Write Enable-WE）信号 WE=0: 时钟边沿到来时，输出不变 WE=1: 时钟边沿到来时，输出变为输入 • 若每个时钟边沿都写入，则不需WE信号
4
CPU基本组成原理图
指令寄存器----IR 程序计数器---PC
执行部件 CPU 由 执行部件 和 控制部件组成
控制部件
控制器 主要由 指令译码器 和 控 制信号形成部件 组成
CPU 包含 数据通路(执行部件) 和 控制器（控制部件）
5
数据通路在计算机组成结构中的位置
°计算机的五大组成部分：
CPU
• 进行数据传送、处理和存储
数据通路功能示意图
因此，数据通路是由操作元件和存储元件通过总线方式或
分散方式连接而成的进行数据传送、处理和存储的路径。
7
操作元件：组合逻辑电路
控制信号
CarryIn
°ቤተ መጻሕፍቲ ባይዱ码器
Decoder
Adder
°加法器 (Adder)
A
32
32 Sum
(Decoder)
out0 out1 out2