数字逻辑实验分解
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能，培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门：当所有输入端都为高电平时，输出端才为高电平。
2. 或门：当至少有一个输入端为高电平时，输出端为高电平。
3. 非门：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。
三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。
（2）识别与测试与门、或门、非门、异或门。
（3）观察并记录实验现象，分析实验结果。
2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。
（2）根据真值表列出输入输出关系，画出逻辑电路图。
（3）利用逻辑门电路搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。
（2）根据电路功能，列出状态表和状态方程。
（3）利用触发器搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。
（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。
（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。
2. 实验二：（1）根据实验要求，设计组合逻辑电路。
（2）列出真值表，画出逻辑电路图。
（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。
数字逻辑实验报告解析
一、实验背景数字逻辑是电子技术与计算机科学的基础课程，它研究数字电路的设计与实现。
为了加深对数字逻辑电路的理解，我们进行了本次实验，通过实际操作和仿真，验证数字逻辑电路的理论知识，并掌握数字逻辑电路的设计与实现方法。
二、实验目的1. 理解数字逻辑电路的基本原理和组成。
2. 掌握逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法。
3. 通过实验验证数字逻辑电路的功能，提高动手能力和分析问题能力。
三、实验内容1. 逻辑门电路实验（1）实验目的：学习分析基本的逻辑门电路的工作原理，掌握与门、或门、非门等基本逻辑门电路的逻辑功能。
（2）实验步骤：①按照实验指导书的要求，连接实验电路；②根据输入信号，观察输出信号，验证逻辑门电路的逻辑功能；③记录实验结果，分析实验现象。
（3）实验结果与分析：实验结果显示，与门、或门、非门等基本逻辑门电路的逻辑功能符合预期。
通过实验，我们加深了对逻辑门电路工作原理的理解。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，验证组合逻辑电路的功能。
（2）实验步骤：①根据实验要求，设计组合逻辑电路；②按照实验指导书的要求，连接实验电路；③根据输入信号，观察输出信号，验证组合逻辑电路的功能；④记录实验结果，分析实验现象。
（3）实验结果与分析：实验结果显示，设计的组合逻辑电路功能符合预期。
通过实验，我们掌握了组合逻辑电路的设计方法，提高了逻辑思维能力。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，验证时序逻辑电路的功能。
（2）实验步骤：①根据实验要求，设计时序逻辑电路；②按照实验指导书的要求，连接实验电路；③根据输入信号，观察输出信号，验证时序逻辑电路的功能；④记录实验结果，分析实验现象。
（3）实验结果与分析：实验结果显示，设计的时序逻辑电路功能符合预期。
通过实验，我们掌握了时序逻辑电路的设计方法，提高了逻辑思维能力。
四、实验总结通过本次实验，我们完成了以下任务：1. 理解了数字逻辑电路的基本原理和组成；2. 掌握了逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法；3. 通过实验验证了数字逻辑电路的功能，提高了动手能力和分析问题能力。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识，通过对数字信号的处理和转换，实现了计算机的高效运算和各种复杂功能。
本实验旨在通过实际操作，加深对数字逻辑电路的理解和应用。
实验一：二进制加法器设计与实现在这个实验中，我们需要设计一个二进制加法器，实现两个二进制数的加法运算。
通过对二进制数的逐位相加，我们可以得到正确的结果。
首先，我们需要将两个二进制数输入到加法器中，然后通过逻辑门的组合，实现逐位相加的操作。
最后，将得到的结果输出。
实验二：数字比较器的应用在这个实验中，我们将学习数字比较器的应用。
数字比较器可以比较两个数字的大小，并输出比较结果。
通过使用数字比较器，我们可以实现各种判断和选择的功能。
比如，在一个电子秤中，通过将待测物品的重量与设定的标准重量进行比较，可以判断物品是否符合要求。
实验三：多路选择器的设计与实现在这个实验中，我们需要设计一个多路选择器，实现多个输入信号中的一路信号的选择输出。
通过使用多路选择器，我们可以实现多种条件下的信号选择，从而实现复杂的逻辑控制。
比如，在一个多功能遥控器中，通过选择不同的按钮，可以控制不同的家电设备。
实验四：时序电路的设计与实现在这个实验中，我们将学习时序电路的设计与实现。
时序电路是数字逻辑电路中的一种重要类型，通过控制时钟信号的输入和输出，实现对数据的存储和处理。
比如，在计数器中，通过时序电路的设计，可以实现对数字的逐位计数和显示。
实验五：状态机的设计与实现在这个实验中，我们将学习状态机的设计与实现。
状态机是一种特殊的时序电路，通过对输入信号和当前状态的判断，实现对输出信号和下一个状态的控制。
状态机广泛应用于各种自动控制系统中，比如电梯控制系统、交通信号灯控制系统等。
实验六：逻辑门电路的优化与设计在这个实验中，我们将学习逻辑门电路的优化与设计。
通过对逻辑门电路的布局和连接方式进行优化，可以减少电路的复杂性和功耗，提高电路的性能和可靠性。
数字逻辑实验1(1)详解
数字逻辑实验
评分情况
平时成绩30%
预习10% 实验报告10% 实验操作（现场评分）10%
操作考试统认识、基本逻辑门逻辑实验
一、实验目的
熟悉dvcc实验仪、数字万用表的使用；熟 悉TTL中、小规模集成电路的外型、管脚 和使用方法；熟悉自锁紧导线的使用。
74**64系列
DM74S64N 74F64 HD74S64P MC74F64N
数字逻辑实验
附件1 实验所用芯片详细型号
74**28系列
SN74LS28N
数字逻辑实验
1A 1 1Y 2 2A 3 2Y 4 3A 5 3Y 6 GND 7
14 VCC 13 6A
12 6Y 11 5A 10 5Y 9 4A 8 4Y
74LS04 74HC04、
74HCT04 引脚图
注 ： 图 中 A 、 (B) 为 输 入 脚 ,Y 为 输 出 脚,VCC接5V电源,GND接地
数字逻辑实验
数字逻辑实验
六、实验连线及实验结果记录
4.系统认识实验
数字逻辑实验
调节实验序 号
调整实验自 动运行快慢
单步运行某 实验
KC2、KC1、 调节“+”、
KC0
“-”按钮
停止 任意
序号
KC2、KC1、 调节“+”、
KC0
“-”按钮
停止 任意
周期
KC2、KC1、 调节“+”
KC0 运行 单步 任意
初始实验序号及实验序号 前5次变动
初始实验周期及前5次变动
观察序号为实验1的单步运 行情况，记录其LS(输入) 灯、LR（输出）灯变化情 况
连续运行某 实验
数字逻辑实验报告分工(3篇)
一、实验背景数字逻辑实验是电子工程、计算机科学与技术等相关专业学生必修的一门实践性课程。
本实验旨在帮助学生理解数字逻辑电路的基本原理，掌握数字电路的设计方法，提高动手实践能力。
为了确保实验顺利进行，现将实验分工如下：二、实验分工1. 实验组长（1）负责实验前的准备工作，包括实验设备的检查、实验材料的准备等；（2）协调实验过程中各成员的工作，确保实验顺利进行；（3）对实验结果进行汇总和分析，撰写实验报告；（4）对实验中出现的问题进行总结，提出改进措施。
2. 组员分工（1）A组- 负责实验一：基本门电路实验- 成员：A1、A2、A3A1：负责电路搭建，记录实验数据；A2：负责电路仿真，验证实验结果；A3：负责实验报告撰写，整理实验数据。
（2）B组- 负责实验二：组合逻辑电路设计- 成员：B1、B2、B3B1：负责电路设计，绘制电路图；B2：负责电路仿真，验证实验结果；B3：负责实验报告撰写，整理实验数据。
- 负责实验三：时序逻辑电路设计- 成员：C1、C2、C3C1：负责电路设计，绘制电路图；C2：负责电路仿真，验证实验结果；C3：负责实验报告撰写，整理实验数据。
（4）D组- 负责实验四：数字逻辑电路综合应用- 成员：D1、D2、D3D1：负责电路设计，绘制电路图；D2：负责电路仿真，验证实验结果；D3：负责实验报告撰写，整理实验数据。
三、实验流程1. 实验前，各组成员共同讨论实验方案，明确实验目的和任务；2. 按照实验分工，各组成员分别完成实验任务；3. 实验过程中，各组成员互相协作，确保实验顺利进行；4. 实验结束后，各组成员对实验结果进行分析，撰写实验报告。
四、实验总结通过本次数字逻辑实验，各组成员掌握了数字逻辑电路的基本原理和设计方法，提高了动手实践能力。
以下是各组实验总结：1. A组实验一：基本门电路实验，通过搭建和仿真实验电路，验证了与门、或门、非门等基本逻辑门电路的功能。
2. B组实验二：组合逻辑电路设计，通过设计组合逻辑电路，实现了逻辑加法器、译码器、数据选择器等功能。
数字逻辑专题实验-实验报告
数字逻辑电路专题实验报告——多功能数字钟设计目录一．实验目的 (3)二．设计项目实现的目标 (3)三．系统设计方案 (3)1. 系统功能模块示意图： (3)2. 功能模块说明： (3)总控电路 (3)四．测试结果及分析 (8)五．项目总结 (10)六．结束语 (10)七．参考书 (11)一．实验目的1．学会综合运用组合逻辑、时序逻辑设计数字系统电路的方法2．学会使用EDA软件（Quartus）设计调试电路的方法3．掌握FPGA（可编程逻辑器件）技术的层次化电路设计二．设计项目实现的目标设计一个数字式电子时钟。
能够显示时、分、秒，其中小时采用24时计时法，能够整点报时，报时时，按照12时计时法报时，闹钟响的次数与时间相同，电子钟与秒表的显示均由LED七段数码管显示。
系统可以手动调节时间。
三．系统设计方案1. 系统功能模块示意图：可将系统电路划分为三个模块：控制电路模块、计时模块及报时模块。
而计时模块又分为计秒模块、计分模块及计小时模块。
2. 功能模块说明：总控电路模块功能：（1）60进制BCD码计数器counter60电路原理图如下所示：clk为时钟信号输入，en和enout分别为计数使能输入和进位使能输出，用于各计时模块间的级联q0~7为计数值的BCD码输出。
说明：设计该计数器应输出两路BCD码，一路表示十位，模为6；另一路表示个位，模为10。
使用的元器件为74161四位二进制计数器及若干逻辑门，两个74161采用同步方式级联。
（2）24进制BCD码计数器counter24电路原理图如下所示：（3）校时模块adjuster电路原理图如下所示：d2_4e2线-4译码器电路：adjuster校时电路：S_CE、M_CE、H_CE分别连接秒分时计数的使能端，CLK输出连接其各计数器时钟信号输入端；EN为时钟的使能输入端，CLK1Hz为控制整个时钟的时钟信号输入，S_ENOUT、M_ENOUT连接各计数器的进位使能，SET为加一修改输入，MODE为模式切换模式输入：（1）MODE无输入,COUNTER的QA和QB为00，译码后SEL为1，74157选择器选择B1、B2、B3、B4，输出CLK、S_CE、M_CE、H_CE分别为CLK1Hz时钟信号、EN、S_ENOUT、M_ENOUT，使电路进入正常计时过程；（2）MODE输入一个脉冲，计数器加1，译码后输出SEL，S_EN，M_EN，H_EN分别为0，1，0，0，74157选择器选择A1、A2、A3、A4，输出CLK、S_CE、M_CE、H_CE 分别为SET、S_CE、M_CE、H_CE，此时输入SET脉冲即完成对秒的加1修改；（3）分钟修改与小时修改，只需分别给MODE两个脉冲和三个脉冲即可切换到所需模式下，道理与（2）中所述相同，故不再赘述。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。
（2）根据输入输出关系，设计四位加法器的逻辑电路。
（3）使用Logisim软件搭建电路，并设置输入信号。
（4）观察仿真结果，验证电路功能是否正确。
2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。
（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。
（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。
（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。
（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。
分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。
2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。
分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。
数字逻辑实验报告武大(3篇)
第1篇一、实验目的1. 理解数字逻辑的基本概念和原理；2. 掌握数字逻辑电路的基本分析方法；3. 熟悉数字电路仿真软件的使用；4. 培养实验操作能力和问题解决能力。
二、实验内容及步骤1. 实验一：组合逻辑电路设计（1）设计2选1多路选择器（MUX21）1）根据教材5.1节流程，利用Quartus II完成MUX21的文本编辑输入（MUX21.v）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，a和b分别接来自不同的时钟，输出信号接蜂鸣器；5）编译、下载和硬件测试实验，通过选择键1，控制s，可使蜂鸣器输出不同音调。
（2）设计三人表决电路1）根据教材5.1节流程，利用Quartus II完成三人表决电路的文本编辑输入（图5-36）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，ABC[2..0]分别接自键3、键2、键1；CLK接自时钟CLOCK0(256Hz)，输出信号X接D1，输出信号Y接蜂鸣器；5）编译、下载和硬件测试实验，通过按下键3、键2、键1，控制D1的亮灭。
2. 实验二：时序逻辑电路设计（1）设计‘101’序列检测器1）验证RS/D/JK/T触发器的功能；2）熟悉逻辑分析仪、字发生器的使用；3）形成原始的状态图和状态表；4）采用Mealy型同步时序逻辑电路实现序列检测器的功能；5）初始状态：A，状态1：B，状态2：C；6）状态化简（用隐含表）；7）状态编码（优先级1>2>3的顺序编码）；8）确定激励函数和输出函数，并画出逻辑电路图；9）在Ni Multisim上实现电路的仿真；10）记录实验现象，采用截屏波形的方法。
（2）设计RISC-V五级流水线CPU1）了解数字逻辑与组成原理实践教程；2）设计32位RISC-V五级流水线CPU代码；3）使用Modelsim进行仿真；4）提供项目源代码、测试数据、设计图和指令集；5）编写实验报告，包括实验目的、环境介绍、系统设计、实验步骤和结果分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
___计算机__学院___专业__1_班________组、学号姓名_______协作者______________ 教师评定_________________实验题目____________基于实验箱的数字逻辑实验_____________1.基本门电路2.组合逻辑电路3.时序逻辑电路实验报告基本门电路一、实验目的1、了解基本门电路的主要用途以及验证它们的逻辑功能。
2、学习“与或非门”有关参数的测试。
3、熟悉数字电路实验箱的使用方法。
二、实验仪器及器件1、GDUT-J-1数字电路实验箱。
2、拨码开关SI1~SI8，LED灯LD_I1～LD_I16、LD_O1～LD_O16。
3、逻辑笔，示波器，数字万用表。
4、器件：74HC00、74HC02、74HC04、74HC08、74HC32、74HC86。
三、实验原理数字电路研究的对象是电路的输入与输出之间的逻辑关系，这些逻辑关系是由逻辑门电路的组合来实现的。
门电路是数字电路的基本逻辑单元。
要实现基本逻辑运算和复合逻辑运算可用这些单元电路（门电路）进行搭建。
门电路以输入量作为条件，输出量作为结果，输入与输出量之间满足某种逻辑关系（即“与、或、非、异或”等关系）。
电路输入与输出量均为二值逻辑的1和0两种逻辑状态。
实验中用高低电平分别表示为正逻辑的1和0两种状态。
输出端的1和0两种逻辑状态可用两种方法判定：①将电路的输出端接实验仪的某一位LED，当某一位的LED灯亮时，该位输出高电平，表示逻辑“1”；LED灯不亮时，输出低电平，表示逻辑“0”。
②用逻辑笔可以测量输出端的逻辑值。
四、实验结果和数据处理（见附表）表2-1 74HC00（四2输入与非门）输入输出状态输入端输出端YA B LED（亮/灭）逻辑状态0 0 亮 10 1 亮 11 0 亮 111 1 灭074HC00的逻辑表达式：Y=BA表2-2 74HC02（四2输入或非门）输入输出状态输入端输出端YA B LED（亮/灭）逻辑状态0 0 亮 10 1 灭01 0 灭01 1 灭074HC02的逻辑表达式：Y=AB表2-3 74HC04（六组反相器）输入输出状态输入端输出端YA LED（亮/灭）逻辑状态0 亮 11 灭074HC04的逻辑表达式：Y=A表1-4 74HC08（四2输入与门）输入输出状态输入端输出端YA B LED（亮/灭）逻辑状态0 0 灭00 1 灭01 0 灭021 1 亮 174HC08的逻辑表达式：Y=AB表2-5 74HC32（四2输入或门）输入输出状态输入端输出端YA B LED（亮/灭）逻辑状态0 0 灭00 1 亮 11 0 亮 11 1 亮 174HC32的逻辑表达式：Y=A+B表2-6 74HC86（四2输入异或门）输入输出状态输入端输出端YA B LED（亮/灭）逻辑状态0 0 灭00 1 亮 11 0 亮 11 1 灭074HC86的逻辑表达式：Y=A B+A B五、结论答:学会了如何验证门电路的逻辑功能，并且检验了电箱的准确性。
了解到了各种门电路的工作性能，电箱的接线还不算很复杂，为今后的实验打下了基础。
六、问题与讨论问题:输出的LED状态和什么有关讨论结果:输出的LED状态与有效电平输入有关。
3组合逻辑电路一、实验目的1、了解全加器的工作原理及其典型的应用，并验证4位全加器功能。
2、了解和掌握数字比较器的工作原理及如何比较大小。
3、了解和掌握译码器的工作原理，并测试其逻辑功能。
4、了解和掌握编码器的工作原理，并测试其逻辑单元。
5、了解和掌握数据选择器的工作原理及逻辑功能。
二、实验仪器及器件1、GDUT-J-1数字电路实验箱。
2、器件：8-3编码器74HC148、3-8译码器74HC138、4选1数据选择器74HC153、4位数字比较器74HC85、4位全加器74HC283。
三、实验结果和数据处理（见附表）表2-7 74LS148输入输出状态控制十进制数字信号输入二进制数码输出状态输出E I I0I1I2I3I4I5I6I7A2A1A0G S E O1 X X X X X X X X 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 00 X X X X X X X 0 0 0 0 0 10 X X X X X X 0 1 0 0 1 0 10 X X X X X 0 1 1 0 1 0 0 10 X X X X 0 1 1 1 0 1 1 0 10 X X X 0 1 1 1 1 1 0 0 0 10 X X 0 1 1 1 1 1 1 0 1 0 10 X 0 1 1 1 1 1 1 1 1 0 0 10 0 1 1 1 1 1 1 1 1 1 1 0 18-3编码器74LS148的逻辑表达式：A2 = EI+ I4 + I5+ I6+ I7A1=EI+( I2I3+I4+I5) I6 I7GS=EI+ I0 I1 I2 I3 I4 I5 I6 I7E O=EII2I1I3I0I7I4I6I5表2-8 74HC138输入输出状态45使能输入数据输入 译码输出 1E2EE 3 A 2 A 1 A 0 0Y1Y2Y3Y 4Y 5Y 6Y 7Y1 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 0 X X X 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 1 1 1 1 1 1 1 0 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 011111111113-8译码器74HC138的逻辑表达式：0Y =A2+A1+A01Y =A2A1A2Y =A2A 1A03Y =A2A 1A 04Y =A 2A1A05Y =A 2A1A6Y =A 2A 1A07Y =A 2A 1A 0表2-9 74HC153输入输出状态选择输入 数据输入 输出使能输入输出S 1 S 0 1I 0 1I 1 1I 2 1I 3 1E 1Y X X X X X X 1 0 0 0 0 X X X 0 0 0 0 1 X X X 0 1 1 0 X X 0 X 0 0 1 0 X X 1 X 0 1 0 1 X 0 X X 0 0 01X1XX16 选择输入 数据输入 输出使能输入输出 S 1 S 0 1I 01I 1 1I 2 1I 31E 1Y 1 1 X X X 0 00 11XXX114选1数据选择器74HC153的逻辑表达式：1Y=1I 0S1S0+1I 1S1S 0+1I 2S 1S0+1I 3S 1S 0表2-10 74HC85输入输出状态比较输入 级联输入 输出A3 A2 A1 A0 B3 B2 B1 B0 IA>B IA=B IA<B A>B A=B A<B 1 X X X 0 X X X X X X 1 0 0 0 X X X 1 X X X X X X 0 1 0 1 1 X X 1 0 X X X X X 1 0 0 0 0 X X 0 1 X X X X X 0 1 0 1 0 1 X 1 0 0 X X X X 1 0 0 0 0 0 X 0 0 1 X X X X 0 1 0 1 1 0 1 1 1 0 0 X X X 1 0 0 0 0 1 0 0 0 1 1 X X X 0 1 0 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 1 1 0 1 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 1 1 1 1 1 1 1 X 1 X 0 1 0 4位数字比较器74HC85的逻辑表达式：gt=A33B +┐(A3⊕B3)A22B +┐(A3⊕B3) ┐(A2⊕B2)A11B +┐(A3⊕B3) ┐(A2⊕B2) ┐(A1⊕B1)A00Beq=┐(A3⊕B3)┐(A2⊕B2)┐(A1⊕B1)┐(A0⊕B0)lt=eq qt表2-11 74HC283输入输出状态Cin 4位被加数输入4位加数输入输出加法结果和进位1 A4 A3 A2 A1 B4 B3 B2 B1 COUT S4 S3 S2 S10 0 0 0 0 0 1 1 0 0 0 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 01 0 1 1 1 0 0 1 0 0 1 0 0 10 0 1 0 0 0 1 1 0 0 1 0 1 10 0 1 0 1 0 1 1 1 0 1 1 0 00 1 0 0 0 0 1 1 1 0 1 1 1 10 1 0 0 1 1 0 0 1 1 0 0 1 01 0 0 0 0 0 0 0 1 0 0 0 1 01 0 0 0 0 0 0 1 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 0 0 1 01 0 0 0 0 0 1 0 0 0 0 1 0 10 0 0 0 1 0 0 1 1 0 0 1 0 01 1 0 0 0 1 0 0 0 1 0 0 0 1思考：如增加Cin，输出结果会如何？请自行在表上增加，并验证其它取值的加法结果，填入表中。
增加Cin后,S1可能会不同,所以导致Cout,S2,S3,S4也会改变。
四位并行进位加法器74HC283的逻辑表达式：C0=A0B0+A0Cin+B0CinC1=A1B1+(A1+B1)(A0B0+A0Cin+B0Cin)C2=A2B2+(A2+B2)[A1B1+(A1+B1)(A0B0+A0Cin+B0Cin)]C3=A3B3+(A3+B3){A2B2+(A2+B2)[A1B1+(A1+B1)(A0B0+A0Cin+B0Cin)]}S1=A1⊕B1⊕CinS2=A2⊕B2⊕C1S3=A3⊕B3⊕C2S4=A4⊕B4⊕C3四、结论答:验证了编码器、译码器、4选1数据选择器、4位数字比较器、4位全加器的功能，并让我们了解到它们各自的特点与运动方式。
如4位全加器，用连续的电频输出方式验证，才能清楚地看到位数逐一增加的过程。
五、问题与讨论问题: (1)什么时候我们要考虑4位数字比较器的级联输入?讨论结果: 当输入的A和B的4位数都相等的时候,我们要考虑级联输入。
用随机的方式级联输入方式来进一步判断A和B的大小。
当级联输入是000或者101的时候,是无7效输入。
(2)当进行4位全加器的时候,我们应该注意哪些地方.讨论结果:4位全加器涉及到低位向高位的进位，所以在输出S1.S2.S3.S4的时候除了要关心A1.B1.A2.B2.A3.B3.A4.B4的数据时，也要关心从低位输入的进位,从而得到正确的输出结果.89时序逻辑电路一、实验目的1、掌握D 触发器的逻辑功能和测试方法，熟悉常用集成触发器的型号及引线排列。