半导体英文名词解释

1)Acetone 丙酮丙酮是有机溶剂的一种，分子式为CH3COCH3性质：无色，具剌激性薄荷臭味的液体用途：在FAB内的用途，主要在于黄光室内正光阻的清洗、擦拭毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量的丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、恶心、呕吐、目眩、意识不明等。

允许浓度：1000ppm2)Active Area 主动区域MOS核心区域，即源，汲，闸极区域3)AEI蚀刻后检查（1）AEI 即After Etching Inspection，在蚀刻制程光阻去除、前反光阻去除后，分别对产品实施主检或抽样检查。

（2）AEI的目的有四：提高产品良率，避免不良品外流。

达到品质的一致性和制程的重复性。

显示制程能力的指标。

防止异常扩大，节省成本（3）通常AEI检查出来的不良品，非必要时很少做修改。

因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。

生产成本增高，以及良率降低的缺点。

4）A l-Cu-Si 铝硅铜金属溅镀时所使用的原料名称，通常是称为Target，其成份为0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝1%硅．后来为了金属电荷迁移现象(Electromigration) 故渗加0.5%铜降低金属电荷迁移5）A lkaline Ions 碱金属雕子如Na+，K+，破坏氧化层完整性，增加漏电密度，减小少子寿命，引起移动电荷，影响器件稳定性。

其主要来源是：炉管的石英材料，制程气体及光阻等不纯物。

6）A lloy 合金半导体制程在蚀刻出金属连线后，必须加强Al与SiO2间interface的紧密度，故进行Alloy步骤，以450℃作用30min，增加Al与Si的紧密程度，防止Al层的剥落及减少欧姆接触的电阻值，使RC的值尽量减少。

7）A luminum 铝一种金属元素，质地坚韧而轻，有延展性，容易导电。

普遍用于半导体器件间的金属连线，但因其易引起spike及Electromigration，故实际中会在其中加入适量的Cu或Si 8）A nneal 回火又称退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。

a)激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用。

b)消除损伤：离子植入后回火是为了修复因高能加速的离子直接打入芯片而产生的损毁区（进入底材中的离子行进中将硅原子撞离原来的晶格位置，致使晶体的特性改变）。

而这种损毁区，经过回火的热处理后即可复原。

这种热处理的回火功能可利用其温度、时间差异来控制全部或局部的活化植入离子的功能c)氧化制程中的回火主要是为了降低界面态电荷，降低SiO2的晶格结构退火方式：➢炉退火➢快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)9）Angstrom 埃(Å)是一个长度单位，1Å=10-10米,其大小为1公尺的佰亿分之一，约人的头发宽度的伍拾万分之一。

此单位常用于IC制程上，表示膜层(如SiO2，POL Y，SIN‥)厚度时用10）Argon 氩气11）Arc Chamber 弧光反应室弧光反应室,事实上就是一个直流式的电浆产生器。

因为所操作的电流－对－电压的区域是在弧光电浆内。

12）APM( Ammonia , hydrogen-Peroxide Mixing )又称SC-1 ( Standard Cleaning solution - 1 )主要化学试剂是NH4OH/H2O2/D.I .water,常用比率为1：1：6。

能有效去处除无机颗粒，有机沉淀及若干金属玷污，去除颗粒能力随NH4OH增加而增加。

13）Backing Pump 辅抽泵在高真空系统中，要想很快建立我们所需的高真空，单纯靠高真空泵是不行的（因高真空泵启动时系统必须已经在低真空条件下），所以我们在系统中加入一个辅抽泵（如油泵）,先对系统建立初真空，再由高真空泵对系统建立高真空。

14）Bake, Soft bake, Hard bake烘培、软烤、预烤烘烤（Bake）:在集成电路芯片的制造过程中，将芯片置于稍高温(60ºC~250ºC)的烘箱或热板上均可谓之烘烤。

随其目的不同，可区分为软烤(Soft bake)与预烤(Hard bake)。

软烤(Soft bake) :其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片的附着力。

预烤(Hard bake):又称为蚀刻前烘烤(pre-etch bake)，主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻(wet etching)更为重要，预烤不完全常会造成过蚀刻。

15）Barrier Layer 阻障层为了防止铝合金与硅的的接触界面发生尖峰（spiking）现象，并降低彼此的接触电阻，在铝合金与硅之间加入一层称为阻障层的导体材料，常见的有Ti/TiN及TiW。

16）BB ：Bird's Beak 鸟嘴在用Si3N4作为掩膜制作field oxide时，在Si3N4覆盖区的边缘，由于氧或水气会透过Pad Oxide Layer扩散至Si-Substrate表面而形成SiO2，因此Si3N4边缘向内会产生一个鸟嘴状的氧化层，即所谓的Bird's Beak。

其大小与坡度可由改变Si3N4与Pad Oxide 的厚度比及Field Oxidation的温度与厚度来控制17）Boat 晶舟Boat原意是单木舟。

在半导体IC制造过程中，常需要用一种工具作芯片传送及加工，这种承载芯片的工具，我们称之为Boat。

一般Boat有两种材质，一是石英（Quartz），另一碳化硅（SiC）。

SiC Boat用在温度较高(Drive in)及LPSiN的场合。

SiC BoatQuartz Boat18）BOE(Buffer Oxide Etching)B. O. E.是HF与NH4F依不同比例混合而成。

6:1 BOE蚀刻即表示HF: NH4F =l:6的成份混合而成。

HF为主要的蚀刻液，NH4F则做为缓冲剂使用。

利用NH4F固定[H']的浓度，使之保持一定的蚀刻率。

HF会侵蚀玻璃及任何硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量冲洗。

19）Boundary Layer 边界层假设流体在芯片表面流速为零，则流体在层流区及芯片表面将有一个流速梯度存在，称为边界层（Boundary Layer）20）BPSG(boron-phosphor-silicate-glass)BPSG : 为硼磷硅玻璃，含有B,P元素的SiO2 , 加入B,P可以降低Flow 温度，并且P吸附一些杂质离子，流动性比较好，作为ILD的平坦化介质。

21）Breakdown Voltage 崩溃电压左图是一个典型PN二极管的电流对电压曲线，因为只有在加正向电压时才导通，但假若施加的反向电压太高且超过一特定临界值时，反向电流将急剧上升，这个现象称为电崩溃。

而使崩溃现象发生的临界电压称为崩溃电压，如图中的V BD22）Buffer Layer 缓冲层通常此层沉积于两个热膨胀系数相差较大的两层之间,缓冲两者因直接接触而产生的应力作用。

我们制程最常见的缓冲层即SiO2，它用来缓冲SiN4与Si直接接触产生的应力，从而提升Si3N4对Si表面附着能力23）C1 cleanClean的一种制程，它包括DHF(稀释HF)---APM(NH4OH-H2O2-H2O mixed)---HPM (HCl-H2O2-H2O mixed)24)Burn in预烧试验「预烧」(Burn in)为可靠性测试的一种，旨在检验出那些在使用初期即损坏的产品，而在出货前予以剔除。

预烧试验的作法，乃是将组件(产品)置于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层的外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode)提早显现出来，达到筛选、剔除「早期夭折」产品的目的。

预烧试验分为「静态预烧」(Static Burn in)与「动态预烧」(Dynamic Burn in)两种，前者在试验时，只在组件上加上额定的工作电压及消耗额定的功率。

而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际况，也较严格。

基本上，每一批产品在出货前，皆须作百分之百的预烧试验，但由于成本及交货期等因素，有些产品就只作抽样(部分)的预烧试验，通过后才货。

另外，对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行。

当然，具有高信赖度的产品，皆须通过百分之百的预烧试验25)Carrier Gas 载气用以携带一定制程反应物（液体或气体）进反应室的气体，例如用N2携带液态TEOS 进炉管，N2即可称为载气。

26)Chamber真空室，反应室专指一密闭的空间，而有特殊的用途、诸如抽真空，气体反应或金属溅镀等。

因此常需对此空间的种种外在或内在环境加以控制；例如外在粒子数(particle)、湿度等及内在温度、压力、气逞流量、粒子数等达到最佳的反应条件。

27)Channel 通道; 缝道当在MOS的闸极加上电压（PMOS为负，NMOS为正）。

则闸极下的电子或电洞会被其电场所吸引或排斥而使闸极下的区域形成一反转层(Inversion layer)。

也就是其下的半导体p-type变成N-type Si，N-type变成p-type Si，而与源极和汲极成同type ，故能导通汲极和源极。

我们就称此反转层为"通道"。

信道的长度"Channel Length"对MOS组件的参数有着极重要的影响，故我们对POL Y CD的控制需要非常谨慎28)Channel Stop Implantation 通道阻绝植入在集成电路中，各电晶体彼此间则以场氧化层（FOX）加以隔离的，因为场氧化层上方常有金属导线通过，为了防止金属层，场氧化层，底材硅产生类似NMOS 的电容效应，场氧化层下方的区域常掺有掺质浓度很高的P型层，以防止类似NMOS 的反转层在场氧化层下发生，而破坏电晶体间的隔离。

这层P型层通常称为“Channel Stop”,这层掺质是以离子植入（Implantation）的方式完成的，所以称为通道阻绝植入。

29) Chemical Mechanical Polishing 化学机械研磨法 随着用以隔离之用的场氧化层（FOX ）,CMOS 电晶体，金属层及介电层等构成IC的各个结构在芯片上建立之后，芯片的表面也将随之变得上下凸凹不平坦，致使后续制程变得更加困难。