PCB阻抗匹配总结
PCB的阻抗控制要点
浅谈PCB的阻抗控制随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。
此时，需要借助传输线理论进行分析，控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制，将引发相当大的信号反射和信号失真，导致设计失败。
常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。
阻抗控制最终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，我对这个问题有了一些粗浅的认识，愿和大家分享。
多层板的结构：为了很好地对PCB进行阻抗控制，首先要了解PCB的结构：通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制板的基础材料。
而半固化片构成所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度，但是在压制过程中其厚度会发生一些变化。
通常多层板最外面的两个介质层都是浸润层，在这两层的外面使用单独的铜箔层作为外层铜箔。
外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ（1OZ约为35um或1.4mil）三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1OZ左右。
内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。
多层板的最外层是阻焊层，就是我们常说的“绿油”，当然它也可以是黄色或者其它颜色。
阻焊层的厚度一般不太容易准确确定，在表面无铜箔的区域比有铜箔的区域要稍厚一些，但因为缺少了铜箔的厚度，所以铜箔还是显得更突出，当我们用手指触摸印制板表面时就能感觉到。
当制作某一特定厚度的印制板时，一方面要求合理地选择各种材料的参数，另一方面，半固化片最终成型厚度也会比初始厚度小一些。
下面是一个典型的6层板叠层结构：PCB的参数：不同的印制板厂，PCB的参数会有细微的差异，通过与上海嘉捷通电路板厂技术支持的沟通，得到该厂的一些参数数据：表层铜箔：可以使用的表层铜箔材料厚度有三种：12um、18um和35um。
PCB设计的阻抗控制和阻抗匹配
重要性，电路板出故障或问题的概率， 为一个电容（ 图 １ － １） 。
阻抗控制的精度就越低。
电路中信号的完整性，电路的 Ｅ Ｍ Ｉ 和
（４ ）容易造成焊锡短路，可能会增
ＥＭＣ 特性。但是随着产品的可靠性发展
加产品的成本。
和越来越受到重视，在设计时不再是
ＰＣＢ 的各层分布一般是对称的。不
简单的导线连接，必须考虑电路中信
Key words: Reliability; Characteristic Impedance; Impedance Controlling; Impedance match
CLC number: TN306
Document code:A
Article ID:1003-0107(2005)04-0029-03
４３００６８）
Huang Shuwei, Zhao Danling1
(Hubei University of Technology,
Wuhan 430068,China)
摘 要： 阻抗设计是 ＰＣＢ 可靠性设计的一个重要环节。本文从多层 ＰＣＢ 板叠层的设计原理、特性阻抗的
计算方法、严格的阻抗控制，来保证阻抗匹配，实现 Ｐ Ｃ Ｂ 的可靠性，使产品稳定的工作。
号完全相等。这就是说， 应将信号对称 别是在高频电路中，特性阻抗主要取 特性阻抗是否一致，是否匹配。因此，
地布线在内部地线层的两侧。这样做 决于连线的单位分布电容和单位分布 在 Ｐ Ｃ Ｂ 设计的可靠性设计中有两个概
的优点是容易控制阻抗和环流；缺点 电感带来的分布阻抗。理想传输线的 念是我们必须注意的。
印制电路板上导线的特性阻抗是
传输线的特性阻抗只与信号连线 电路板设计的一个重要指标，特别是
PCB布板阻抗匹配概念
阻抗匹配概念阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。
对于不同特性的电路，匹配条件是不一样的。
在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。
当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。
这种匹配条件称为共扼匹配。
阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。
大体上，阻抗匹配有两种，一种是透过改变阻抗力（lumped-circuit matching），另一种则是调整传输线的波长（transmission line matching）。
要匹配一组线路，首先把负载点的阻抗值，除以传输线的特性阻抗值来归一化，然后把数值划在史密夫图表上。
改变阻抗力把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。
如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。
重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。
调整传输线由负载点至来源点加长传输线，在图表上的圆点会沿著图中心以逆时针方向走动，直至走到电阻值为1的圆圈上，即可加电容或电感把阻抗力调整为零，完成匹配阻抗匹配则传输功率大，对于一个电源来讲，单它的内阻等于负载时，输出功率最大，此时阻抗匹配。
最大功率传输定理，如果是高频的话，就是无反射波。
对于普通的宽频放大器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即缆长可以忽略的话，就无须考虑阻抗匹配了。
阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了.反之则在传输中有能量损失。
电子设计中的PCB走线与阻抗匹配
在高频信号传输中，走线长度对阻抗 的影响较大。随着走线长度的增加， 信号的传输时间延长，导致阻抗减小 。
长度越短，阻抗越大
在低频信号传输中，走线长度对阻抗 的影响较小。较短的走线意味着信号 传输时间较短，因此阻抗较大。
走线材料对阻抗的影响
电导率高的材料具有较低的阻抗
材料的电导率决定了其导电性能，电导率越高，导电性能越好，阻抗越低。常 见的具有高电导率的材料包括铜、银等。
间距
间距决定了走线之间的隔离。适当的间距可以减少串扰 和电磁干扰，确保信号的完整性。
走线的方向与弯曲
方向
尽量保持走线的一致性，避免突然的转向和交叉 。垂直和水平方向的走线在传输高频信号时具有 不同的特性阻抗，需谨慎处理。
弯曲
避免90度直角弯曲，因为这可能导致信号反射和 失真。使用圆弧或更小的角度进行弯曲，以减少 信号损失和反射。
射频信号的阻抗匹配
总结词
射频信号的阻抗匹配对于信号的传输效率和质量至关重要，它能够减少信号的反射和能量损失。
详细描述
在射频信号传输中，阻抗不匹配会导致信号能量反射回源端，不仅降低了信号传输效率，还可能对其他电路产生 干扰。因此，在PCB设计中，需要对射频信号的走线进行精确计算和控制，以确保阻抗匹配。
减小信号衰减和延迟。
集成化与小型化
随着电子设备向集成化和小型化方 向发展，PCB走线和阻抗匹配技术 需要适应更紧凑的设计要求，提高 空间利用率。
智能优化算法
采用智能优化算法对PCB走线和阻 抗匹配进行自动优化，减少人工干 预和设计周期，提高设计效率。
THANKS
感谢观看
04 信号完整性分析
对PCB布局布线结果进行
信号完整性分析，确保信
PCB阻抗知识讲解
4.2 FA A4E1664批量生产板阻抗测试结果(12月9日)
FA
蚀ห้องสมุดไป่ตู้速 度 菲林设 计线宽
A4E1664批量生产板阻抗测试结果(12月9日)
实测线 宽
碱性蚀刻后阻抗测试数据 WF绿油后阻抗测试 阻抗平均 阻抗测试 阻抗测试 阻抗测试 阻抗测试 阻抗测试 值 最大值 最小值 平均值 最大值 最小值 99.45 100.81 96.46 90.07 91.03 89.05 98.69 100.39 95.72 88.02 88.96 87.45 99.72 101.07 96.92 87.47 89.89 86.23 102.81 103.74 101.25 88.33 89.3 87.32 97.52 100.57 91.25 85.72 87.02 83.37 100.99 102.98 98.76 92.66 93.86 91.82 97 98.03 95.96 90.01 91.51 88.5 99.92 101.36 97.67 88.34 89.21 87.52 98.23 100.34 95.33 87.88 89.4 85.96 3600mm/m 0.2150.27mm 95.78 96.93 93.88 94.8 96.33 92.94 in 0.225mm 101.09 102.07 99.57 90.34 91.91 88.23 99.31 100.29 97.99 89.97 91.38 88.62 99.96 101.73 98.2 90.28 92.37 87.41 100.02 101.29 98.45 91.15 92.48 88.48 96.8 99.06 93.61 90.65 91.42 89.5 95.53 106.45 100.66 89.17 90.08 88.59 96.66 97.42 95.37 85.77 88.78 82.64 97.87 99.35 96.46 88.87 89.95 88.11 100.34 101.24 98.94 89 89.78 88.39 从碱性蚀刻后和WF绿油后阻抗测试数据分析可知，WF后测试条阻抗减少10±3.
pcb阻抗匹配总结
pcb阻抗匹配总结
PCB阻抗匹配总结。
在PCB设计中，阻抗匹配是一个非常重要的概念。
阻抗匹配是指在电路中确保信号传输的阻抗与信号源和负载的阻抗相匹配，以最大限度地减少信号的反射和损耗。
在PCB设计中，阻抗匹配通常是为了确保高速信号的稳定传输，以及减少信号串扰和电磁干扰。
为了实现阻抗匹配，设计师通常需要考虑以下几个方面：
1. PCB材料的选择，PCB的材料会直接影响信号的传输速度和阻抗。
选择合适的PCB材料可以帮助设计师实现所需的阻抗匹配。
2. 线宽和间距，在PCB设计中，线宽和间距对于阻抗匹配至关重要。
设计师需要根据所需的阻抗值来确定线宽和间距的大小，以确保信号传输的稳定性。
3. 差分信号的阻抗匹配，在差分信号传输中，确保差分对的阻抗匹配也是非常重要的。
设计师需要特别关注差分对的布线和阻抗匹配，以减少信号的串扰和失真。
4. 地线的设计，良好的地线设计可以帮助减少信号的回流和电
磁干扰，从而提高阻抗匹配的稳定性。
总之，PCB阻抗匹配在高速电路设计中扮演着非常重要的角色。
设计师需要综合考虑材料选择、线宽和间距、差分信号和地线设计
等因素，来确保信号传输的稳定性和可靠性。
只有在阻抗匹配得当
的情况下，才能有效地减少信号的反射和损耗，从而提高电路的性
能和可靠性。
高速PCB设计中的阻抗匹配
高速PCB设计中的阻抗匹配1、阻抗匹配阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这说明全部能量都被负载吸收了。
反之则在传输中有能量损失。
在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。
PCB走线什么时候需要做阻抗匹配？不主要看频率，而关键是看信号的边沿陡峭程度，即信号的上升/下降时间，一般认为假如信号的上升/下降时间〔按10%〜90%计〕小于6倍导线延时，就是高速信号，必需留意阻抗匹配的问题。
导线延时一般取值为150ps/inch。
特征阻抗信号沿传输线传播过程当中，假如传输线上各处具有一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间阻抗。
由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来2、表示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。
特征阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗的值。
特征阻抗与PCB导线所在的板层、PCB所用的材质〔介电常数〕、走线宽度、导线与平面的距离等因素有关，与走线长度无关。
特征阻抗可以使用软件计算。
高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆，这是个大约的数字。
一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线〔差分〕为100欧姆。
常见阻抗匹配的方式1、串联终端匹配在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。
匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特3、征阻抗。
常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小改变而改变。
因此，对TTL或CMOS电路来说，不行能有十分正确的匹配电阻，只能折中考虑。
链状拓扑结构的信号网路不适合使用串联终端匹配，全部的负载必需接到传输线的末端。
串联匹配是最常用的终端匹配方法。
阻抗匹配与阻抗线线宽设置_1129.
一、阻抗匹配概念定义 :1、指信号源或者传输线跟负载之间的一种合适的搭配方式;阻抗匹配分为低频和高频两种情况讨论。
2、阻抗匹配(Impedance matching是微波电子学里的一部分,主要用于负载阻抗与激励源内部阻抗互相适配,得到最大功率输出的一种工作状态,来达至所有高频的微波信号皆能传至负载点的目的,不会有信号反射回来源点,从而提升能源效益。
我们以下例(软管送水浇花来感性认识一下阻抗匹配的功用A 、一端于手握处加压使其射出水柱,另一端接在水龙头, 。
当握管处所施压的力道恰好,而让水柱的射程正确洒落在目标区 . 如下图所示:B 、然而一旦用力过度水注射程太远,不但腾空越过目标浪费水资源。
也有可能因强力水压无处宣泄,以致往来源反弹造成软管自龙头上的挣脱 (阻抗太高 ;如下图所示:C 、反之,当握处之挤压不足以致射程太近者,则照样得不到想要的结果。
(阻抗太低 ,如下图所示; 唯有拿捏恰到好处才能符合实际需求的距离。
(阻抗匹配二、 PCB 走线的阻抗匹配与阻抗控制(1定义阻抗匹配是电路学里的重要议题,也是射频微波电路的重点。
一般的传输线都是一端接电源, 另一端接负载, 此负载可能是天线或任何具有等效阻抗 ZL 的电路。
传输线阻抗和负载阻抗达到匹配的定义, 简单说就是:Z0=ZL。
在阻抗匹配的环境中, 负载端是不会反射电波的, 换句话说, 电磁能量完全被负载吸收。
因为传输线的主要功能就是传输能量和传送电子讯号或数字数据, 一个阻抗匹配的负载和电路网络,将可确保传输到最终负载的电磁能量值能达到最大量。
(2 PCB 走线作阻抗控制的原因1:针对目前高频高速的要求,及对信号失真状况越来越高的要求,在设计 PCB 时方波信号在多层板讯号线中,其特性阻抗值必须要和电子元件的内置电子阻抗相匹配,才能保证信号的完整的传输。
2:当特性阻抗值超出公差时,所传讯号的能量将出现反射、散失、衰减或延误等劣化现象,严重时会出现错误讯号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCB阻抗匹配总结
网名：chinawei97qq: 1219658831
做硬件工程师好几年，有最初的不做阻抗，到后面认为做阻抗是PCB厂家的事情，导致设计的pcb交给pcb厂家后重新修改修改布线，影响项目进度，下面把总结写在后面，以面再犯同样的错误。
做4层板，正片工艺，这样就对做半孔工艺带来加工不方便，半孔工艺会带来价格的增加，单价增加0.05元/cm2
1.6mm厚度的4层PCB板加工，建议做阻抗设计的时候按照1.5mm厚度进行设计，剩下0.1mm厚度留给工厂作为其他工艺要求用（后制诚厚度，绿油、丝印等）。
（1）满足我们TOP层及BOTTOM层5mil线宽单端阻抗控制为55ohm，见附图一；
（2）满足差分线阻抗为100ohm，见附图二
附图二
一般是通过调整层与层之间的填充（如FR-4）的厚度来满足整个板厚及阻抗控制（单端阻抗与填充厚度及导线宽度有关）的要求。
0.5OZ的铜相当于1.2mil ，1OZ的铜相当于1.9mil 。
4层板来说，第一、第二层的厚度和第三、第四层的厚度相同，这样平衡对称有利用PCB板加工和使用，放置翘板。
采用了外层1.7mil 内层1.4mil 的填充工艺。
采用外层1OZ,内存0.5OZ 的工艺。
附图一中H1为第一层、第二层的间距为3MIL 这样第三层、第四层也为3MIL; 整板厚度为1.6mm，取1.5mm 等于 60mil 。
叠层设计的厚度为：1.7＋1.7＋1.4＋1.4＋3＋3＋47.8,大致设计以后可以参考candece下面的计算，见附图三。
具体阻抗要求
还是以工厂为准。
附图三
差分阻抗比单端阻抗还要多一个影响参数间距，和要设置Coupling Type 对线的类型，参考附图二的trace separation 中S1 参数为 6.5mil ，allegro 计算如附图四。
附图四
总结：
线径越窄、电源/地越远、隔离层的阶电常数越低，特征阻抗就越大。
（1） 在相条件下，在同一个层面，阻抗值（单端、差分）和线宽成反比；（2） 在相条件下，在同一个层面，差分阻抗值和间距成正比；
（3） 在相条件下，阻抗和板厚成反比；
（4） allergro 计算阻抗相对于Polar Si8000 这样的专业软件还是误差比
较大，由于PCB的各个厂家工艺水平的不一样，计算出来的阻抗值有一定误差。
这样就要求我们设计PCB布线是要和PCB厂家的技术人员进行沟通，以免我们设计的板子制造出来不能满足我们设计的要求。
双面板阻抗差分100，板厚1.2mm，差分阻抗100欧
（5） trace宽度和电路板的叠层决定Trace特性；
（6） Trace和参考平面间的距离对阻抗和窜扰的影响：阻抗，随距离增加而增加；窜扰，随距离增加而增加
（7） Trace的阻抗依据下面的因素：
绝缘材料的介电常数：在布线层之间是否有平面层，在平面层的存在对于布线层间的窜扰起了重要作用；
绝缘材料的厚度；
Trace的宽度和厚度；
（8） Thanks。