D触发器的设计和仿真讲解
毕业设计(论文)-PWM清零D触发器的电路仿真设计
毕业论文题目：PWM清零D触发器的电路仿真设计摘要PWM (Pulse Width Modulation)，脉冲宽度调制，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在测量、通信、功率控制与变换的许多领域中。
PWM的应用研究一直受到关注,首要的是PWM的数字化实现技术。
D触发器是一种常用的数字集成电路，它在数字PWM技术中有着广泛而重要的应用。
本论文首先对PWM技术进行了系统的介绍，基于对PWM原理的理解，对PWM中的D触发器电路进行研究，通过参数设计，对具有清零作用的D触发器电路结构进行了设计，结合集成电路EDA设计软件进行了电路仿真设计，并对结果进行了分析，实现了电路功能；同时，基于CMOS工艺，绘制了整体电路的版图。
关键词PWM；D触发器；CMOS工艺；版图AbstractPWM (Pulse Width Modulation),Pulse width modulation, is using the width of the microprocessor for analog to digital output control of a kind of very effective technology, widely used in measuring, communication and power control and transform in many areas. The application research has been a PWM, primary concern is the realization of digital technology, PWM. With microelectronics technology and power electronic technology development, the digital realization method also PWM has become the main form of PWM.D flip-flop is a kind of common digital integrated circuit, it in the digital technology has been widely PWM and important application. This paper first PWM technology is introduced, the system based on the principle of PWM, the D flip-flop PWM circuit design, research, and through the parameters of the function has cleared the trigger circuit structure D design and simulation design, and the results of the analysis and territory.KeywordsPWM; D flip-flop; CMOS technology; Layout目录摘要 (I)Abstract (II)第一章前言 (1)引言 (1)PWM技术 (1)模拟PWM技术 (1)1.2.2 数字PWM技术 (4)1.3 PWM的发展现状及应用 (6)论文的主要内容 (7)第二章 PWM触发器 (9)2.1 触发器分类 (9)2.1.1 RS触发器 (9)2.1.2 单稳态触发器 (10)施密特触发器 (11)2.2 D触发器的不同结构和不同工作方式 (13)第三章PWM清零D触发器的电路设计及仿真分析 (16)3.1 清零D触发器设计思想 (16)3.2 PWM的电路实现 (16)3.2.1 PWM清零D触发器工作原理 (16)3.2.2 PWM清零D触发器电路设计 (17)3.3 PWM清零D触发器的电路仿真 (18)第四章版图绘制 (19)4.1 版图设计规则 (19)4.1.1 DRC规则 (19)版图绘制规则 (20)4.2 电路整体版图 (21)结论 (22)参考文献 (23)附录 (24)致谢 (26)第一章前言1.1 引言脉冲宽度调制(PWM)，是英文“Pulse Width Modulation”的缩写，简称脉宽调制，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在从测量、通信到功率控制与变换的许多领域中。
D触发器及其应用说课讲解
D触发器及其应用实验八D触发器及其应用一、实验目的1．熟悉基本D触发器的功能测试；2．了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点；3．熟悉触发器的实际应用；4.了解并掌握Multisim仿真软件的使用。
二、实验设备数字实验电路箱，74LS74，导线若干，Multisim数电仿真软件。
74LS74引脚图 74LS74逻辑图三、实验原理U1A74LS74D 1D21Q5~1Q6~1CLR11CLK3~1PR4D 触发器在时钟脉冲CP 的前沿（正跳变0到1）发生翻转，触发器的次态n Q +取决于脉冲上升沿到来之前D 端的状态，即n Q +=D 。
因此，它具有置0、置1两种功能。
由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D 端的数据状态变化，不会影响触发器的输出状态。
R 和S 分别是决定触发器初始状态Q 的直接置0、置1端。
当不需要强迫置0、置1时，R 和S端都应置高电平（如接+5V 电源）。
74LS74、74LS175等均为上升沿触发的边沿触发器。
触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。
四、实验内容1.测试D 触发器的逻辑功能；2.构成异步分频器，构成2分频和4分频；3.构成同步分频器，构成2分频和4分频。
五、实验设计及实验仿真1.测试D 触发器的逻辑功能：（1）将74LS74的D S D R 端分别加低电平，观察并记录Q 端的状态；（2）令D S D R 端为高电平，D 端分别接高、低电平，用单脉冲做CP ，观察记录当CP 为0，上升，1,下降时Q 段状态的变化；（3）当D S D R 为高电平，CP=0(或CP=1)，改变D 端状态，观察Q 端的状态是否变化；（4）得到74LS74D 触发器的功能测试表：D SD RCP D N Q1 N Q 0 1 * * 0 1 1 1 1 0 * * 0 0 1 0 1 1 上升 0 0 0 1 0 1 1 上升 1 0 1 1 1 1 1 0 * 0 0 1 1 111*0 0 112.构成计时分频器，构成2分频和4分频：仿真如图所示：得到实验结果图如图所示：3.构成同步分频器，构成2分频和4分频：仿真如图所示：得到实验结果图如图所示：六、实验思考实验结束后，我们对下述电路进行了验证：完成两位竞赛抢答电路，观察抢答电路的工作情况，分析工作原理。
D触发器的设计和仿真
D触发器的设计和仿真
D触发器是数字电路中常见的一种触发器，它可以用于存储一位二进
制数据。
设计和仿真一个D触发器需要以下步骤：
1.确定D触发器的功能需求：D触发器具有一个输入端D、一个时钟
端CLK和一个输出端Q。
当CLK上升沿到来时，D触发器会将输入D的值
存储到输出Q中。
2.设计D触发器的逻辑电路：根据D触发器的功能需求，我们可以设
计逻辑电路来实现。
一种常用的实现方式是使用两个锁存器构成的锁存器
电路。
3.实现逻辑电路的布局和布线：根据设计的逻辑电路，将电路图转化
为电路布局和布线图。
这一步需要考虑电路的物理尺寸和电连接的布局。
4.进行仿真：使用电路设计软件，如TINA等，将设计的电路进行仿真。
仿真可以验证电路的功能是否符合设计需求，并找出可能存在的问题。
5.优化电路设计：根据仿真结果，对电路进行优化。
可能需要对电路
的逻辑设计进行调整，或者改进布局和布线方式，以提高电路的性能。
6.进行电路验证：在优化后，再次进行仿真验证，确保电路的功能和
性能满足设计需求。
7.进行实际制作和测试：最后，将电路进行实际制作，并进行测试。
测试可以包括输入输出波形的测量、电路的稳定性测试等等。
总结：设计和仿真一个D触发器是一个大致的流程，通过逐步优化和
测试，可以得到一个满足设计需求的D触发器电路。
在设计和仿真的过程中，需要运用逻辑电路设计原理、电路布局和布线技术，以及仿真工具等。
通过不断的实验和验证，可以不断改进和优化电路设计，以获得更好的设计结果。
数字逻辑实验— 触发器的仿真
实验五触发器的仿真一、实验内容1．用VHDL语言设计D锁存器，并进行仿真与分析；2．参看Maxplus中器件7474（边沿D触发器）的逻辑功能，用VHDL语言设计边沿触发式D触发器，并进行仿真与分析。
3．参看Maxplus中器件7476（边沿JK触发器）的逻辑功能，用VHDL语言设计边沿触发式JK触发器，并进行仿真与分析。
二、电路功能介绍及仿真1．D锁存器①用途：可以对多个输入信号进行选择。
电视机里的频道转换开关就是一个多路开关。
②逻辑框图③逻辑功能表④VHDL语言library IEEE;use IEEE.std_logic_1164.all;entity D_latch isport(EN:in STD_LOGIC;d:in STD_LOGIC;nq,q:out STD_LOGIC-- qn:out STD_LOGIC);end D_latch;architecture bvh of D_latch is signal q_s,nq_s:STD_LOGIC; beginprocess(EN,d)beginif EN='1' thenq_s<=d;elsif EN='0' thenq_s<=q_s;nq_s<=nq_s;end if;q<=q_s;nq<=nq_s;end process;end bvh;⑤仿真波形图2．边沿式D触发器（Positive-Edge-Triggered D Flip-Flops with Preset , Clear and Complementary Outputs）①逻辑框图②逻辑功能表注：↑= Positive-going Transition③VHDL语言library IEEE;use IEEE.STD_LOGIC_1164.all;entity bianyan isport(prn,d,clk,clrn:in STD_LOGIC;q,qn:out STD_LOGIC);end bianyan;architecture bhv of bianyan issignal q_s,qn_s:STD_LOGIC;beginprocess(prn,d,clk,clrn)beginif (prn='0') and (clrn='1') thenq_s<='1';qn_s<='0';elsif (prn='1') and (clrn='0') thenq_s<='0';qn_s<='1';elsif (prn='0') and (clrn='0') thenq_s<='1';qn_s<='1';elsif (clk='1' and clk'event) thenif (d='1') thenq_s<='1';qn_s<='0';elsif (d='0') thenq_s<='0';qn_s<='1';end if;elsif (prn='1') and (clrn='1') and (clk='0') thenq_s<=q_s;qn_s<=qn_s;end if;q<=q_s;qn<=qn_s;end process;end bhv;④仿真波形图2．边沿式JK触发器①逻辑框图②逻辑功能表注：↓= Transition from high to low level③VHDL语言library IEEE;use IEEE.STD_LOGIC_1164.all;entity bianyanJK isport(prn,clk,clrn,J,K:in STD_LOGIC;q,qn:out STD_LOGIC);end bianyanJK;architecture bhv of bianyanJK issignal q_s,qn_s:STD_LOGIC;beginprocess(prn,clk,clrn,J,K)beginif (prn='0') and (clrn='1') thenq_s<='1';qn_s<='0';elsif (prn='1') and (clrn='0') thenq_s<='0';qn_s<='1';elsif (prn='0') and (clrn='0') thenq_s<='1';qn_s<='1';elsif(prn='1') and (clrn='1') thenif(clk='0' and clk'event) thenif(J='0') and (K='0') thenq_s<=q_s;qn_s<=qn_s;elsif(J='0') and (K='1') thenq_s<='0';qn_s<='1';elsif(J='1') and (K='0') thenq_s<='1';qn_s<='0';elsif(J='1') and (K='1') thenq_s<=not q_s;qn_s<=not qn_s;end if;elsif clk='1' thenq_s<=q_s;qn_s<=qn_s;end if;end if;q<=q_s;qn<=qn_s;end process;end bhv;④仿真波形图。
实验二D触发器的设计和仿真
告报验实哈尔滨工程大学教务处制实验二D触发器的设计和仿真一、实验目的1、学习模拟数字电路单元的基本设计方法。
2、学习Cadence工具下电路设计的基本操作和方法。
3、学习Sprectre工具的仿真操作方法。
二、实验内容. . . .本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。
实验内容包括：完成反相器、与非门、传输门电路的设计和仿真验证；完成各个单元电路symbol的建立；利用建立的单元电路symbol完成D触发器电路的设计和仿真；分析仿真结果。
该电路设计采用上华CSMC0.5umCMOS工艺设计，工作电压5V。
三、实验步骤、登陆到UNIX系统。
1在登陆界面，输入用户名和密码，用户名和密码都为学生学号。
2、Cadence的启动。
启动Cadence软件的命令有很多，不同的启动命令可以启动不同的工具集，常用的启动命令有icfb,icca等，也可以单独启动单个工具。
3、原理图的输入。
（1）Composer的启动。
在CIW窗口新建一个单元的Schematic视图。
（2）添加器件。
在comparator schematic窗口点击Add-Instance 或者直接点i,就可以选择所需的器件。
（3）添加连线。
执行Add-Wire，将需要连接的部分用线连接起来。
（4）添加管脚。
执行Add-Pin和直接点p，弹出添加管脚界面。
（5）添加线名。
为设计中某些连线添加有意义的名称有助于在 . . . . 波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。
点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。
为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。
（6）添加电源信号。
选择Vdd和Gnd的symbol各一个，在两个symbol 之间连接一个vdc，设置直流电压5V。
（6）保存并检查。
点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。
实验3-触发器的结构与仿真
2021
实验3 触发器电路结构与仿真
D触发器（不带复位端）
基于传输门的D锁存器
clk高电平期间，上面的TG导通，下面的TG断开，输入 信号D被传送到输出端；
clk低电平期间，上面的TG端口，下面的TG导通，双稳 态电路保持电路状态。
D触发器（不带复位端）
主从结构的D触发器：避免“空翻”问题
一对D锁存器可以构成一个正边沿触发式D触发器，这种电路只在控制时钟上 升沿到来的时刻采样D输入信号，并且据此改变Q和QN的输出。
D.CDL文件的编写
.SUBCKT DFF CK D Q QN//子电路定义开始语句，DFF为子电路参考名，后面四个 为子电路外部电路参考节点，不能为0，为局部变量。
XI0 CKB CK D net0 TG1G NL=0.28U NW=1.0U PL=0.28U PW=1.0U
XI1 net0 net1
IVG PL=0.28U PW=1.6U NL=0.28U NW=1.0U
XI2 net1 net2
IVG PL=0.28U PW=1.6U NL=0.28U NW=1.0U
XI3 CK CKB net2 net0 TG1G NL=0.28U NW=1.0U PL=0.28U PW=1.0U
XI4 CK CKB net1 net3 TG1G NL=0.28U NW=1.0U PL=0.28U PW=1.0U
MP0 D CKB Q VDD PCH W=PW L=PL//pmos器件 MN0 D CK Q GND NCH W=NW L=NL//nmos器件 .ENDS//子电路结束语句
.SUBCKT IVG A Z//子电路定义开始语句，IVG为子电路参考名，CMOS 反相器
数字逻辑设计-用5种不同方法说明D锁存器与D触发器的功能作用(纯原创)
1)用五种不同的方法描述D锁存器和D触发器的功能；2)锁存器和触发器进入无法预期状态（亚稳态）的原因分析；3)下载D触发器和D锁存器的规格说明PDF，理解动态参数的含义，分析这些定时参数与无法预期状态（亚稳态）的联系；4)对D锁存器和D触发器的功能进行波形仿真分工：1.1此处我们发现了6种方法，分别是功能的文字叙述、功能表、状态转移真值表、特征方程、状态图、时序图，下面进行详细介绍。
方法一：功能的文字叙述●D锁存器：功能分析文字描述：C = 0时，输出状态保持不变；C = 1时，输出随输入状态而改变。
●D触发器：功能分析文字描述：CLK=0时，主锁存器工作，接收输入信号Qm = D；从锁存器不工作，输出Q 保持不变。
CLK=1时，主锁存器不工作，Qm 保持不变；从锁存器工作，将Qm 传送到输方法二：功能表●D锁存器功能表D触发器功能表方法三：状态转移真值表●D锁存器状态转移真值表D触发器状态转移真值表方法四：特征方程●D锁存器特征方程：Q n+1 = D（C=1）●D触发器特征方程：Q n+1 = D方法五：状态图●D锁存器状态图●D锁存器状态图方法六：时序图●D锁存器时序图●D触发器时序图1.2什么是亚稳态：亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。
当一个触发器进入亚稳态引时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。
在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
●锁存器进入亚稳态的原因：⏹对于S-R锁存器：1.当S=R=1，然后同时取消时；2.当S和R端输入信号脉冲宽度过窄时；3.当S和R端输入信号同时取反时；均会出现亚稳态。
⏹对于D触发器：当输入信号脉冲宽度过窄时，会进入亚稳态。
●触发器进入亚稳态的原因：在同步系统中，如果触发器的建立时间（setup time）/保持时间（hold time）不满足要求，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端毛刺、振荡、固定的某一电压值，而不是等于数据输入端D的值。
D触发器教程PPT课件
一、边沿触发器功能分类
1. JK 型触发器
定义 在CP作用下，J、K取值不同时， 具有保持、置0、
置1、翻转功能的电路，都叫做JK型时钟触发器。
符号
特性表
特性方程
Q
Q
1J C1 IK
J K Q n+1 功能 0 0 Q n 保持
0 1 0 置0
Qn1JQnKQn
CP下降沿 时刻有效
J CP K
1 0 1 置1
概述
一、基本要求 1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态
1. 现态： Q n 触发器接收输入信号之前的状态。 2. 次态： Q n 1 触发器接收输入信号之后的状态。
三、分类 1. 按电路结构和工作特点：基本、同步、边沿。
2. 按逻辑功能分：RS、JK、D 和 T(T )。
若高电平同时撤消，则状态不定。
Q
G1 >1
Q 波S
>1 G2
形 图
R
Q
R
S
Q
三、特性表和特性方程
四、基本 RS 触发器主
R S Q n+1
要特点
0 0 Q n 保持 1. 优点：结构简单，
0 1 1 置 1 具有置 0、置 1、保持功能。
1 0 0 置0 1 1 不用 不许 Q n+1= S + RQ n
1 1 Q n 翻转
2. D 型触发器
定义 在CP作用下，D 取值不同时， 具有置0、置1 功能的电路，都叫做 D 型时钟触发器。
符号
Q
Q
1D C1
D CP
特性表
D Q n+1 功能
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一、D触发器的设计和仿真
一、实验目的
1、学习模拟数字电路单元的基本设计方法。
2、学习Cadence工具下电路设计的基本操作和方法。
3、学习Sprectre工具的仿真操作方法。
二、实验内容
本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。
实验内容包括：完成反相器、与非门、传输门电路的设计和仿真验证；完成各个单元电路symbol的建立；利用建立的单元电路symbol完成D 触发器电路的设计和仿真；分析仿真结果。
该电路设计采用上华CSMC0.5umCMOS 工艺设计，工作电压5V。
三、实验步骤
1、登陆到UNIX系统。
在登陆界面，输入用户名和密码，用户名和密码都为学生学号。
2、Cadence的启动。
启动Cadence软件的命令有很多，不同的启动命令可以启动不同的工具集，常用的启动命令有icfb,icca等，也可以单独启动单个工具。
3、原理图的输入。
（1）Composer的启动。
在CIW窗口新建一个单元的Schematic视图。
（2）添加器件。
在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。
（3）添加连线。
执行Add-Wire，将需要连接的部分用线连接起来。
（4）添加管脚。
执行Add-Pin和直接点p，弹出添加管脚界面。
（5）添加线名。
为设计中某些连线添加有意义的名称有助于在波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。
点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。
为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。
（6）添加电源信号。
选择Vdd和Gnd的symbol各一个，在两个symbol之间连接一个vdc，设置直流电压5V。
（6）保存并检查。
点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。
如果有，察看CIW窗口的提示。
4、电路仿真。
（1）启动模拟仿真环境。
在comparator schematic窗口，选择Tools-Analog Environment，弹出模拟仿真环境界面。
（2）选择仿真器。
在仿真窗口，选择Setup-Simulator/Directory/Host，设置仿真器为spectre，然后点击OK。
（3）设置模型库。
（4）设置分析类型。
在仿真窗口，点击Choose Analyses按钮，弹出Choose Analyses窗口，该窗口中列出了各种仿真类型，在本实验中只需进行瞬态仿真，所以选择tran，时间设为3um。
（5）设置设计变量，在仿真窗口中，点击Edit Variables 按钮，弹出变量设置窗口，点击Copy From按钮，整个设计本扫描一遍，设计中的各个变量被列出来。
（6）创建网表。
选择Simulation-Netlist-Create，产生了该设计的网表。
（7）设置波形显示工具。
Cadence中有两种波形显示工具：AWD和wavescane，在仿真窗口选择Session-assign，在弹出的窗口中可以选择波形显示工具为AWD或wavescane。
（8）选择输出结果显示信号。
（9）进行仿真。
选择Simulation-Run，或者直接点击仿真窗口右下角的Run 按钮来启动仿真，仿真开始过程中，在CIW窗口会出现一系列仿真信息，另外会弹出一个Spectre输出窗口。
仿真结束会自动弹出波形显示窗口。
（10）观察波形，看是否满足设计要求。
重复以上步骤完成反相器、传输门、与非门和D触发器电路的设计和仿真。
四实验结果
反相器二输入与非门
传输门
DFF
五.实验结果分析
通过本实验，我学习了利用半导体器件设计电路的方法和软件构图的一些技巧。
并学会了如何将已经绘制成功的电路图进行仿真，通过查看波形来检测电路是否达到设计要求。
实践了书本中学习的知识，加深了对已有知识的理解。
实验二、带异步清零的边沿触发D触发器版图设计
一、实验目的
1、学习Cadence工具下电路设计的基本操作和方法。
2、学习Layout Editor工具下版图设计的基本操作和方法。
3、学习Dracula工具的版图验证方法。
二、实验内容
本实验通过反相器、与非门和D触发器的版图设计学习使用Cadence Layout Editor工具进行版图设计验证的操作和方法。
实验内容包括：使用Cadence Layout Editor完成反相器和与非门版图的绘制；完成D触发器版图绘制，使用Dracula工具完成版图验证。
本实验采用CSMC0.5um CMOS工艺设计。
三、实验步骤
（1）工艺库的生成。
点击CIW中的File菜单选择其中的New项中的Library项，在弹出窗口的Name项中输入所需的名字，点击ok，在弹出的对话框中输入编好的技术文件名my.tf，点击ok。
（2）连接设计库到工艺库。
（3）启动版图设计工具Vituoso Layout Editor。
有很多种方法自动版图大师，最简单的办法是通过CIW打开或者新建一个单元的版图视图，这样就会自动启动版图大师。
（4）从LSW窗口中选择所需的层，在显示部分完成反相器和与非门版图绘制。
低压管画法见下图：
SN
SP
低压P 管
低压N 管
3、版图验证
（1）导出版图：在CIW 窗口中，File->export->stream, library browser 找到要检查的Layout ，Run direction: ./dracula.(dracula 文件夹要放在当前工作库下)，output ：文件名.gds ；options: case sensitivity->preserve ；user defined data: geometry ，Layer Map Table ，输入map 文件的路径。
（2）修改drc 文件：在终端里运行，cd dracula ；vi drc.rul 修改dracula 文件夹里
TB TO
A1
LVTO_M1
GT
SP
SN
TO
GT
A1 LVTO_M1
的drc.rul文件，indisk=文件名.gds，primary=文件名, program-dir前加分号；（3）运行drc：输入PDRACULA); :/get drc.rul; :/finish; : ./（./表示运行本路径下的该执行文件）。
（4）查找错误：回到版图文件，Tools->Dracula Interactive, DRC->setup, 路径输入./dracula。
出现错误后，点中错误，然后Fix current error，可看到错误的具体位置。
DRC里quit后，根据错误对版图进行修改，然后再导出gds文件，最后到终端再运行P(或PDRACULA); :/g drc.rul；:/fi；: (或/)。
四、实验结果
给出绘制的反相器，与非门，传输门，D触发器版图
反相器
二输入与非门
传输门DFF
五、实验总结
通过这次实验，我学会了软件来绘制版图，加深了对工艺的理解，也更加深入学习了电路，管子结构，电路及版图连接，增加了对集成电路设计这门课程的兴趣，更学到了很多相关知识技能。