计算机组成原理实验一运算器组成实验
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
计算机组成原理实验报告(运算器组成存储器)
计算机组成原理实验报告（运算器组成存储器）计算机组成原理实验报告（运算器组成、存储器）计算机组成原理实验报告一、实验1quartusⅱ的采用一．实验目的掌控quartusⅱ的基本采用方法。
了解74138（3：8）译码器、74244、74273的功能。
利用quartusⅱ检验74138（3：8）译码器、74244、74273的功能。
二．实验任务熟悉quartusⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
新建项目，利用原理编辑方式输出74138、74244、74273的功能特性，依照其功能表分别展开仿真，检验这三种期间的功能。
三．74138、74244、74273的原理图与仿真图1.74138的原理图与仿真图74244的原理图与仿真图1.4.74273的原理图与仿真图、实验2运算器组成实验一、实验目的1.掌握算术逻辑运算单元（alu）的工作原理。
2.熟悉简单运算器的数据传送通路。
3.检验4十一位运算器（74181）的女团功能。
4.按给定数据，完成几种指定的算术和逻辑运算。
二、实验电路附录中的图示出了本实验所用的运算器数据通路图。
8位字长的alu由2片74181构成。
2片74273构成两个操作数寄存器dr1和dr2，用来保存参与运算的数据。
dr1接alu的a数据输入端口，dr2接alu的b数据输入端口，alu的数据输出通过三态门74244发送到数据总线bus7-bus0上。
参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到dr1或dr2暂存。
图中尾巴上拎细短线标记的信号都就是掌控信号。
除了t4就是脉冲信号外，其他均为电位信号。
nc0，nalu-bus，nsw-bus均为低电平有效率。
三、实验任务按右图实验电路，输出原理图，创建.bdf文件。
四.实验原理图及仿真图给dr1取走01010101，给dr2取走10101010，然后利用alu的直通功能，检查dr1、dr2中是否保存了所置的数。
计算机组成原理运算器实验报告(一)
计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一，通过学习计算机组成原理，可以深入理解计算机的工作原理及内部结构。
运算器是计算机的核心组成部分之一，负责执行各种算术和逻辑运算。
在本次实验中，我们将通过实践的方式，深入了解并实现一个简单的运算器。
实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求，设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例，对运算器的功能进行验证–测量运算器的性能指标，如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈，并提出优化方案–优化运算器的电路设计，提高性能和效率实验结果与分析通过以上步骤，我们成功实现了一个简单的运算器。
经过测试，运算器能够正确执行各种算术和逻辑运算，并且在性能指标方面表现良好。
经过优化后，运算器的速度提高了20%，功耗降低了10%。
实验总结通过本次实验，我们深入了解了计算机组成原理中运算器的工作原理和设计方法。
通过实践，我们不仅掌握了运算器的实现技巧，还学会了优化运算器设计的方法。
这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。
参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程，它研究计算机硬件和软件之间的关系，帮助我们理解计算机系统的工作原理和内部结构。
运算器是计算机的核心部件之一，负责执行各种算术和逻辑运算，对计算机的性能和功能起着重要作用。
计算机组成原理实验1-运算器
《计算机组成原理》实验报告实验一运算器实验一、实验目的1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
二、实验环境EL-JY-II型计算机组成原理实验系统一套，排线若干。
三、实验内容与实验过程及分析（写出详细的实验步骤，并分析实验结果）实验步骤：开关控制操作方式实验1、按图1－7接线图接线：连线时应注意：为了使连线统一，对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。
图1－1 实验一开关实验接线图2、通过数据输入电路的拨开关开关向两个数据暂存器中置数：1）拨动清零开关CLR，使其指示灯。
再拨动CLR，使其指示灯亮。
置ALU-G ＝1：关闭ALU的三态门；再置C-G=0：打开数据输入电路的三态门；2）向数据暂存器LT1（Ｕ3、U4）中置数：（1）设置数据输入电路的数据开关“D15……D0”为要输入的数值；（2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号无效；（3）按一下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。
3）向数据暂存器LT2（Ｕ5、U6）中置数：（1）设置数据输入电路的数据开关“D15……D0”为想要输入的数值；（2）置LDR1＝0：数据暂存器LT1的控制信号无效；置LDR2＝1：使数据暂存器LT2的控制信号有效。
（3）按一下脉冲源及时序电路的“单脉冲”按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。
（4）置LDR1＝0、LDR2＝0，使数据暂存器LT1、LT2的控制信号无效。
4）检验两个数据暂存器LT1和LT2中的数据是否正确：（1）置C-G=1，关闭数据输入电路的三态门，然后再置ALU-G=0，打开ALU 的三态门；（2）置“S3S2S1S0M”为“F1”，数据总线显示灯显示数据暂存器LT1中的数，表示往暂存器LT1置数正确；（3）置“S3S2S1S0M”为“15”，数据总线显示灯显示数据暂存器LT2中的数，表示往暂存器LT2置数正确。
计算机组成原理全部实验
一、实验目的
1．掌握简单运算器的数据传输方式。
3、P0K、P1K、P2K都置成系统方式；
4、信号连接线必须一一对应连接好。即在实验机左上方的信号接口与实验机右下方的信号接口分别一一对应连接。
左上方右下方
地址指针―――――――――――地址指针
地址总线―――――――――――地址总线〔在实验机右侧中部〕
数据总线―――――――――――数据总线〔在实验机右侧中部〕
运算暂存器DR1―――――――――运算暂存器DR1
运算暂存器DR2―――――――――运算暂存器DR2
微地址―――――――――――――微地址
检查完毕可以通电；
注意事项：
1、电脑屏幕上所有的按钮与实验机上的按钮完全对应。
2、在做实验时，要保证总线不发生冲突。即对总线操作时只有一个操作状态有效。
3、运算器、存储器、数据通路，三个实验按操作步骤操作即可
实验前把TJ，DP对应的逻辑开关置成11状态〔高电平输出〕，并预置以下逻辑电平状态：/ALU－BUS＝1，/PC－BUS＝1，R0－BUS＝1，R1－BUS＝1，R2－BUS＝1时序发生器处于单拍输出状态，实验是在单步状态下进行DR1，DR2的数据写入及运算，以便能清楚地看见每一步的运算过程。
实验步骤按表1进行。实验时，对表中的逻辑开关进行操作置1或清0，在对DR1，DR2存数据时，按单次脉冲P0〔产生单拍T4信号〕。表1中带X的为随机状态，无论是高电平还是低电平，它都不影响运算器的运算操作。总线D7－D0上接电平指示灯，显示参与运算的数据结果。简单运算器的数据传送通路。
计算机组成原理运算器实验
输入设备数据开关经一个三态门（74LS273）和数据总线相连。输出设备经一锁存器（74LS273）实现，盖锁存起的输入端和数据总线相连，输出端以二进制的形式输出结果。
实验电路如下图所示：
四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方无进位）
CN=0（有进位）
0 0 0 0
F=/A
F=A
F=A加1
0 0 0 1
F=/(A+B)
F=(A+B)
F=(A+B)加1
0 0 1 0
F=(/A)B
F=A+/B
F=(A+/B)加1
0 0 1 1
F=0
F=负1（补码形式）
F=0
0 1 0 0
F=/(AB)
F=A加A(/B)
F=A加A/B加1
虽然这是计算机组成原理的第一个实验，但是经过老师的示范基本熟悉了整个实验系统的基本结构，了解了寄存器的添加和绘制，最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法。经过了这次实验的认真学习相信在下一次的实验中会更加顺利的。
运算数1，引脚3为最高位
B3 B2 B1 B0
运算数2，引脚3为最高位
Cn 最低位进位输入
Cn=0有进位，Cn=1无进位；
Cn+4本片产生的进位信号
Cn+4=0有进位，Cn+4=1无进位；
F3 F2 F1 F0
F3 F2 F1 F0运算结果，F3为最高位
（2）74LS181的A3 A2 A1 A0，B3 B2 B1 B0作为输入端口，分别输入二进制数值，然后用运算选择控制端口S3 S2 S1 S0来选择执行什么操作，通过改变控制端口的操作来观察输出结果的不同。
《计算机组成原理》实验报告1
1
DR1（01010101），DR2（10101010）
0 1 0
11111111
(2)
加
减
与
直通
乘
S2 S1 S0
010
011
000
001
100
DR1(01100011)
DR2(10110100)
00010111
C=1
01010001
C=0
00100000
C不变
10110100
C不变
00001100
C不变
00001001
C不变
DR1(01001100)
DR2(10110011)
11111111
C=0
01100111
C=0
00000000
C=0
10110011
C=0
00100100
C不变
DR1(11111111)
DR2(11111111)
11111110
C=1
00000000
C不变
11111111
《计算机组成》实验报告
实验名称：运算器组成的实验
一实验目的
1、掌握算术逻辑运算加、减、乘、与的工作原理。
2、熟悉简单运算的数据传送通路。
3、验证实验台运算的8位加、减、与、直通功能。
4、验证实验台的4位乘4位功能。
5、按给定数据，完成几种指定的算术和逻辑运算。
二实验内容
图6示出了本实验所用的运算器数据通路图。ALU由1片ispLSI1024构成。四片4位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2，保存参与运算的数据。DR1接ALU的B数据输入端口，DR2接ALU的A数据输入端口，ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7-DBUS0上，进位信号C保存在ispLSI1024内的一个D寄存器中。当实验台下部的IR/DBUS开关拔到DBUS位置时，8个红色发光二极管指示灯接在数据总线DBUS上，可显示运算结果或输入数据。另有一个指示灯C显示运算进位信号状态。由ispLSI1024构成的8位运算器的运算类型由选择端S2，S1，S0选择，功能如表3所示。
计算机组成原理实验一运算器组成实验
实验一 运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门（244）三态门（244）ALU（181）ALU（181）S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1（273）DR2（273）双端口通用寄存器堆RF（ispLSI1016）RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。
RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF 中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B 端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A 端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi 是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B输入端口。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一运算器组成实验
一、实验目的
1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路
S3
S2
S1
S0
M
图3.1 运算器实验电路
图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。
RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、
B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B输入端口。
ALU(U31、U35)由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。
实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。
另有一个指示灯C显示运算器进位标志信号状态。
图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。
实验中进行单拍操作，每次只产生一组T1、T2、T3、T4时序脉冲，需将实验台上的DP、DB开关进行正确设置。
将DP开关置1，DB开关置0，每按一次QD按钮，则顺序产生T1、T2、T3、T4一组单脉冲。
三、实验设备
1.TEC-5计算机组成实验系统1台
2.逻辑测试笔一支（在TEC-5实验台上）
3.双踪示波器一台（公用）
4.万用表一只（公用）
四、实验任务
1.按图3.1所示，将运算器模块与实验台操作板上的线路进行连接。
由于运算器模块
内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号模拟开
关、与运算器模块的外部连线。
注意：为了建立清楚的整机概念，培养严谨的科
研能力，手工连线是绝对必要的。
2.用开关SW7—SW0向通用寄存器堆RF内的R0—R3寄存器置数。
然后读出R0—R3
的内容，在数据总线DBUS上显示出来。
3.验证ALU的正逻辑算术、逻辑运算功能。
令DR1=55H，DR2=0AAH，Cn#=1。
在M=0和M=1两种情况下，令S3—S0的值从0000B变到1111B，列表表示出实验结果。
实验结果包含进位C，进位C由指示灯显示。
注意：进位C是运算器ALU最高位进位Cn+4#的反，即有进位为1，无进位为0。
五、实验要求
1.做好实验预习，掌握运算器的数据传输通路及其功能特性，并熟悉本实验中所用
的模拟开关的作用和使用方法。
2.写出实验报告，内容是：
(1)实验目的。
(2)按实验任务3的要求，列表表示出实验结果。
(3)按实验任务4的要求，在表中填写各控制信号模拟开关值，以及运算结果值。
六、实验步骤和实验结果
（1）实验任务2 的实验步骤和结果如下：（假定令R0=34H，R1=21H，R2=52H，R3=65H）1．置DP=1，DB=0，编程开关拨到正常位置。
接线表如下：
2．打开电源
以下4条是将34H、21H、52H、65H分别写入R0、R1、R2、R3
3．置K0(WR0)=0，K1(WR1)=0，K4(SW_BUS#)=0，K5(RS_BUS#)=1，K6(LDRi)=1，SW7－SW0=34H。
在DBUS上将观察到DBUS=34H。
按QD按钮，将34H写入R0。
4．置K0(WR0)=1，K1(WR1)=0，K4(SW_BUS#)=0，K5(RS_BUS#)=1，K6(LDRi)=1，SW7—SW0=21H。
在DBUS上将观察到DBUS=21H。
按QD按钮，将21H写入R1。
5．置K0(WR0)=0，K1(WR1)=1，K4(SW_BUS#)=0，K5(RS_BUS#)=1，K6(LDRi)=1，SW7—SW0=52H。
在DBUS上将观察到DBUS=52H。
按QD按钮，将52H写入R2。
6．置K0(WR0)=1，K1(WR1)=1，K4(SW_BUS#)=0，K5(RS_BUS#)=1，K6(LDRi)=1，SW7—SW0=65H。
在DBUS上将观察到DBUS=65H。
按QD按钮，将65H写入R3。
以下4条是在DBUS总线上显示R0、R1、R2、R3的值
7．置K2(RS0)=0，K3(RS1)=0，K4(SW_BUS#)=1，K5(RS_BUS#)=0，K6(LDRi)=0，在DBUS上将观察到DBUS=34H。
8．置K2(RS0)=1，K3(RS1)=0，K4(SW_BUS#)=1，K5(RS_BUS#)=0，K6(LDRi)=0，在DBUS上将观察到DBUS=21H。
9．置K2(RS0)=0，K3(RS1)=1，K4(SW_BUS#)=1，K5(RS_BUS#)=0，K6(LDRi)=0，在DBUS上将观察到DBUS=52H。
置K2(RS0)=1，K3(RS1)=1，K4(SW_BUS#)=1，K5(RS_BUS#)=0，K6(LDRi)=0，在DBUS上将观察到DBUS=65H。
（2）实验任务3的实验步骤和实验结果如下：
1．置DP=1，DB=0，编程开关拨到正常位置。
数据通路的信号Cn#接VCC。
1．打开电源
以下2条是向R0写入55H，向R1写入0AAH。
2．置K0(WR0)=0，K1(WR1)=0，K6(LDRi)=1，K13(ALU_BUS#)=1，K14(SW_BUS#)=0。
置SW7-SW0为55H，按QD按钮，将55H写入R0。
3．置K0(WR0)=1，K1(WR1)=0，K6(LDRi)=1，K13(ALU_BUS#)=1，K14(SW_BUS#)=0。
置SW7-SW0为0AAH，按QD按钮，将0AAH写入R1。
以下1条是将R0写入DR1，将R1写入DR2。
4．置K2(RD0)=0，K3(RD1)=0，K4(RS0)=1，K5(RS1)=0，K6(LDRi)=0，K7(LDDR1和LDDR2)=1。
按QD按钮，将R0写入DR1，将R1写入DR2。
这时DR1=55H，DR2=0AAH。
以下2条是M=H时进行逻辑运算。
5．置K6(LDRi)=1，K7(LDR1和LDR2)=0，K8(S0)=0，K9(S1)=0，K10(S2)=0，K11(S3)=0，K12(M)=1，K13(ALU_BUS#)=0，K14(SW_BUS#)=1。
在数据总线DBUS上观察到逻辑运算结果0AAH。
按QD按钮，观察到进位C为0。
6．其他开关设置都不变，只改变K8(S0)、K9(S1)、K10(S2)、K11(S3)的设置，观察其他15种逻辑运算结果，并按QD按钮，观察进位C。
以下2条是M=L时进行算术运算。
7．置K6(LDRi)=1，K7(LDR1和LDR2)=1，K8(S0)=0，K9(S1)=0，K10(S2)=0，K11(S3)=0，K12(M)=0，K13(ALU_BUS#)=0，K14(SW_BUS#)=1。
在数据总线DBUS上观察到算术运算结果为55H。
按QD按钮，观察到进位C为0。
8．其他开关设置都不变，只改变K8(S0)、K9(S1)、K10(S2)、K11(S3)的设置，观察其他15种算术运算结果，并按QD按钮，观察进位C。
实验结果如下：
表3.2 实验任务3实验结果(DR1=55H,DR2=0AAH)
（注：文档可能无法思考全面，请浏览后下载，供参考。
可复制、编制，期待你的好评与关注）。