第2章 算术逻辑运算单元(ALU)
eda课程设计—算术逻辑运算单元 (1)
燕山大学EDA课程设计报告书题目：算术运算逻辑单元ALU 姓名：班级：学号：成绩：一、设计题目及要求题目名称：算术运算单元ALU要求：1．进行两个四位二进制数的运算；2．算术运算：A+B, A-B, A×B；3．逻辑运算：A and B, A or B, A not, A xor B；4. 用数码管显示算术运算结果，以LED指示灯显示逻辑运算结果。
二、设计过程及内容（包括○1总体设计的文字描述，即由哪几个部分构成的，各个部分的功能及如何实现方法；○2主要模块比较详尽的文字描述，并配以必要的图片加以说明，但图片数量无需太多）1.整体设计思路(1）根据设计要求将题目划分为五个模块。
包括两个逻辑运算模块，两个算术运算模块，和一个控制模块。
其中逻辑运算模块为A and B和A or B，A not和A xor B；算术模块为A±B，A×B。
（2）因为需要进行四位二进制数的运算，因此用A4,A3,A2,A1表示四位二进制数A，用B4,B3,B,B1表示四位二进制数B，用C4,C3,C2,C1表示四位二进制数C。
其中A，B为输入，C为输出。
2．分模块设计（1）A+B和A-B模块A+B可以直接通过74283 两个四位二进制数加法器实现。
A-B可以看作A+（-B），即A加B的补码来实现。
同时再设计一个转换控制端M。
M=0时实现A+B，M=1时实现A-B。
最后再设计一个总的控制端K1，K1=1时模块正常工作，K1=0时不工作。
做加法时，C0为进位输出，C0输出1表示有进位，做减法时，C0为借位输出，C0输出1表示有借位。
通过74283五位输出，进入译码器将五位变成八位输出，在通过数码管显示。
实现A+B,例：0111＋0111＝1110（7＋7＝14）则数码管应显示14。
实现A-B 例：1100－0110＝0110（12－6＝6）则数码管显示06。
A+B，A-B总原理图如下：A+B，A-B分原理图如下：译码器原理图如下：扫描电路原理图如下：A+B仿真图：A-B仿真图：（2）AXB模块AXB模块采用乘数累加被乘数的次的原理来实现乘法功能。
第二章 浮点数的表达与运算
浮点数的表示与运算一、选择1、在规格化浮点数运算中，若浮点数为25×1.10101，其中尾数为补码表示，则该数需将尾数左移一位规格化2、浮点数格式如下：1位阶符，6位阶码，1位数符，8位尾数。
若阶码用移码，尾数用补码表示，则浮点数所能表示数的范围是-263 ~（1-2-8）×2633、某浮点机，采用规格化浮点数表示，阶码用移码表示（最高位代表符号位），尾数用原码表示。
下列哪个数的表示不是规格化浮点数？（B ）阶码尾数A.11111111,1.1000 (00)B.0011111,1.0111 (01)C.1000001,0.1111 (01)D.0111111,0.1000 (10)4、设浮点数阶的基数为8，尾数用模4补码表示。
试指出下列浮点数中哪个是规格化数？（C ）A.11.111000B.00.000111C.11.101010D.11.1111015、按照IEEE654标准规定的32位浮点数（41A4C000）16对应的十进制数是（ D ）A.4.59375B.-20.59375C.-4.59375D.20.593756、如果某单精度浮点数、某原码、某补码、某移码的32位机器数为0xF0000000。
这些数从大到小的顺序是移>补>原>浮7、假定采用IEEE754标准中的单精度浮点数格式表示一个数为45100000H，则该数的值是（+1.125）10×2118、设浮点数共12位。
其中阶码含1位阶符共4位，以2为底，补码表示：尾数含1位数符共8位，补码表示，规格化。
则该浮点数所能表示的最大正数是27-19、如果浮点数的尾数用补码表示，则下列（D ）中的尾数是规格化数形式。
A. 1.11000B. 0.01110C. 0.01010D.1.0001010、设浮点数的基数为4，尾数用原码表示，则以下（C ）是规格化的数。
A. 1.001101B.0.001101C.1.011011D.0.00001011、已知X=00.875×21，Y=0.625×22，设浮点数格式为阶符1位，阶码2位，数符1位，尾数3位，通过补码求出Z=X-Y 的二进制浮点数规格化结果是0111 01112、IEEE754标准中的舍入模式可以用于二进制数也可以用于十进制数，在采用舍入到最接近且可表示的值时，若要舍入两个有效数字形式，（12.5）D应该舍入为1213、下列关于舍入的说法，正确的是（E ）A.不仅仅只有浮点数需要舍入，定点数在运算时也可能要舍入B. 在浮点数舍入中，只有左规格化时可能要舍入C. 在浮点数舍入中，只有右规格化时可能要舍入二、综合应用题1、什么是浮点数的溢出？什么情况下发生上溢出？什么情况下发生下溢出？2、现有一计算机字长32位（D31~D0），数符位是第31位。
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
ALU实验报告
算术逻辑单元实验报告一、实验目的1、掌握运算器的工作原理。
2、验证运算器的功能。
二、实验原理算术逻辑单元的主要功能是对二进制数据进行定点算术运算、逻辑运算和各种移位操作。
算术运算包括定点加减乘除运算；逻辑运算主要有逻辑与、逻辑或、逻辑异或和逻辑非操作。
ALU通常有两个数据输入端A和B，一个数据输出端Y 以及标志位等。
三、实验要求1、实验设计目标设计一个16位算术逻辑单元，满足以下要求。
（1）16位算术逻辑单元能够进行下列运算：加法、减法、加1、减1、与、或、非和传送。
用3位运算操作码OP[2..0]进行运算，控制方式如下表所示。
(2)设立两个标志寄存器Z和C。
当复位信号reset为低电平时，将这两个标志寄存器清零。
当运算结束后，在时钟clk的上升沿改变标志寄存器Z和C的值。
运算结果改变标志寄存器C、Z的情况如下：加法、减法、加1、减1运算改变Z、C；与、或、非运算改变Z，C保不变；传送操作保持Z、C不变。
因此在运算结束Z、C需要两个D触发器保存。
(3)为了保存操作数A和B，设计两个16位寄存器A和B。
当寄存器选择信号sel=0时，如果允许写信号write=1.，则在诗中clk的上升沿将数据输入dinput送入A 寄存器；当寄存器选择信号sel=1时，如果允许写信号write=1.，则在诗中clk的上升沿将数据输入dinput送入B寄存器。
(4)算术逻辑单元用一个设计实体完成。
2.顶层设计实体的引脚要求（1）clk对应试验台上的时钟（单脉冲）。
（2）reset对应实验台上的CPU复位信号CPU-RST。
（3）数据输入dinput对应试验台开关SD15~SD0。
（4）允许写信号write对应试验台开关SA5.（5）OP[2..0]对应试验台开关SA2~SA0.（6）寄存器选择信号sel对应试验台开关SA4.（7）16为运算结果result对应实验台上的指示灯A15~A0.（8）Z、C标志位对应试验台上的Z、C指示灯。
微机原理与接口技术习题答案2
第2章 8086 CPU 结构与功能1. 微处理器内部结构由哪几部分组成阐述各部分的主要功能。
解：微处理器内部结构由四部分组成：（1）算术逻辑运算单元ALU ：完成所有的运算操作；（2）工作寄存器：暂存寻址信息和计算过程中的中间结果；（3）控制器：完成指令的读入、寄存和译码，并产生控制信号序列使ALU 完成指定操作；（4）I/O 控制逻辑：处理I/O 操作。
2. 微处理器级总线有哪几类各类总线有什么作用解：微处理器级总线有三类：（1）数据总线：传送信息；（2）地址总线：传送地址码；（3）控制总线 传送控制信号。
3. 为什么地址总线是单向的，而数据总线是双向的解：地址码只能由CPU 生成。
而数据需要在CPU 和存储器之间传输。
4. 8086/8088微处理器内部有哪些寄存器其主要作用是什么解：8086CPU 内部有14个16位寄存器，其中8个通用寄存器（4数据寄存器AX 、BX 、CX 、DX ，4地址指针/变址寄存器SI 、DI 、SP 、BP ），4个段寄存器（CS 、DS 、ES 、SS ），2个控制寄存器（指令指针IP ，微处理器状态字PSW ）。
应该注意的是：可以在指令中用作为地址指针的寄存器有：SI 、DI 、BP 和BX ；在微处理器状态字PSW 中，一共设定了9个标志位，其中6个标志位用于反映ALU 前一次操作的结果状态（CF ，PF ，AF ，ZF ，SF ，OF ），另3个标志位用于控制CPU 操作（DF ，IF ，TF ）。
5. 如果某微处理器有20条地址总线和16条数据总线：（1）假定存储器地址空间与I/O 地址空间是分开的，则存储器地址空间有多大（2）数据总线上传送的有符号整数的范围有多大解：（1）存储器地址空间为：2021MB =（2）有符号数范围为： 15152~21--， 即 －32768～327676. 将十六进制数62A0H 与下列各数相加，求出其结果及标志位CF 、AF 、SF 、ZF 、OF 和PF的值：（1）1234H；（2）4321H；（3）CFA0H；（4）9D60H解：（1）74D4H CF=0 AF=0 SF=0 ZF=0 OF=0 PF=1（2）A5C1H CF=0 AF=0 SF=1 ZF=0 OF=1 PF=0（3）3240H CF=1 AF=0 SF=0 ZF=0 OF=0 PF=0（4）0000H CF=1 AF=0 SF=0 ZF=1 OF=0 PF=17.从下列各数中减去4AE0H，求出其结果及标志位CF、AF、SF、ZF、OF和PF的值：（1）1234H；（2）5D90H；（3）9090H；（4）EA04H解：（1）C754H CF=1 AF=0 SF=1 ZF=0 OF=0 PF=0（2）12B0H CF=0 AF=0 SF=0 ZF=0 OF=0 PF=0（3）45B0H CF=0 AF=0 SF=0 ZF=0 OF=1 PF=0（4）9F24H CF=0 AF=0 SF=1 ZF=0 OF=0 PF=19.写出下列存储器地址的段地址、偏移地址和物理地址：（1）2134：10A0；（2）1FA0：0A1F；（3）267A：B876解：物理地址＝段地址*10H+偏移地址（1）段地址：2134H，偏移地址：10A0H，物理地址：223E0H（2）段地址：1FA0H，偏移地址：0A1FH，物理地址：2041FH（3）段地址：267AH，偏移地址：B876H，物理地址：32016H10.给定一个数据的有效地址为2359H，并且（DS）＝490BH，求该数据的物理地址。
计算机组成原理教案(第二章)
为便于软件移植，按照 IEEE754 标准，32位浮点数和 64位浮点数的标准格式为
浮点数 符号位
小数点 （隐含的）
阶符采用隐含方式，即采用移码方式来表示正负指数。
将浮点数的指数真值e 变成阶码Ｅ 时，应将指数 e 加上 一个固定的偏移值127(01111111)，即 Ｅ＝e＋127.
不规格的例子：
2.1.5 校验码
最简单且应用广泛的检错码是采用一位校验位的奇校验或偶校验
设ｘ＝(ｘ0ｘ1…ｘn－1)是一个n位字,则奇校验位Ｃ定义为 C＝ｘ0⊕ｘ1⊕…⊕ｘn－1
式中⊕代表按位加,表明只有当ｘ中包含有奇数个1时,才使C＝1, 即C＝0。
同理,偶校验位Ｃ定义为
C＝ｘ0⊕ｘ1⊕…⊕ｘn－1
即ｘ中包含偶数个1时,才使C＝0。
[例4]将十进制真值(－127,－1,0,＋1,＋127)列表表示成二进制数及原 码、反码、补码、移码值。
[例5]设机器字长16位,定点表示,尾数15位,数符1位,问： (1)定点原码整数表示时,最大正数是多少?最小负数是多少?
(2)定点原码小数表示时,最大正数是多少?最小负数是多少?;
(1)定点原码整数表示 最大正数值＝(215－1)10＝(＋32767)10 0 111 111 111 111 111
0.1011
1.0101
10.0000 0.0000
对定点整数,补码表示的定义是 [ｘ]补＝ {
ｘ
2n＞ｘ≥0 (mod 2n＋1)
2n+1+ｘ＝2n+1-|ｘ| 0≥ｘ≥－2n
3.反码表示法
我们比较定点小数反码与补码的公式 [ｘ]反＝(2－2－n)＋ｘ [ｘ]补＝2＋ｘ
[ｘ]补＝[ｘ]反＋2－n
alu的基本指令
alu的基本指令
摘要：
1.ALU 的基本指令概述
2.ALU 的基本指令分类
3.ALU 的基本指令示例
4.ALU 的基本指令的应用
正文：
【1.ALU 的基本指令概述】
ALU（算术逻辑单元）是计算机中进行算术和逻辑运算的基本单元。
ALU 的基本指令指的是在ALU 中执行的基本操作，它们用于实现对数据的加工和处理。
ALU 的基本指令可以分为两大类：算术指令和逻辑指令。
【2.ALU 的基本指令分类】
（1）算术指令：包括加法、减法、乘法、除法等运算。
这些指令用于实现对数据的算术处理，将其结果保存在寄存器中。
（2）逻辑指令：包括与、或、非、异或、进位等操作。
这些指令用于实现对数据的逻辑处理，根据运算结果改变寄存器中的值。
【3.ALU 的基本指令示例】
以RISC-V 架构为例，其ALU 的基本指令包括：
（1）加法指令：ADD
（2）减法指令：SUB
（3）乘法指令：MUL
（4）除法指令：DIV
（5）与指令：AND
（6）或指令：OR
（7）非指令：NOT
（8）异或指令：XOR
（9）进位指令：CMP
【4.ALU 的基本指令的应用】
ALU 的基本指令在计算机系统中具有广泛的应用。
它们不仅用于处理器内部的数据运算，还用于各种外部设备与处理器之间的数据交互。
例如，在计算机执行程序时，指令集会包含各种ALU 的基本指令，用于实现程序中的逻辑和算术运算。
此外，ALU 的基本指令在嵌入式系统、超级计算机等领域也有着广泛的应用。
运算器
运算器的逻辑操作可将两个数据按位进行与、或、异或，以及将一个数据的各位求非。有的运算器还能进行 二值代码的16种逻辑操作。
运算器是计算机中处理数据的功能部件。对数据处理主要包括数据的算术运算和逻辑数据的逻辑操作。因此, 实现对数据的算术与逻辑运算是运算器的核心功能。
基本理论
数据 操作
运算方法 结构
运算器运算器的处理对象是数据，所以数据长度和计算机数据表示方法，对运算器的性能影响极大。70年代 微处理器常以1个、4个、8个、16个二进制位作为处理数据的基本单位。大多数通用计算机则以16、32、64位作 为运算器处理数据的长度。能对一个数据的所有位同时进行处理的运算器称为并行运算器。如果一次只处理一位， 则称为串行运算器。有的运算器一次可处理几位 （通常为6或8位），一个完整的数据分成若干段进行计算，称 为串/并行运算器。运算器往往只处理一种长度的数据。有的也能处理几种不同长度的数据，如半字长运算、双倍 字长运算、四倍字长运算等。有的数据长度可以在运算过程中指定，称为变字长运算。
Babbage的蒸汽动力计算机虽然最终没有完成，以今天的标准看也是非常原始的，然而，它勾画出现代通用 计算机的基本功能部分，在概念上是一个突破。
在接下来的若干年中，许多工程师在另一些方面取得了重要的进步，美国人Herman Hollerith（18601929），根据提花织布机的原理发明了穿孔片计算机，并带入商业领域建立公司。
实现运算器的操作，特别是四则运算，必须选择合理的运算方法。它直接影响运算器的性能，也关系到运算 器的结构和成本。另外，在进行数值计算时，结果的有效数位可能较长，必须截取一定的有效数位，由此而产生 最低有效数位的舍入问题。选用的舍入规则也影响到计算结果的精确度。在选择计算机的数的表示方式时，应当 全面考虑以下几个因素：要表示的数的类型（小数、整数、实数和复数）：决定表示方式，可能遇到的数值范围： 确定存储、处理能力。数值精确度：处理能力相关；数据存储和处理所需要的硬件代价：造价高低。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
语言支持 资源管理 应用软件
状
运算器
态数
命 结令
据
果
程 序
输入设备
请 求
命 令
存储器
地
命
址
令
输出设备
命
请
令
求
控制器
3
计算机系统的基本组成及层次结构
从硬件组成角度来分析 硬件组成层次结构
数字逻辑层 微体系结构层
功能部件 具体组成、运行原理、连接、协同
指令系统层
从软件组成角度来分析 操作系统层 汇编语言层 高级语言（算法语言）层 应用层
14
串行加法器和并行加法器
移位寄存器
速度慢，在ALU中很少采用
2020年4月13日4时20分
15
移位寄存器
Q2
Q1
CP D
2020年4月13日4时20分
16
2.1.3加法器—4位全加器
C2=X2Y2+(X2+Y2)C1
2020年4月13日4时20分
17
2.1.3加法器--4位超前进位加法 器
5
第2章 算术逻辑运算单元(ALU）
内容提要
半加器
真值表，和逻辑表达式
全加器
真值表，和逻辑表达式，进位表达式
多位加法器
串行加法器 进位链表达式（进位产生函数、进位传递函数） 并行加法器
算术逻辑单元(ALU) 多位ALU
2020年4月13日4时20分
6
第2章 计算机的逻辑部件
10
2.1计算机中常用的组合逻辑电 路
2.1.2异或门及其应用 奇偶检测电路
图2.10八位奇偶检测电路
2020年4月13日4时20分
11
上一讲小结
半加器
• 真值表，和 逻辑表达式
全加器
• 真值表，和 逻辑表达式， 进位表达式
多位加法器
• 串行加法器 • 进位链表达式
（进位产生函 数、进位传递 函数） • 并行加法器
28
2.1.5译码器-1
2输入4输出译码器
2020年4月13日4时20分
29
2.1.5译码器-2
两块3输入变量译码器扩展成4输入译码器
D=0,Y0~Y7 D=1,Y8~y15
2020年4月13日4时20分
30
2.1.6数据选择器-1
双4通道选1数据选择器
2020年4月13日4时20分
31
2.1.6数据选择器-2
2020年4月13日4时20分
图2.14四位超前进位加法器
18
4位超前进位加法器
2020年4月13日4时20分
19
2-1-4 算术逻辑单元
Fi
Ci
∑
…
Sn~0
Xi
Yi
2020年4月13日4时20分
20
算 术 逻 辑 单 元
2020年4月13日4时20分
S3S2 00 01 10 11
Xi 1 Ai+Bi Ai+Bi Ai
算术逻辑 单元 (ALU)
多位ALU
2020年4月13日4时20分
12
2.1计算机中常用的组合逻辑电 路
2.1.3加法器—半加器
2020年4月13日4时20分
13
2.1计算机中常用的组合逻辑电 路
2.1.3加法器—全加器
2020年4月13日4时20分
Fn=Xn ⊕ Yn ⊕ Cn Cn=XnYn+(Xn+Yn)Cn-1
4
存储程序工作方式与诺依曼机
冯·诺依曼领导研制EDVAC（Electronic Discreate Variable Computer)机要点（1943~1946） 采用二进制代码表示数据和指令 采用5大部件 采用存储程序工作方式
事先编制程序 程序存储于计算机的存储器之中 计算机运行时自动取指、执行
2020年4月13日4时20分
24
SN74181 4位ALU外观图
2020年4月13日4时20分
25
由4位ALU构成的16位ALU
C1 = G1 + P1C0 C2 = G2 + P2C1 = G2 + P2(G1 + P1C0 )
= G2+P2G1+P2P1C0
2020年4月13日4时20分
26
第一章 小结
课程简介 冯.诺依曼体系结构
采用5大部件 采用程序、数据存储 采用2进制
计算机层次结构
硬件~总线结构 软件系统
性能指标
2020年4月13日4时20分
1
第一章 小结
课程简介
计算机组成原理：计算机的结构、组成及实现
➢ 地位：承上启下
OS 接口 体系结构
➢ 性质：重要的专业基础课 组成原理
2.1.2异或门及其应用 数码比较器
图2.9四位比较器
2020年4月13日4时20分
当Ai=Bi ，则 Yi=0; 当Ai≠ Bi , 则 Yi=1
逻辑表达式？
9
2.1计算机中常用的组合逻辑电 路
2.1.2异或门及其应用 数码比较器
图2.9四位比较器
2020年4月13日4时20分
当Ai=Bi ，则 Yi=0; 当Ai≠ Bi , 则 Yi=1
➢ 任务：建立对计算机系统的整机概念
➢ 要求：
数字逻辑电路
➢ 熟练掌握计算机系统的基本概念和基本原理
➢ 了解各主要部件硬件结构，相互作用和联系及其工作 原理
➢ 掌握指令系统
2
计算机系统的基本组成及层次结构
从功能角度分析
数据输入 存储 运算、处理（传送） 输出
组成
体系结构-存储程序 （冯·诺依曼）
由4位ALU构成的16位ALU
SN74182
2020年4月13日4时20分
27
半加器
真值表 逻辑表达式
2020年4月13日4时20分
第2章 小结
全加器
多位加法器
算术逻辑单 元
真值表
逻辑表达式（和， 进位）
串行进位
并行进位
•进位表达式（进位产生 函数G、进位传递函数P)
•多位进位表达式
一位ALU 4位ALU 多位ALU
21
S1S0
00 01 10 11
Yi Ai AiBi Ai Bi 0
S3S2 00 01 10 11
Xi 1 Ai+/Bi Ai+Bi Ai
S1S0 00 01 10 11
Yi Ai AiBi Ai/ Bi 0
2020年4月13日4时20分
22
பைடு நூலகம்
++
+
+
2020年4月13日4时20分
23
SN74181 4位ALU内部结构图
8选1数据选择器
2020年4月13日4时20分
32
2.2时序逻辑电路
2.2.1触发器 1. 电位触发方式触发器
图2.23 锁存器
2. 边沿触发方式触发器
图2.24 D触发器
2.1计算机中常用的组合逻辑电路 2.1.1三态电路
三态电路应用实例
图2.1三态反相门(1)的功能表及逻辑图
2020年4月13日4时20分
7
2.1计算机中常用的组合逻辑电 路
2.1.2异或门及其应用
1.异或门
图2.7异或门的功能表和逻辑图 逻辑表达式?
2020年4月13日4时20分
8
2.1计算机中常用的组合逻辑电 路