简易逻辑分析仪设计报告1

设 Vin=0V 时，V0=V1； Vin=5V 时，V0=V2。
根据 KCL 原理，利用下列二元一次方程组求出 R1、R2： V1 / R0 = (5 － V1) / R1 － V1 / R2 V2 / R2 = (5 － V2) / R0 ＋ (5 － V2) / R1
其中，V1 为脉冲序列的低电平，电压从 1V 开始，每路信号增加 0.1V。 V2 为脉冲序列的高电平，电压为 V1 ＋ 0.2V
（三）数据采集电路。本模块以 AT89C52 为控制器，外接 RAM， 采用分时复用的方式，进行数据的采集。
（四）显示系统。为了将 CPLD 还原的八路 TTL 逻辑电平清晰 稳定地显示在逻辑示波器上，首先需要将八路信号分别 移位到不同的电平等级上。为此，我们采用了 8 个 T 型 电阻组成的网络来进行电平移位。T 型电阻的结构如下：
第2页
福星电子网
一、方案论证
简易逻辑分析仪系统包括四个部分：（1）8 位数字信号发生器 （2）数据采集电路（3）功能控制电路（4）显示电路。整个系统框 图如图（1）所示：
第一部分是 8 位数字信号发生器。本题要求能产生 8 路可预置 的循环移位逻辑信号序列，输出信号为 TTL 电平，序列时钟频率为 100Hz，并能够重复输出。这里有两种方案供选择：1、采用中、小规 模器件实现；2、用单片机 AT89C52 来完成。如果使用中、小规模器 件，虽然不需要使用软件编程，但使用的芯片很多，不仅电路复杂， 而且由于电路内部接口信号烦琐，中间关联多，抗干扰能力差。而单 片机作为一个智能化的可编程器件，可以通过软件完成相关功能。因 此，我们采用方案 2 来完成 8 位数字信号发生器电路。
uchar i; uchar j; initial(); for(;;)
{ for(i=0x02,j=0x00;i<0x09;i++,j=j+2) { WriteScr(0xf0,i,0x00,menu[j]-0xa0,menu[j+1]-0xa0,0x04); } if((signalword&0xf0)<0xa0) WriteScr(0xf9,0x04,0x10,((signalword>>4)&0x0f)+0x30,0x00,0x03); else
经过论证，我们可以确立各部分电路的主控器件： 单片机 AT89C52（8 位数字发生器） 单片机 AT89C52（功能控制系统） 单片机 AT89C52（数据采集电路） 可编程逻辑器件 CPLD（显示电路）
二、系统原理框图
前面的方案论证为各个部分电路确立了主控器件。以此为基础， 我们根据题目的基本要求和发挥部分的需要，进一步完善各部分电路 的具体实现，作出了此分析仪的系统原理框图，如图（2）所示：
第 12 页
福星电子网
形闪烁，应该是同步信号出现问题。经过再次计算，更改同步信号的 频率。
（3）示波器上再次出现杂乱的波形。经检查电路中 RAM，CPLD， AT89C52，各路信号，工作正常，但是总线隔离电路，送不出数据， 并且系统的电源部分发热，怀疑有短路点，经检查没有发现虚焊，及 电路连接错误，怀疑某个 IC 损坏，经检查后发现其中一块 74HC245 损坏，更换后，波形正常显示出来。
第 11 页
福星电子网
2、采集电路调试，在采集电路数据输入部分加入标准信号，由 单片机将其写入 RAM 指定的地址中，在将其读出后显示在 LED 显 示。
3、显示电路的调试，调节 T 型电阻网络，用高精度电位器确定 电阻阻值，并进行微调，结果显示正常。
（二）整机电路的调试。 由电路整体连接电路后，经断电检测后，没发现短路、接地和 开路现象，然后进行整机上电测试。
在整机调试过程中，我们遇到了一些问题。 （1）示波器上显示杂乱的波形。可能 CPLD 没有从 RAM 里把 所采集的数据读出来。我们用示波器检查 RAM 的读写信号，发现 RAM 片选端没有信号，怀疑是硬件的问题，检查电路发现片选端连 接错误，修改。 （2）示波器显示的波形仍然杂乱，怀疑是系统时序不正确，修 改程序后示波器上能显示所采集的波形，但是显示的波形不清晰，波
第 15 页
福星电子网
附录
一、 单片机主要源程序 1、 数字信号发生器
#include<reg52.h> #include<intrins.h> #include<ocmjb.c> #include<getkey.c> #include<initial.c> void main(void) {
第 14 页
福星电子网
总结
这次竞赛不仅锻炼了我们的动手能力，激发了我们的创新思 维，提高了我们的团队合作精神，而且培养了我们面对挫折勇于 克服的意志品质和吃苦耐劳的精神。我们也深深的体会到理论结 合实际的重要性，体会到知识的海洋是无穷无尽，激发我们去追 求。总之，我们喜欢“电子设计”竞赛，感谢全国大学生组委会 给我们这样锻炼的机会。
五、测试仪表
100M 的模拟示波器、数字万用表、函数波发生器、EDA 系统 开发工具、仿真器、PC 机等。
六、调试过程及功能实现
系统的调试先分模块进行，最后进行整机调试。 （一）分模块调试 1、8 路信号源调试。 由信号源产生的 8 路循环移位逻辑信号序列按照题目要求接入 8 路显示电路的输入端。输出端则接到示波器上。经过几次测试，模 拟示波器上显示的波形基本符合题目要求，测试波形如下：
第7页
福星电子网
设 R0 = 51KΩ 解此方程组可得 R1、R2 列如下表：
1路 2路 3路 4路 5路 6路 7路 8路
R1/KΩ 10.00 7.692 6.250 5.263 4.545 4.000 3.571 3.226
R2/KΩ 2.632 2.857 3.125 3.448 3.846 4.348 5.000 5.882
（三）功能实现 （1）检测门限电压可调部分，能够完成题目要求。 （2）通过游标在示波器上显示触发位置，并由按键调节触发位 置。 （3）由高频信号源产生窄脉冲，由二选一电路控制窄脉冲输出， 从而在示波器上显示时间标志线。 （4）由 CPLD 输出 8 位信号，用 LED 显示当前时间标志线上的 逻辑状态。 （5）由单片机输入三级触发字，实现三级触发，从而完成题目 要求。 （6）增加控制深度后，由单片机控制分页显示。
第 16 页
福星电子网
WriteScr(0xf9,0x04,0x10,((signalword>>4)&0x0f)+0x37,0x00,0x03); if((signalword&0x0f)<0x0a) WriteScr(0xf9,0x05,0x10,(signalword&0x0f)+0x30,0x00,0x03); else WriteScr(0xf9,0x05,0x10,(signalword&0x0f)+0x37,0x00,0x03); } } void time0_int(void)interrupt 1 { TH0=TH0NUM; TL0=TL0NUM; shiftword=_crol_(shiftword,1); clkout=1; signal=shiftword; _nop_(); clkout=0; } void int0(void)interrupt 0 { GetKeyInput(); }
V1/V 1.0 1.3 1.6 1.9 2.2 2.5 2.8 3.1
V2/V 1.2 1.5 1.8 2.1 2.4 2.7 3.0 3.3
其次，需要一个 8 路转换开关。在此我们采用了模拟开关 4051， 通过一个 8 进制计数器循环转换 8 个通道的信号。只要信号还原的速 率和转换的速率符合一定的关系，就能在模拟示波器上清晰的显示 8 路通道的信号。
第5页
福星电子网
第6页
福星电子网
（二）功能控制系统。本系统使用 AT89C52 设定触发字，送给 采集系统，同时产生 16 选 1 的数字控制信号，送给模拟 开关 4067，以便从 0.25V～4.0V 之间的 16 个等级选出 一级送到高速比较器，作为不同逻辑电平转换的参考电 压。
四、系统软件设计
信号发生器内控制器的软件流程图如下：
第8页
福星电子网
采集系统的软件流程图为：
第9页
福星电子网
用 VHDL 语言设计的数据还原电路顶层框图如下：
第 10 页
福星电子网
第4页
福星电子网
三、系统电路
根据前面的讨论，本系统需要设计的电路共四块，现在我 们就每一块具体电路进行具体分析。 （一）8 位数字信号发生器。具体电路如下图所示。
依据题目要求，要产生 100Hz 循环移位逻辑信号序列， 需要给 AT89C52 定时器设定 10ms 中断，利用中断程序 来实现这个目的。电路中使用了两个按键分别控制序列 的高 8 位和低 8 位。中文液晶显示器用来显示预置值的 设定情况。
第三部分数据采集电路的实现也有两种方案。方案 1：用单片 AT89C52 机完成数据采集及存储。方案 2：用可编程逻辑器件 CPLD 来实现。由于题目要求采集的是 100Hz 的低频时钟序列，用普通单片 机可以轻松实现，不需要使用复杂的 CPLD 系统。所以，我们使用方 案 1 实现数据采集电路。
第四部分显示系统也可以有两种方案：1、使用 CPLD 完成控 制；2、用单片机 AT89C52 实现控制。本题要求在示波器上清晰稳定 地显示信号序列，显示系统必须高速地从 RAM 中提取数据并传送到 示波器的输入端口。普通的单片机数据传送速率很难满足这个要求， AT89C52 也是一样。而可编程逻辑器件 CPLD 工作速度快，为 ns 量 级，可以完成题中高速采样及显示工作。因此，这里选用方案 1。