24小时计时器--FPGA

课程设计任务书学生姓名：罗序森专业班级：通信gj1101______ 指导教师：胡辑伟工作单位：____信息工程学院_____ 题目: 通信工程应用技术课设——FPGA一、设计任务与要求设计一个具有系统时间设置和带闹钟功能的24小时计时器中的应用。

电子钟要求如下：（１）计时功能：4位LED数字时钟对当前时间的小时和分钟进行显示，显示的最长时间为23小时59分。

（２）设置并显示新的闹钟时间：用户先按“set”键，再用数字键“0”～“9”输入时间，然后按“alarm”键确认。

在正常计时显示状态下，用户直接按下“alarm”键，则已设置的闹钟时间显示在显示屏上。

（３）设置新的计时器时间：用户先按“set”键，再用数字键“0”－“9”输入新的时间，然后按“time”键确认。

在输入过程中；输入的数字在显示屏上从右到左依次显示。

例如，用户要设置新的时间12：00，则按顺序输入“l”，“2”，“0”，“0”键，与之对应，显示屏上依次显示的信息为：“1”，“12”；“120”，“1200”。

如果用户在输入任意几个数字后较长时间内，例如5秒，没有按任何键，则计时器恢复到正常的计时显示状态。

（４）闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声；三．时间安排：指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (2)Abstract ................................................... 错误！未定义书签。

1 绪言 ..................................................... 错误！未定义书签。

1.1 课题的研究背景及意义................................ 错误！未定义书签。

1.2 闹钟系统的.......................................... 错误！未定义书签。

2 FPGA简介 (2)2.1 FPGA简述........................................... 错误！未定义书签。

2.2 FPGA工作原理 (2)2.3 FPGA的基本结构 (2)2.4 FPGA系统设计流程 (4)3主要模块设计 (5)3.1 分频模块 (5)3.1.1 分频模块源代码 (5)3.1.2 分频模块仿真 (6)3.2 按键模块 (7)3.2.1 按键模块源代码 (7)3.2.2 按键模块仿真 (9)3.3 时间模块 (10)3.3.1 时间模块源代码 (10)3.3.2 时间模块仿真 (13)3.4 显示模块 (14)3.4.1 显示模块源代码 (14)3.4.1 显示模块仿真 (17)3.5 闹钟模块 (17)3.5.1 闹钟模块源代码 (17)3.5.2 闹钟模块仿真 (18)3.6 顶层模块 (19)3.6.1 顶层模块源代码 (19)3.6.2 顶层模块仿真 (21)4 小结与体会 (22)参考文献 ................................................... 错误！未定义书签。

本设计在对闹钟系统的原理及其功能进行分析的基础上，采用自顶向下的设计方法，以现场可编程门阵列（FPGA）作为硬件基础，对闹钟系统进行电路设计。

本文的研究目的也是利用EDA技术来实现带闹钟功能的24小时计时器。

分别介绍发展历史、发展动态、设计思路、系统原理、系统功能分析、系统结构、各个模块分析与设计以及主要工作过程，并且经实际电路测试与仿真从而实现了一种基于FPGA的精确可靠的数字闹钟系统。

关键字：VHDL, QuartusII, FPGA, 闹钟The design is based on the analysis of the alarm system and its functions, using top-down design approach to field programmable gate array (FPGA) as a hardware foundation, on the alarm system circuit design. Purpose of this paper makes use of EDA techniques to achieve the alarm clock function with the 24-hour timer. The paper introduces the research background, the development history, the development tendency, the research mentality, the system principle the system function analysis, the system structure, each module analysis principle, the system function analysis, the system structure, each module analysis and the design as well as the prime task process separately. And by the actual circuit testing and simulation in order to achieve an accurate and reliable based on the number of FPGA alarm system.Key words: VHDL, QuartusII, FPGA, alarm clock1绪言1.1课题的研究背景及意义当今社会是数字化的社会，是数字集成电路广泛应用的社会。

数字集成电路本身在不断地进行更新换代。

它由早期的电子管、晶体管、小中规模集成电路，发展到超大规模集成电路（VLSIC，几万门以上）以及许多具有特定功能的专用集成电路。

但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。

系统设计师们更愿意自己设计专用集成电路（ASIC）芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件（FPLD），其中应用最广泛的当属现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。

在许多仪器仪表中都用到闹钟定时,目前通常是采用专用的数字闹钟芯片,但是这种芯片功能固定,不利于嵌入式应用。

而且,在仪器仪表的许多应用场合已经采用了FPGA可编程芯片。

这样一来,为我们在使用硬件空间的FPGA器件中在嵌入一个计时闹钟提供了极大的方便,而且不会增加成本,并可以使系统结构更加简单,体积更小,成本更低,具有更好的嵌入式和可移植特性。

1.2闹钟系统发展概述六十年代末，七十年代初带闹钟的电子钟表已悄悄在起步，因为客观存在成本低，精度高，显示直观方便（不用上发条）的优点冲击了传统机械表的统治地位。

到底90年代初基本垄断了钟表市场。

而随着时代的发展，在生产生活中对计时工具的要求也逐渐增高，高效节能理念的深入人心，功耗大开发周期长的传统电子表已经显然不适合时代的要求。

20世纪末数字电子技术得到飞速发展，数字电子技术的应用已经渗透到人类生活的各个方面。

从计算机到手机，从数字电视到数字电话，从家用电器到军用设备，从自动化到航天技术都广泛的采用了数字电子技术。

现代电子设计技术的核心是EDA技术。

EDA技术就是领先功能强大的电子计算机，在EDA工具软件平台上，对硬件描述语言HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件，自动的逻辑编译、化简、分割、综合、优化和仿真直到下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC 芯片中，实现既定的电子电路设计功能。

EDA技术使得电子闹钟设计工作仅限于利用硬件描述语言和EDA软件平台完成对系统硬件功能的实现，极大地提高设计效率，缩短了设计周期，节省设计成本。

本设计就是运用EDA技术，根据闹钟要实现的功能：计时功能、闹钟功能、设置新的计时器时间、设置新的闹钟时间、显示所设置的闹钟。

采用高层硬件描述语言VHDL进行设计。

首先程序文本输入，处理（编译、检查、逻辑优化与综合。

适配、分割、布局、布线、生成编程数据文件），然后进行功能仿真和时序仿真，最后下载到FPGA器件中并进行功能测试，进行输入操作、查处输入结果验证设计电路。

2 FPGA简介2.1 FPGA简述FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

2.2 FPGA工作原理FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。

现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA 具有不同的结构。

FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。

FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA 所能实现的功能，FPGA允许无限次的编程。

2.3 FPGA的基本结构FPGA具有掩膜可编程门阵列的通用结构，它由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块来实现不同的设计。

FPGA一般由3种可编程电路和一个用于存放编程数据的静态存储器SRAM组成。

这3种可编程电路是：可编程逻辑模块（CLB--Configurable Logic Block）、输入/输出模块（IOB--I/O Block）和互连资源（IR—Interconnect Resource）。