实验七 触发器与计数器的应用
加法计数
+ DIV2 6CT=1 DIV5 CT 2 0
Q0 Q1 Q2 Q3
74LS90不同码制状态表
8421B C D 码 序号 0 1 2 3 4 5 6 7 8 9 0 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0 5421B C D 码 Q0 Q3 Q2 Q1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 0 1 0 0 1 0 1 0 0
数字电路与逻辑设计实验
实验七 触发器与计数器的应用
杭州电子科技大学
电工电子实验中心
一、实验目的
1.掌握触发器的功能及触发特性。 2.了解计数器的基本结构，掌握用触发器构成计数器的方法。 3.理解分频和计数的概念，掌握任意进制计数器的构成方法
二、实验所用器件型号及管脚排列
16
14
1RD 1D 1CP 1SD 1Q 1Q GND
JK 触发器下降沿有效）。
2．用74LS90实现M=9和M=16的计数器，CP接实验箱上的单脉
冲信号，或接f=1~2Hz的连续脉冲，输出Q3、Q2、Q1、Q0 从
高到低依次接指示灯显示或者接实验箱上的数码显示输入D、C 、B、A ，记录显示结果。结果正确，再用示波器的一个输入端
接外部CP，一个端口接最高位，观察其输出波形与输入波形之
5．用分频器与双四选一数据选择器74LS153相结合,实现一个信号为 1001序列发生器，要求写出设计过程，并用实验来验证设计是否正确， 记录实验结果，并且分析实验结果与理论设计是否有出入。 （提示：数据选择器的地址端用脉冲波来控制）
6．用八选一模拟数据选择器74HCT4051来实现阶梯波，要求写 出设计过程，并用实验来验证设计是否正确，记录实验结果，并 且分析实验结果与设计是否有出入。（提示：用电阻分压，分别 输入数据选择器的数据端，地址端口用脉冲波进行控制）
在双J-K触发器74LS112中选定
JK触发器功能测试表
一个J-K触发器，令它的==1，J、K接
逻辑开关，CP接单脉冲源，Q接指示 灯，先使Qn＝0（使用RD端使触发器 置“0”），再按表2.7.10改变J、K及 CP，观察指示灯，记录结果，再使 Qn=1，同样按表2.7.10改变J、K及 CP，观察指示灯，记录结果。（注：
Q3 Q2 Q1 Q0 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1
序号 0 1 2 3 4 5 6 7 8 9 10 11 12
Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0
14
3
1Q
1K 1RD
13
4 5
12
2SD
S C1 2D 2Q R 2Q
2SD 2J 2CP
S 1J C1 1K R 2Q 2Q
1SD 2Q 2Q
2CP 2D 2RD
11
1Q 2Q GND
74LS112 JK触发器管脚图与逻辑符号
6 7 8
10 9
2K 2RD
74LS90的功能表
输 入
14
输 出
Q3 Q2 Q1 Q0 0 1 0 0 0 0 0 1
CP2 R1 R2 NC VCC P1 P2
CP1 NC Q0 Q3 GND
CP2 + CP1 R1 R2 P1 P2
CTR
& CT=0 & Z6
74LS90的管脚图 与逻辑符号
1 2 3 4 5 6 7
RD=R1· 2 PD=P1· 2 CP R P 1 0 0 0 1 0 × × ↓
13 12 11 10 9 8
7．用Multisim仿真软件设计实验内容4、5、6，用逻辑分析仪来观察 并分析输出波形。
R “1” D LD ENP “1” “1” ENT CP
.。
。 CT=0
M1 M2 G3 G4
CTR DIV16
RD
“1” LD “1” ENP “1” ENT
.。
CTR DIV16
。 M1
M2 G3 G4
CT=0
3CT=15 C5/2，3，4 +
CO
3CT=15 C5/2，3，4 +
CO
CP
d0
间的关系。（注：用示波器观察波形时CP接1KHz的脉冲信号）
要求：写出设计过程，以及记录实验结果，画出示波器所观察到的波 形图，分析理论设计与实验结果是否一致。
3．用74LS161实现M=10和M=24的计数器，要求其最高位的
占空比为50％。CP接实验箱上的单脉冲信号，或接f=1~2Hz的
连续脉冲，输出Q3、Q2、Q1、Q0 从高到低依次接指示灯显 示或者接实验箱上的数码显示输入D、C、B、A ，记录显示结
.
&
Z6
CP1
+ DIV2 6CT=1 DIV5 0
CP1
.
+ DIV2 6CT=1 DIV5 0
Q0 Q1 Q2 2 Q3
Q1 Q2
CP2
+ 6CT=4
CT 2
CP2
+ 6CT=4
CT
Q3
用74LS90 置数方式构 成的M=7逻辑图
用74LS90 清零方式构 成的M=7逻辑图
序号 2 3 4 5 6 7 8 9 10 11 12 13
VCC 2RD 2D 2CP
1SD 1CP 1D 1RD
1CP
S 1Q
VCC 1RD 2RD 2CP 2K 2J 2SD 2Q
1
1SD 1J 1CP
74LS74 D触发器管脚图与逻辑符号
1 2 3 4 5 6 7
S 1J C1 1D R
1K 1J 1SD 1Q
2
13 12 11 10 9 8
序号 0 1 2 3 4 5 6 7
Q 0 Q 3 Q 2Q 1 0 0 0 0 0 1 1 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 1 0 1 0 0 1 0
“0” R1 R2
.
CTR
& CT=0 & Z6
CTR
R1 R2 P1 P2 “0”
Q0
& CT=0
P1 P2
— — 1 0 —
— — 1 1 0
— — — — —
d1 d2 d3
[2] [4] [8]
— — — — 加法计数 — — — — — —
保 持
1
— — — — 保持，C=0
三、实验原理
序号 9 0 1 2 3 4 5 6 Q3 Q2 Q1 Q0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0
果。结果正确，再用示波器的一个输入端接外部CP，一个端口
接计数器最高位，观察其输出波形与输入波形之间的关系。
要求：写出设计过程，以及记录实验结果，画出示波器所观察得 到的波形图，分析理论设计与实验结果是否一致。
（二）提高部分
4．用74LS161或者74LS90设计一个M=9，占空比为50%的 分频器，用示波器观察波形和占空比。
CO
14 13 12 11 10 9
74LS161的管脚图与逻辑符号
Q0 Q1 Q2 Q3 ENT
C5/2，3，4 +
RD
LD
ENP
ENT
CP
d3 d2 d1 d0 d3 d2 d1 d0
工作状态 清 零 置 数
d0
Q2 Q3 ENT LD
1,5D
[1]
Q0 Q1 Q2 Q3
0 1 1 1
— 0 1 1 1
Q1 Q2
6CT=4
16
CR CP D0 D1 D2 D3 ENP GND
VCC
RD
O
QCC Q0 Q1
LD ENP ENT CP
。 CT=0 。 M1
M2 G3 G4
CTR DIV16
1
CP D0 D1 D2 D3 ENP LD O CR QCC
74LS161功能表
3CT=15
15
2 3 4 5 6 7 8
1,5D
[1]
Q0 Q1 Q2 Q3
0
d0 d1 d2 d3
1,5D
[1]
Q0
d1 [2] [4] [8]
1 0
[2] [4] [8]
Q1 Q2 Q3
&
。
d2 d3
&
。
0
用74LS161置数方式 构成的M=12逻辑图
用74LS161清零方式 构成的M=12逻辑图
四、实验内容
（一）基础实验部分
1、J-K触发器逻辑功能的测试
总结计数器使用特点
总结计数器使用特点篇一：计数器及其应用实验七计数器及其应用一、实验目的１、学习用集成触发器构成计数器的方法２、掌握中规模集成计数器的使用及功能测试方法３、运用集成计数器构成1/n分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。
根据计数器的增减趋势，又分为加法、减法和可逆计数器。
还有可预制数和可变程序功能计数器等等。
目前，无论是ttl还是cmos集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
1、用d触发器构成异步二进制加/减计数器图7―1是用四只d触发器构成的四位二进制异步加法计数器，它的连接特点是将每只d触发器接成t触发器，在由低位触发器的q端和高一位的cp端相连接。
若将图7―1稍加改动，即将低位触发器的q端与高一位的cp端相连接，即构成了一个4位二进制减法计数器。
２、中规模同步集成计数器同步集成计数器基本类型见表7-1。
表7-１同步计数器芯片型号和功能⑴同步4位二进制计数器74ls161的功能见表7-2，74ls163的功能见表7-3，引脚图见图7-2。
ld为置数控制端，clr为置０控制端， d0～d3为并行数据输入端，q0～q3为输出端，co为进位输出端。
⑵4位十进制同步计数器74ls160的功能见表7-4，引脚图见图7-2。
74ls162的功能见表7-5，引脚图见图7-2。
表7-２ 74ls161的功能表表7-3 74ls163功能表表表⑶4cc40192(74ls192)是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列如图7-3所示。
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
触发器的创建---实验报告7
运行结果如图所示：
1-3查询学生档案
select * from学生档案
运行结果如图所示：
2-1建立课程信息表
create table课程信息表
(课程ID char(6) primary key
insert into学生档案values ('02006002','林云燕','F','1985-2-9','山东','工商管理','3')
insert into学生档案values ('02006003','刘畅','M','1984-9-8','湖北','工商管理','2')
insert into学生档案values ('02006004','陈曦','F','1984-4-15','浙江','会计学','1')
insert into课程信息表
values('JB0003','大学英语A','基础必修',4,64)
insert into课程信息表
values('JB0004','高等数学A','基础必修',4,64)
计数器及应用实验报告
计数器及应用实验报告计数器及应用实验报告引言：计数器是一种常见的电子设备，用于记录和显示特定事件或过程中发生的次数。
在实际应用中，计数器广泛用于各种领域，如工业自动化、交通管理、计时系统等。
本文将介绍计数器的原理、分类以及在实验中的应用。
一、计数器的原理计数器是由一系列的触发器组成的，触发器是一种能够存储和改变状态的电子元件。
计数器的工作原理是通过触发器的状态改变来记录和显示计数值。
当触发器的状态从低电平变为高电平时，计数器的计数值加一；当触发器的状态从高电平变为低电平时，计数器的计数值减一。
计数器可以根据需要进行正向计数、逆向计数或者同时进行正逆向计数。
二、计数器的分类根据计数器的触发方式，计数器可以分为同步计数器和异步计数器。
同步计数器是指所有触发器在同一个时钟脉冲的控制下进行状态改变，计数值同步更新；异步计数器是指触发器的状态改变不依赖于时钟脉冲，计数值异步更新。
根据计数器的位数，计数器又可以分为4位计数器、8位计数器、16位计数器等。
三、计数器的应用实验1. 实验目的本实验旨在通过设计和搭建一个简单的计数器电路，了解计数器的工作原理和应用。
2. 实验器材- 74LS74触发器芯片- 电路连接线- LED灯- 开关按钮3. 实验步骤步骤一：搭建计数器电路根据实验原理，将74LS74触发器芯片与LED灯和开关按钮连接起来，形成一个简单的计数器电路。
步骤二：测试计数器功能将电路连接到电源，并按下开关按钮。
观察LED灯的亮灭情况，记录计数器的计数值变化。
步骤三：应用实验根据实际需求，将计数器电路应用到实际场景中。
例如，可以将计数器电路连接到流水线上，用于记录产品的数量；或者将计数器电路连接到交通信号灯上，用于记录通过的车辆数量。
4. 实验结果与分析通过实验测试，我们可以观察到LED灯的亮灭情况，并记录计数器的计数值变化。
根据实验结果，我们可以验证计数器的功能是否正常。
在应用实验中，我们可以根据实际需求来设计和改进计数器电路，以满足不同场景下的计数需求。
数电计数器实验报告
数电计数器实验报告实验名称：数电计数器实验实验目的：通过实验，了解和掌握数电计数器的原理和工作方式，以及计数器的应用。
实验原理：计数器是一种能够实现数字计数功能的电子元件。
主要由触发器、逻辑门和时钟信号组成。
触发器主要用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
实验器材：1. 7400四路或五路与门2. 7432四路或五路或六路或七路与非门3. 7474触发器4. 555定时器5. LED灯6. 电源实验步骤：1. 将触发器与逻辑门按照电路图连接，并确保连接正确无误。
2. 将555定时器连接到电路中，并设置合适的时钟频率。
3. 将LED灯连接到电路中，用于显示计数结果。
4. 打开电源，观察LED灯的亮灭情况，并记录计数结果。
5. 可以尝试改变定时器的频率，观察LED灯的计数速度。
实验结果分析：通过实验观察和记录计数结果，可以得出计数器的工作原理和特点。
可以发现，当时钟信号输入时，计数器会根据触发器和逻辑门的控制逻辑实现数字计数功能。
实验结论：1. 数电计数器是一种能够实现数字计数功能的电子元件。
2. 计数器由触发器、逻辑门和时钟信号组成，触发器用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
3. 数电计数器在实际应用中具有广泛的用途，如计时器、频率计等。
实验中可能遇到的问题和解决方法：1. 连接错误：检查电路连接，确保连接正确无误。
2. LED灯未亮起：检查电路连接，确保连接正确无误。
3. 计数不准确：检查时钟信号的频率，确保设置合适的计数速度。
实验改进思路：1. 尝试使用不同型号的触发器和逻辑门，比较它们的计数效果和特点。
2. 尝试使用其他电子元件，如译码器、多路选择器等，扩展计数器的功能和应用场景。
3. 尝试使用计数器的级联连接，实现更复杂的计数功能和应用。
fpga触发器及计数器实验报告
XX电力学院FPGA应用开发实验报告实验名称：触发器与计数器专业：电子科学与技术姓名：班级：学号：1.触发器功能的模拟实现实验目的：1．掌握触发器功能的测试方法。
2．掌握基本RS触发器的组成及工作原理。
3．掌握集成JK触发器和D触发器的逻辑功能及触发方式。
4．掌握几种主要触发器之间相互转换的方法。
5．通过实验，体会EPLD芯片的高集成度和多I/O口。
实验说明：将基本RS触发器，同步RS触发器，集成J-K触发器，D触发器同时集一个FPGA芯片中模拟其功能，并研究其相互转化的方法。
实验的具体实现要连线测试，实验原理如图所示：2.计数器在VHDL中，可以用Q<=Q+1简单地实现一个计数器，也可以用LPM来实现。
下面分别对这两种方法进行介绍。
方法一：第1步：新建一个Quartus项目。
第2步：建立一个VHDL文件，实现一个8位计数器。
计数器从“00000000”开始计到“11111111”，计数器的模是256。
计数器模块还需要包含一个时钟clock、一个使能信号en、一个异步清0信号aclr和一个同步数据加载信号sload。
模块符号如下图所示：第3步：VHDL代码如下：第4步：将VHDL文件另存为counter_8bit.vhd，并将其设定为项目的最顶层文件，再进行语法检查。
第5步：语法检查通过以后，用KEY[0]表示clock，SW[7..0]表示data，SW[8~10]分别表示en、sload和aclr；LEDR[7..0]表示q。
第6步：引脚分配完成后，编译并下载。
第7步：修改上述代码，把计数器的模更改为100，应如何操作。
模为100的计数器，VHDL代码如下：方法二：使用LPM实现8位计数器。
LPM是指参数化功能模块，用LPM可以非常方便快捷地实现一个计数器。
第1步：选择Tools->MegaWizard Plug-In Manager命令，打开如下图所示的对话框。
第2步：直接单击Next按钮，出现如下图所示的对话框。
(完整word版)实验7：使用触发器加强完整性 实验报告
CREATETRIGGERtri6
ONToys
AFTERUPDATE
AS
DECLARE@avgrateMONEY
DECLARE@maxrateMONEY
SELECT@avgrate=AVG(mToyRate)FROMToys
SELECT@maxrate=MAX(mToyRate)FROMToys
1.创建触发器，当修改Orders表中某行数据的mShippingCharges和mGiftWrapCharges时，要修改相应行的总价mTotalCost，以保证结果的正确性。
2.创建after触发器，禁止删除ToysBrand表中的记录。
3.创建Instead of触发器，禁止删除ToysBrand表中的记录。
ROLLBACKTRAN
END
8.
--创建视图
er(
cCandidateCode,vFirstName,vLastName,siTestScore,
cContractRecruiterCode,cName)
AS
andidateCode,vFirstName,vLastName,siTestScore,
IFUPDATE(mShippingCharges)ORUPDATE(mGiftWrapCharges)
BEGIN
DECLARE@change1MONEY
DECLARE@change2MONEY
SELECT@change1=mShippingCharges+mGiftWrapCharges
FROMinserted
7.对Shipment表进行插入操作或者修改操作时，应保证dShipmentDate小于当前日期。
8.对于Recruitment数据库，创建一个视图名为vwCandidateContractRecruiter，其中包含了外部候选人（ExternalCandidate表）的代码，姓名，测试成绩，以及其对应的合同招聘人员（ContractRecruiter表）的代码和名称。并对该视图进行更新，修改外部候选人代码为‘000049’的候选人，更改其测验成绩为87分，并更改相对应的合同招聘人员的名称为‘Roger Federal’。通过创建一个触发器使得能对该视图直接通过下面的Update语句进行更新。
电子线路基础数字电路实验7 时序逻辑电路设计
实验七时序逻辑电路设计一、实验目的1. 学习用集成触发器构成计数器的方法。
2. 熟悉中规模集成十进制计数器的逻辑功能及使用方法。
3. 学习计数器的功能扩展。
4. 了解集成译码器及显示器的应用。
二、实验原理计数器是一种重要的时序逻辑电路，它不仅可以计数，而且用作定时控制及进行数字运算等。
按计数功能计数器可分加法、减法和可逆计数器，根据计数体制可分为二进制和任意进制计数器，而任意进制计数器中常用的是十进制计数器。
根据计数脉冲引入的方式又有同步和异步计数器之分。
1. 用D触发器构成异步二进制加法计数器和减法计数器：图10—1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器形式，再由低位触发器的Q端和高一位的CP端相连接，即构成异步计数方式。
若把图10—1稍加改动，即将低位触发器的Q端和高一位的CP端相连接，即构成了减法计数器。
图10—1本实验采用的D触发器型号为74LS74A，引脚排列见前述实验。
2. 中规模十进制计数器中规模集成计数器品种多，功能完善，通常具有予置、保持、计数等多种功能。
74LS182同步十进制可逆计数器具有双时钟输入，可以执行十进制加法和减法计数，并具有清除、置数等功能。
引脚排列如图10—2所示。
其中LD−−置数端；CP u−−加计数端；CP D−−减计数端；DO−−非同步进位输出端；CO−−非同步借位输出端；Q A、Q B、Q C、Q D−−计数器输出端；D A、D B、D C、D D−−数据输入端；CR−−清除端。
表10—1为74LS192功能表，说明如下：当清除端为高电平“1”时，计数器直接清零(称为异步清零)，执行其它功能时，CR置低电平。
当CR为低电平，置数端LD为低电平时，数据直接从置数端D A、D B、D C、D D置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由加计数端Cp u输入，在计数脉冲上升沿进行842编码的十进制加法计数。
007-实验七存储过程与触发器(实验报告内容)
实验七存储过程与触发器（实验报告）一、目的1．掌握存储过程和触发器的基本概念和功能。
2．掌握创建、管理存储过程的方法。
3．掌握创建、管理触发器的方法。
二、实验内容（1）完成下列操作1．利用SQL Server Management Studio创建一个查询过程ProNum,查询每个班级中学生的人数，按班级号升序排列。
2．利用Transact-SQL语句创建一个带有参数的存储过程ProInsert,向score表插入一条选课记录，并查询该学生的姓名、选修的所有课程名称、平时成绩和期末成绩。
3．利用Transact-SQL语句创建一个存储过程ProAvg，查询指定班级指定课程的平均分。
班级号和课程名称由输入参数给定，计算出的平均分通过输出参数返回。
若该存储过程存在，则删除后重建。
4．利用SQL Server Management Studio创建一个AFTER触发器trigsex,当插入或修改student表中性别字段sex时，检查数据是否只为‘男’或‘女’。
5．利用Transact-SQL语句创建一个AFTER数据库trigforeign,当向score表中插入或修改记录时，如果插入或修改的数据与student表中数据部匹配，即没有对应的学号存在，则将此记录删除。
6．利用Transact-SQL语句创建一个AFTER触发器trigclassname，当向class表中插入或修改数据时，如果出现班级名称重复则回滚事务。
若该触发器存在，则删除后重建。
（2）完成实验报告三、实验环境SQL2005。
四、实验原理1．理解存储过程。
2．掌握触发器的使用。
五、实验报告将实验内容作为实验报告完成。
六、实验小结。
实验七--触发器
实验七、触发器一、实验目的（1）理解触发器的用途、类型和工作原理。
（2）掌握利用T-SQL语句创建和维护触发器的方法。
（3）掌握利用SQL Server Management Studio创建、维护触发器的方法。
二、实验内容、1、创建AFTER触发器（1）创建一个在插入时触发的触发器sc_insert，当向SC表插入数据时，须确保插入的学号已在Student表中存在，并且还须确保插入课程号在Course表中存在；若不存在，则给出相应的提示信息，并取消插入操作，提示信息要求指明插入信息是学号不满足条件还是课程号不满足条件。
（注：Student表与SC表的外键约束要先取消。
）（2）为Course表创建一个触发器Course_del，当删除了Course表中的一条课程信息时，同时将表SC中相应的学生选课记录也删除。
（3）在Course表中添加一个平均成绩avg_modify，当SC表中某学生的成绩发生变化时，则Course表中的平均成绩也能及时相应发生改变。
（4）测试上述三个触发器。
2、创建INSERTED OF 触发器（1）创建一视图student_view，包含学号、姓名、课程号、课程名、成绩等属性，在student_view上创建一个触发器grade_modify，当对student_view中的学生的成绩进行修改时，实际修改的是SC中的相应记录。
（2）在Student表中插入一个getcredit字段（记录学生所获学分的情况），创建一个触发器ins_credit，当更改（注：含插入时）SC表中的学生成绩时，如果新成绩大于等于60分，则该生可获得这门课的学分，如果新成绩小于60分，则该生未能获得这门课的学分。
（3）测试上述两个触发器。
3、使用T-SQL语句管理和维护触发器（1）用系统存储过程sp_helptrigger查看触发器grade_modify的相关信息。
（2）使用sp_helptext查看触发器grade_modify中的定义内容。