南邮数电第3章-(3)PPT课件
合集下载
数字电路与逻辑设计第3章PPT学习教案
uo=VCC=5V
③ui＝3V时，三极管导通，基极 电流：
3 0.7
①ui=1V时，三极管导通，基极电流：
iB
ui
uBE Rb
1 0.7 10
mA 0.03mA
iB 10 mA 0.23mA
而
IBS 0.094mA
三极管临界饱和时的基极电流：
I BS
ui
uCES Rc
5 0.3 mA 0.094mA 501
1.0
VOL（ max）0.5 0.4V
D
E
4.0 3.5 3.0
VOH（ min）2.5
2.0
Vo (V)
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
（2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的 输出电压。VOL的理论值为0.3V，产品规定输出低电压的 最大值VOL（max）=0.4V。
（3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对 应的输入电压。即输入低电压的最大值。在产品手册中常 称为输入低电平电压，用VIL（max）表示。产品规定VIL（max） =0.8V。
即Vi＜Vth，与非门关门，输出高电平； Vi＞Vth，与非门开门，输出低电平。
Vth又常被形象化地称为门槛电压。Vth的值为1.3V ～1.４V 。
Vo (V)
4.0 A B
3.5
3.0
VOH（ min）2.5 2.4V
C
2.0
1.5
A( 0V,3.6V) B(0.6V,3.6V) C(1.3V,2.48V) D( 1.4V,0.3V) E(3.6V,0.3V)
第3页/共48页
二极管的反瞬向态恢开复关时特间是性影响二极管开关特性的主要因素
③ui＝3V时，三极管导通，基极 电流：
3 0.7
①ui=1V时，三极管导通，基极电流：
iB
ui
uBE Rb
1 0.7 10
mA 0.03mA
iB 10 mA 0.23mA
而
IBS 0.094mA
三极管临界饱和时的基极电流：
I BS
ui
uCES Rc
5 0.3 mA 0.094mA 501
1.0
VOL（ max）0.5 0.4V
D
E
4.0 3.5 3.0
VOH（ min）2.5
2.0
Vo (V)
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
（2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的 输出电压。VOL的理论值为0.3V，产品规定输出低电压的 最大值VOL（max）=0.4V。
（3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对 应的输入电压。即输入低电压的最大值。在产品手册中常 称为输入低电平电压，用VIL（max）表示。产品规定VIL（max） =0.8V。
即Vi＜Vth，与非门关门，输出高电平； Vi＞Vth，与非门开门，输出低电平。
Vth又常被形象化地称为门槛电压。Vth的值为1.3V ～1.４V 。
Vo (V)
4.0 A B
3.5
3.0
VOH（ min）2.5 2.4V
C
2.0
1.5
A( 0V,3.6V) B(0.6V,3.6V) C(1.3V,2.48V) D( 1.4V,0.3V) E(3.6V,0.3V)
第3页/共48页
二极管的反瞬向态恢开复关时特间是性影响二极管开关特性的主要因素
南邮微机原理课件第3章.ppt
56H 34H 12H
(4) ①
变址寻址 有比例因子的变址寻址其地址表达式为 段寄存器：[比例因子*变址寄存器+位移量]
物理地址=段寄存器×16+比例因子×变址寄存器 +位移量
② 没有比例因子的变址寻址其地址表达式为：
段寄存器：[变址寄存器+位移量] 访问约定的逻辑段可简化为 ： [变址寄存器+位移量]
;AAH → BL ;FCH →CL ;35H →DL
;15 →SI
如： MOV
INC DEC
;DS内容→ AX ;SI+1 → SI (Increase 增量) ;DI – 1 → DI (Decrease 减量)
3.存储器操作数寻址方式 重申： 在读写内存操作数之前，CPU必须知道相关存 储单元的物理地址。
第3章
• 3.1 概述
指令系统
• 3.2
• 3.3 • 3.4
80486寻址方式
80486标志寄存器 汇编语言语法规则之一
• 3.5
80486基本集指令
3.１
概述
1. 指令：通知 CPU执行某种操作的“命令”， CPU全部指令的集合，称为指令系统 2. 指令的书写格式 目标指令（机器指令）用一串0，1代码书写 注意：硬件只能识别，存储，运行目标指令 符号指令：用规定的助记符,规定的书写格式 书写的指令
ADD INC AX , BX SI
操作数助记符 ；注释
;AX+BX → AX ;SI+1 → SI
标号：以字母开头,后跟字母,数字,下划线,长度 ≤31字符 标号又称符号地址,代表该指令的逻辑地址。 可有可无，设置是为了程序的转向 注解：以“ ；”开头，不执行，打印程序清单时照 原样打印，“系统保留字”不能做标号。
数字电路逻辑设计第三章ppt文档
在数字电路中，三极管作为开关元件，主要工作在饱 和和截止两种开关状态，放大区只是极短暂的过渡状态。
i相UU界UBBB称C应饱EEE((ss(临S地和aasatt))t为界)，点为为放0饱三I饱饱.C7大(和极和Vs和at，和基)管基为集饱极仍极U临电C和电然电E界极(的流s具压a饱电t)交，有；和压界用0放集。.3点大IV电对B，。(作s极硅at这在)用饱和区电管I表C时临。(s流，iM示aOCt的) ；；T临UCS界E(sa饱t)从大和Q而 ，线u工uIC增作ENIA减放B大点(sa小大t截)使上u。区止移CiEB区，增大iC ，增
0.7V，锗管为0.3V），可以近似看作是一个闭合的开关
➢ 加反向电压时截止，反向电流很小可以近似看作是一
个断开的开关。
I/mA
正向特性
3
反向特性
2
反向击穿 特性
1 -60 -40 -20
0.2 0.4 0.6 U/V
-0.01
-0.02
开启电压
-0.03
1、理想模型
2、恒压降模型
3、折线模型
正向压降为0，反向 电流为0（正向导通 反向截止）
3）限幅电路
1）限幅电路。限幅电路是将输入波形的一部分传送到输出端， 而将其余部分抑制，从而实现对脉冲波形的变换或整形。 从电路结构结构上看，限幅电路可分为串联、并联限幅两种。
R
R
＋
＋＋
VD
ui
E
uo
ui
－
－
－
＋
VD
E
uo
－
并联二极管上限幅电路
并联二极管下限幅电路
R
＋
VD 1
ui
＋
－
－ E1
i相UU界UBBB称C应饱EEE((ss(临S地和aasatt))t为界)，点为为放0饱三I饱饱.C7大(和极和Vs和at，和基)管基为集饱极仍极U临电C和电然电E界极(的流s具压a饱电t)交，有；和压界用0放集。.3点大IV电对B，。(作s极硅at这在)用饱和区电管I表C时临。(s流，iM示aOCt的) ；；T临UCS界E(sa饱t)从大和Q而 ，线u工uIC增作ENIA减放B大点(sa小大t截)使上u。区止移CiEB区，增大iC ，增
0.7V，锗管为0.3V），可以近似看作是一个闭合的开关
➢ 加反向电压时截止，反向电流很小可以近似看作是一
个断开的开关。
I/mA
正向特性
3
反向特性
2
反向击穿 特性
1 -60 -40 -20
0.2 0.4 0.6 U/V
-0.01
-0.02
开启电压
-0.03
1、理想模型
2、恒压降模型
3、折线模型
正向压降为0，反向 电流为0（正向导通 反向截止）
3）限幅电路
1）限幅电路。限幅电路是将输入波形的一部分传送到输出端， 而将其余部分抑制，从而实现对脉冲波形的变换或整形。 从电路结构结构上看，限幅电路可分为串联、并联限幅两种。
R
R
＋
＋＋
VD
ui
E
uo
ui
－
－
－
＋
VD
E
uo
－
并联二极管上限幅电路
并联二极管下限幅电路
R
＋
VD 1
ui
＋
－
－ E1
第三章 数电课件
A0
A1
Y3
2线-4线译码器逻辑图
19
3.1.3 译码器
变量译码器——2线-4线译码器
Y 3 A1 A 0 S T Y 2 A1 A 0 S T Y 1 A1 A 0 S T Y 0 A1 A 0 S T
表 2线-4线译码器真值表
ST
A1 A0
Y3 Y2
Y1
Y0
18
3.1.3 译码器
变量译码器——2线-4线译码器
n个译码地址输入端，对应2n个译码输出；如：2线-4线 译码器。
＆
Y0
ST
1
＆
Y1
Y 3 A1 A 0 S T
＆ 1 1 图 1 1 ＆
Y2
Y 2 A1 A 0 S T
Y 1 A1 A 0 S T Y 0 A1 A 0 S T
0
1 0 0 1
图 一位全加器
A、B 为两个输入的1位二进制数； CI 为低位来的进位信号； F 是 A+B+CI 的本位和的输出端； CO 是 A+B+CI 的进位信号的输出端。
CI
CO
图 1位全加器逻辑符号
8
3.1.1 全加器
逐位进位加法器
依次将低位的进位输出接到高位的进位输入，每一位的 相加结果都必须等到低一位进位产生以后才能建立（→串行 进位加法器） 4位逐位进位加法器
× 1
× × × 0 1 1 1
× 1
× × 0 1 1 1 1
× 1
× 0 1 1 1 1 1
× 1
0 1 1 1 1 1 1
1 1
0 0 0 0 1 1 1
《数字电子技术基础》第3章.组合逻辑电路PPT课件
3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;
数字电路课件第3章
3.6V
+ vI –
R b1
R c2
4kW
1 .6 kW
42.31V
V B1
T1
T2
1.4V
R e2 1K W
R c4 130W
T4
D
0.2V
+
T3
负载
vO
–
I 全为高电平 (3.6V)
T1 倒置放大
T2 饱和
T3 饱和
T4 截止
O 低电平0.2V）
31
3.4.2 TTL反相器
3. 采用输入级以提高工作速度
ts tt
二、二极管的动态特性
1.二极管从正向导通到反向截止的过程
D •：
vi
＋i
VF
v －i
RL
t1
t
-ViR
•在t1 时，突然I ＝ －VR时，电路中电
IF
流i=?
- 通常将二极管从导通转为截止所需的时间称
IR
0.1IR
t
为反向恢复时间: tre= ts+tt
ts tt
存储时间
渡越时间
二、二极管的动态特性
+5 V R
vo
S
概述
iC iD
VCC Rc
V BR
O
D
阳极 a
k阴极
Rb vI
VCC vCE
V CC
Rc vo
end
3.1 二极管的开关特性
一、数字电路中，二极管工作在开关状态：
• 二极管正向导通时：导通电阻很小，两端相 当于短路； • 二极管反向截止时：等效电阻很大，两端相 当于开路。
• 二极管的开关特性表现在正向导通和反向截止 状态之间的转换过程（即动态特性）：
南邮数电第3章-(3)PPT课件
0 0 1 10 1 0 0 10
Y
F
再令D0 =D2= D4 = D5 = D6 ，D1 =D3 =D7 =1，则
Y=F，相应的电路图如下所示：
25
EN
A
A0
B
A1
C VCC
A2
D0
D 1 74151 D2
Y
F
D3
D4
D5
D6 D7
26
例 ：用一片74153设计一个一位全加器 。
解：1/2 74153和一位全加器 的卡诺图分别如下
Ø Ø1 0 0 Ø Ø0 1 0 Ø Ø1 0 0 Ø Ø0 1 0 Ø Ø1 0 0 Ø Ø0 1 0 Ø Ø1 0 0 Ø Ø0 1 0
37
续表
输
入
输出
A3 B3 A2 B2 A1 B1 A0 B0 (A>B)i (A<B)i (A=B)i FA>B FA<B FA=B
A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 1
14
八选一MUX的卡诺图
A1A0
A2 0
00 01 11 10 D0 D1 D3 D2
1 D4 D5 D7 D6
15
八选一MUX的逻辑表达式
EN = 1, Y = 0 ; EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D4+ A2 A1A0D5+ A2A1A0D6 + A2A1A0D7 7
Y
F
再令D0 =D2= D4 = D5 = D6 ，D1 =D3 =D7 =1，则
Y=F，相应的电路图如下所示：
25
EN
A
A0
B
A1
C VCC
A2
D0
D 1 74151 D2
Y
F
D3
D4
D5
D6 D7
26
例 ：用一片74153设计一个一位全加器 。
解：1/2 74153和一位全加器 的卡诺图分别如下
Ø Ø1 0 0 Ø Ø0 1 0 Ø Ø1 0 0 Ø Ø0 1 0 Ø Ø1 0 0 Ø Ø0 1 0 Ø Ø1 0 0 Ø Ø0 1 0
37
续表
输
入
输出
A3 B3 A2 B2 A1 B1 A0 B0 (A>B)i (A<B)i (A=B)i FA>B FA<B FA=B
A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 1
14
八选一MUX的卡诺图
A1A0
A2 0
00 01 11 10 D0 D1 D3 D2
1 D4 D5 D7 D6
15
八选一MUX的逻辑表达式
EN = 1, Y = 0 ; EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D4+ A2 A1A0D5+ A2A1A0D6 + A2A1A0D7 7
数字电子技术基础第3章数字电子技术基础课件-PPT精品文档
（3-11）
3.1.2 组合电路的基本设计方法
组合逻辑功辑电路的设计是根据给定的实际逻辑问题， 求出实现其逻辑功能的逻辑电路。 一、设计方法 根据要求，设计出适合需要的组合逻辑电路应该遵循 的基本步骤，可以大致归纳如下： 1、进行逻辑抽象 ①分析设计要求，确定输入、输出信号及它们之间的 因果关系。 ②设定变量，即用英文字母表示有关输入、输出信号， 表示输入信号者称为输入变量，有时也简称为变量，表 示输出信号者称为输出变量，有时也称为输出函数或简 称函数。
数字电子技术基础
（3-1）
第3章 组合逻辑电路
（3-2）
第3章
3.1 3.2 3.3 3.4 3.5 3.6 3.7
组合逻辑电路
概述 组合电路的基本分析方法和设计方法 加法器和数值比较器 编码器和译码器 数据选择器和分配器 用中规模集成电路实现组合逻辑函数 只读存储器 组合电路中的竞争冒险
（3-3）
（Байду номын сангаас-5）
3.1 组合电路的基本分析方法和设计方法
3.1.1 组合电路的基本分析方法 所谓组合逻辑电路的分析，就是根据给定的逻辑电路 图，求出电路的逻辑功能。 给定组合逻辑电路 一、分析方法 ①根据给定的逻辑图写 出输出函数的逻辑表达式。 写输出逻辑表达式 ②化简逻辑表达式，求 出输出函数的最简与或表 达式。 化简 分析其功能 ③列出输出函数的真值 表。 分析其功能 ④描述电路的逻辑功能。 列出真值表
（3-6）
二、分析举例：
A
& & & & Y
B
1：组合逻辑电路如图， 试分析其逻辑功能。
解 ：⑴ 、根据逻辑图写输出逻辑表达式并化简
Y AB A AB B AB A AB B AB ( A B ) ( A B )( A B ) A B A B
3.1.2 组合电路的基本设计方法
组合逻辑功辑电路的设计是根据给定的实际逻辑问题， 求出实现其逻辑功能的逻辑电路。 一、设计方法 根据要求，设计出适合需要的组合逻辑电路应该遵循 的基本步骤，可以大致归纳如下： 1、进行逻辑抽象 ①分析设计要求，确定输入、输出信号及它们之间的 因果关系。 ②设定变量，即用英文字母表示有关输入、输出信号， 表示输入信号者称为输入变量，有时也简称为变量，表 示输出信号者称为输出变量，有时也称为输出函数或简 称函数。
数字电子技术基础
（3-1）
第3章 组合逻辑电路
（3-2）
第3章
3.1 3.2 3.3 3.4 3.5 3.6 3.7
组合逻辑电路
概述 组合电路的基本分析方法和设计方法 加法器和数值比较器 编码器和译码器 数据选择器和分配器 用中规模集成电路实现组合逻辑函数 只读存储器 组合电路中的竞争冒险
（3-3）
（Байду номын сангаас-5）
3.1 组合电路的基本分析方法和设计方法
3.1.1 组合电路的基本分析方法 所谓组合逻辑电路的分析，就是根据给定的逻辑电路 图，求出电路的逻辑功能。 给定组合逻辑电路 一、分析方法 ①根据给定的逻辑图写 出输出函数的逻辑表达式。 写输出逻辑表达式 ②化简逻辑表达式，求 出输出函数的最简与或表 达式。 化简 分析其功能 ③列出输出函数的真值 表。 分析其功能 ④描述电路的逻辑功能。 列出真值表
（3-6）
二、分析举例：
A
& & & & Y
B
1：组合逻辑电路如图， 试分析其逻辑功能。
解 ：⑴ 、根据逻辑图写输出逻辑表达式并化简
Y AB A AB B AB A AB B AB ( A B ) ( A B )( A B ) A B A B
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
F ( A, B, C ) m0 m3 m5 m7
根据八选一数据选择器的功能，令
19
D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S＝0 具体电路见下图：
电路图
20
例 试用八选一电路实现三变量多数表决电路。
解：假设三变量为A、B、C，表决结果为F，则
真值表如下表所示。 A B C F
Y=F，相应的电路图如下所示：
23
EN
C
A0
B
A1
A VCC
A2
D0
D 1 74151 D2
Y
F
D3
D4
D5
D6 D7
24
若C、B、A分别接A2、A1、A0，则Y、F的卡诺 图分别如下，
A1A0 A2 00 01 11 10
0 D0 D1 D3 D2
1 D4 D5 D7 D6
BA C 00 01 11 10
注意和3.1节的关系。
4
作业
5
四选一数据选择器
① 四选一MUX简化符 ② 四选一MUX的功能 ③ 四选一MUX的逻辑表达式 ④ 74153的简化逻辑符
6
八选一数据选择器
① 八选一MUX简化符 ② 八选一MUX的功能表 ③ 八选一MUX的卡诺图 ④ 八选一MUX的逻辑表达式
7
地址输 入端
数 据 输 入 端
miDi
i0
16
数据选择器的应用
1. 功能扩展 例如用两片四选一MUX，可以构成八选一
MUX；两片八选一数据选择器74LS151，可以构成 十六选一数据选择器，等等。
17
2． 实现组合逻辑函数
组合逻辑函数 F ( A, B,C ) mi (i 0 ~ 7)
7
8选1
Y ( A2, A1, A0) mi Di
i 0
3
4选1
Y ( A1, A0) mi Di
i0
比较可知，表达式中都有最小项mi，利 用数据选择器可以实现各种组合逻辑函数。
18
例
试用八选一电路实现
F ABC ABC ABC ABC
解：将A、B、C分别从A2、A1、A0输入，作为 输入变量，把Y端作为输出F。因为逻辑表达式中的 各乘积项均为最小项，所以可以改写为
（2） 数值比较器的扩展
2
3.2.5 全加器
算术运算是数字系统的基本功能，更是计算机 中不可缺少的组成单元。
本章前面的内容讨论过半加器电路，它是不考 虑低位进位的加法器。这里我们介绍全加器。
1. 四位串行进位全加器 2. 四位超前进位全加器 3. 全加器的应用举例
3
内容回顾
有哪些数据选择器、数值比较器、全加器？ 用途？
14
八选一MUX的卡诺图
A1A0
A2 0
00 01 11 10 D0 D1 D3 D2
1 D4 D5 D7 D6
15
八选一MUX的逻辑表达式
EN = 1, Y = 0 ; EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D4+ A2 A1A0D5+ A2A1A0D6 + A2A1A0D7 7
000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
真值表
21
则
F ( A, B,C ) m3 m5 m6 m7
在八选一电路中，将A、B、C从A2、A1、A0
输入，令 D3 = D5 =D6 =D7 =1
D0 = D1 =D2 =D4 =0
S＝0
F＝Y
3.2.3 数据选择器
在多路数据传送过程中，能够根据需要将 其中任意一路挑选出来的电路，叫做数据选择 器，也称为多路选择器,其作用相当于多路开关。
常见的数据选择器有四选一、八选一、十 六选一电路。
在本节内容 中我们还将介绍数 据选择器的。
1
3.2.4 数值比较器
数值比较器：能够比较数字大小的电路。
0 0 1 10 1 0 0 10
Y
F
再令D0 =D2= D4 = D5 = D6 ，D1 =D3 =D7 =1，则
输出端
13
八选一MUX的功能表
使能 输入
输入
输出
EN A2 A1 A0 Y
1 ØØØ 0
0 0 0 0 D0 0 0 0 1 D1
0 0 1 0 D2
0 0 1 1 D3
使能 输入
输入
输出
EN A2 A1 A0 Y 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D7
则可实现三变量多数表决电路，具体电路图 请行画出。
22
例 ：用74151设计函数 F = AB + AC 。
A1A0 A2 00 01 11 10
0 D0 D1 D3 D2
BC A 00 01 11 10
0 0 0 00
1 D4 D5 D7 D6
1 1 0 11
Y
F
比较两卡诺图，若A、B、C分别接A2、A1、A0， 再令D0 =D1= D2 = D3 = D5 ，D4 =D6 =D7 =1，则
(2)四选一数据选择器的功能表
输入
输出
S A1 A0
Y
0 ××
0
100
D0
101
D1
110
D2
111
D3
表 四选一数据选择器的功能表
3
Y ( A1, A0 ) S mi Di
i0
10
四选一MUX的逻辑表达式 EN = 1, Y = 0 ; EN = 0, Y = A1A0D0+ A1A0D1+ A1A0D2 + A1A0D3
使能端
A0
A1
D 0 四选一
D1
Y
D 2 MUX
D3
EN
简化符号
输出端
8
四选一MUX的功能
Y ( A(11,)A四0 )选一S数(m据0选D择0 器m的1逻D1辑电m路2图D2 m3D3 )
地址 输入端
控制 输入端数据选择器电路
9
Y ( A1, A0 ) S(m0 D0 m1D1 m2 D2 m3D3 )
3
miDi
i0
11
1 EN
1D 0 1D 1
1D 2
1Y
1D 2D
3 0
74153
2D 1
2Y
2D 2
2D 3
2EN A 1 A 0
74153的简化逻辑符号
12
使能端
地址输 入端
数 据 输 入 端
EN A0 A1 A2 D0 D 1 74151 Y D2 D3 D4 D5 D6 D7
简化符号
1. 两个一位数A和B相比较的情况：
(1)A＞B：只有当A=1、B=0时，A＞B才为真；
(2)A＜B：只有当A=0、B=1时，A＜B才为真；
(3)A = B：只有当A=B=0或A=B=1时，A = B才为真。
2. 如果要比较两个多位二进制数A和B的大小？ 必须从高向低逐位进行比较。
（1） 四位并行数据比较器7485
根据八选一数据选择器的功能，令
19
D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S＝0 具体电路见下图：
电路图
20
例 试用八选一电路实现三变量多数表决电路。
解：假设三变量为A、B、C，表决结果为F，则
真值表如下表所示。 A B C F
Y=F，相应的电路图如下所示：
23
EN
C
A0
B
A1
A VCC
A2
D0
D 1 74151 D2
Y
F
D3
D4
D5
D6 D7
24
若C、B、A分别接A2、A1、A0，则Y、F的卡诺 图分别如下，
A1A0 A2 00 01 11 10
0 D0 D1 D3 D2
1 D4 D5 D7 D6
BA C 00 01 11 10
注意和3.1节的关系。
4
作业
5
四选一数据选择器
① 四选一MUX简化符 ② 四选一MUX的功能 ③ 四选一MUX的逻辑表达式 ④ 74153的简化逻辑符
6
八选一数据选择器
① 八选一MUX简化符 ② 八选一MUX的功能表 ③ 八选一MUX的卡诺图 ④ 八选一MUX的逻辑表达式
7
地址输 入端
数 据 输 入 端
miDi
i0
16
数据选择器的应用
1. 功能扩展 例如用两片四选一MUX，可以构成八选一
MUX；两片八选一数据选择器74LS151，可以构成 十六选一数据选择器，等等。
17
2． 实现组合逻辑函数
组合逻辑函数 F ( A, B,C ) mi (i 0 ~ 7)
7
8选1
Y ( A2, A1, A0) mi Di
i 0
3
4选1
Y ( A1, A0) mi Di
i0
比较可知，表达式中都有最小项mi，利 用数据选择器可以实现各种组合逻辑函数。
18
例
试用八选一电路实现
F ABC ABC ABC ABC
解：将A、B、C分别从A2、A1、A0输入，作为 输入变量，把Y端作为输出F。因为逻辑表达式中的 各乘积项均为最小项，所以可以改写为
（2） 数值比较器的扩展
2
3.2.5 全加器
算术运算是数字系统的基本功能，更是计算机 中不可缺少的组成单元。
本章前面的内容讨论过半加器电路，它是不考 虑低位进位的加法器。这里我们介绍全加器。
1. 四位串行进位全加器 2. 四位超前进位全加器 3. 全加器的应用举例
3
内容回顾
有哪些数据选择器、数值比较器、全加器？ 用途？
14
八选一MUX的卡诺图
A1A0
A2 0
00 01 11 10 D0 D1 D3 D2
1 D4 D5 D7 D6
15
八选一MUX的逻辑表达式
EN = 1, Y = 0 ; EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D4+ A2 A1A0D5+ A2A1A0D6 + A2A1A0D7 7
000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
真值表
21
则
F ( A, B,C ) m3 m5 m6 m7
在八选一电路中，将A、B、C从A2、A1、A0
输入，令 D3 = D5 =D6 =D7 =1
D0 = D1 =D2 =D4 =0
S＝0
F＝Y
3.2.3 数据选择器
在多路数据传送过程中，能够根据需要将 其中任意一路挑选出来的电路，叫做数据选择 器，也称为多路选择器,其作用相当于多路开关。
常见的数据选择器有四选一、八选一、十 六选一电路。
在本节内容 中我们还将介绍数 据选择器的。
1
3.2.4 数值比较器
数值比较器：能够比较数字大小的电路。
0 0 1 10 1 0 0 10
Y
F
再令D0 =D2= D4 = D5 = D6 ，D1 =D3 =D7 =1，则
输出端
13
八选一MUX的功能表
使能 输入
输入
输出
EN A2 A1 A0 Y
1 ØØØ 0
0 0 0 0 D0 0 0 0 1 D1
0 0 1 0 D2
0 0 1 1 D3
使能 输入
输入
输出
EN A2 A1 A0 Y 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D7
则可实现三变量多数表决电路，具体电路图 请行画出。
22
例 ：用74151设计函数 F = AB + AC 。
A1A0 A2 00 01 11 10
0 D0 D1 D3 D2
BC A 00 01 11 10
0 0 0 00
1 D4 D5 D7 D6
1 1 0 11
Y
F
比较两卡诺图，若A、B、C分别接A2、A1、A0， 再令D0 =D1= D2 = D3 = D5 ，D4 =D6 =D7 =1，则
(2)四选一数据选择器的功能表
输入
输出
S A1 A0
Y
0 ××
0
100
D0
101
D1
110
D2
111
D3
表 四选一数据选择器的功能表
3
Y ( A1, A0 ) S mi Di
i0
10
四选一MUX的逻辑表达式 EN = 1, Y = 0 ; EN = 0, Y = A1A0D0+ A1A0D1+ A1A0D2 + A1A0D3
使能端
A0
A1
D 0 四选一
D1
Y
D 2 MUX
D3
EN
简化符号
输出端
8
四选一MUX的功能
Y ( A(11,)A四0 )选一S数(m据0选D择0 器m的1逻D1辑电m路2图D2 m3D3 )
地址 输入端
控制 输入端数据选择器电路
9
Y ( A1, A0 ) S(m0 D0 m1D1 m2 D2 m3D3 )
3
miDi
i0
11
1 EN
1D 0 1D 1
1D 2
1Y
1D 2D
3 0
74153
2D 1
2Y
2D 2
2D 3
2EN A 1 A 0
74153的简化逻辑符号
12
使能端
地址输 入端
数 据 输 入 端
EN A0 A1 A2 D0 D 1 74151 Y D2 D3 D4 D5 D6 D7
简化符号
1. 两个一位数A和B相比较的情况：
(1)A＞B：只有当A=1、B=0时，A＞B才为真；
(2)A＜B：只有当A=0、B=1时，A＜B才为真；
(3)A = B：只有当A=B=0或A=B=1时，A = B才为真。
2. 如果要比较两个多位二进制数A和B的大小？ 必须从高向低逐位进行比较。
（1） 四位并行数据比较器7485