多通道动态信号采集系统技术参数
多通道动态信号采集系统技术参数
一、设备名称：多通道动态信号采集系统
二、技术参数
*2. 1、通道数：≥32通道；要求系统具备无线采集功能，能远程控制系统的采集开始、结束以及设置参数等；
2. 2、采样频率（所有传感器同步采集）：≥100KS/S；
*2.3、采集模块：单个采集模块16通道，±75V模拟量输入，16位A/D,通过前端信号调理模块可同时支持应变，ICP类型传感器；
2.4、最高测量精度：0.1%F.S；
*2. 5、信号带宽：≥25KHz；
2.6、主机技术要求：供电：10…55VDC,标准内存：256MB,1G内部存储卡，通信接口：TCP/IP,串口，带10个数字I/O和8个脉冲计数输入
*2.7、系统工作温度范围：-20°c~ +65°c
* 2.8、系统振动冲击指标：振动20g，冲击60g
2.9、桥盒模块尺寸：不大于32*77*20mm（W*D*H)；
2.10、桥盒工作温度范围：-20°c~ +65°c
2.11、通讯接口：以太网；
*2. 12、加速度传感器：可充电锂电池，嵌入式数据记录器最大记录不小于800万条数据事件，IP67防护等级，量程8g，三轴向。
（打*项为必须满足项）
三、采集及分析软件。
3.1 带有可扩展的传感器数据库，内置的TEDS 编辑器，可以读写TEDS 数据。
软件拥有图形界面，在线计算无需编程，测试数据可以以多种格式保存，例如BIN, RPCIII, MAT, ASCII 或XLS ，并可以再任何时间分析.
3.2 可以让用户采用.NET API (C++, C#, ) 使LabVIEWTM等软件。
3.3 web 服务器集成到每个模块中，测试数据可视化，通过浏览器进行浏览，无需安装其他软件.
四、售后服务及其他。
4.1 最好在武汉本地有技术支持中心；
4.2 设备到货后卖方应免费派技术人员到现场进行安装、调试和培训，保证设备的正常使用和使用方技术人员能够熟练正确操作，以及使用过程中本地上门售后服务。
4.3、设备质保期一年，软件终身免费升级。
4.4、交货期要求：合同生效后三个月内，具体交货时间和地点由招标人确认。
4.5、优先考虑进口设备。
多路信号采集显示系统设计与实现
多路信号采集显示系统设计与实现一、引言随着科技的不断发展，人们对信号采集显示系统的需求也日益增长。
多路信号采集显示系统是一种能够同时采集多种信号并进行显示的系统，广泛应用于工业控制、仪器仪表、环境监测等领域。
本文将介绍多路信号采集显示系统的设计与实现，包括硬件和软件的设计，希望能够为相关领域的研究和开发提供一定的参考。
二、系统设计1. 系统功能需求多路信号采集显示系统主要具备以下功能需求：（1）多通道信号采集功能：能够同时采集多路模拟信号，并实时转换为数字信号。
（2）数据存储功能：能够将采集到的数据进行存储，以便后续分析和处理。
（3）数据显示功能：能够实时显示采集到的数据，并提供用户界面操作。
（4）通信接口功能：能够与PC或其他设备进行通信，进行数据传输和控制。
2. 系统硬件设计多路信号采集显示系统的硬件设计主要包括传感器、采集卡、显示屏等组成。
（1）传感器：根据不同的采集需求，选择合适的传感器，如温度传感器、压力传感器、光敏传感器等。
（2）采集卡：选择合适的多通道模拟信号采集卡，能够满足采集多路信号的需求。
采集卡通常包括A/D转换器、输入端口等。
（3）显示屏：选择合适的显示屏，能够实时显示采集到的数据，提供用户友好的操作界面。
三、系统实现1. 硬件组装与连接按照系统设计，选购合适的传感器、采集卡和显示屏，并进行硬件组装和连接。
将传感器与采集卡连接，采集卡与显示屏连接，确保硬件的正常工作。
2. 软件开发与编程根据系统设计，开发相应的软件并进行编程。
实现数据采集、数据存储、数据显示和通信接口功能，并进行软件测试和调试。
3. 系统调试与优化将硬件和软件组装完毕后，进行系统调试和优化。
测试系统的各项功能是否正常，是否满足设计要求，并对系统进行优化，提高系统的稳定性和性能。
51单片机数据采集系统
课程设计报告书设计任务书一、设计任务1一秒钟采集一次。
2把INO口采集的电压值放入30H单元中。
3做出原理图。
4画出流程图并写出所要运行的程序。
二、设计方案及工作原理方案： 1. 采用8051和ADC0809构成一个8通道数据采集系统。
2. 能够顺序采集各个通道的信号。
3. 采集信号的动态范围：0～5V。
4. 每个通道的采样速率：100 SPS。
5．在面包板上完成电路，将采样数据送入单片机20h～27h存储单元。
6．编写相应的单片机采集程序，到达规定的性能。
工作原理：通过一个A/D转换器循环采样模拟电压，每隔一定时间去采样一次，一次按顺序采样信号。
A/D转换器芯片AD0809将采样到的模拟信号转换为数字信号，转换完成后，CPU读取数据转换结果，并将结果送入外设即CRT/LED显示，显示电压路数和数据值。
目录第一章系统设计要求和解决方案第二章硬件系统第三章软件系统第四章实现的功能第五章缺点及可能的解决方法第六章心得体会附录一参考文献附录二硬件原理图附录三程序流程图第一章系统设计要求和解决方案根据系统基本要求，将本系统划分为如下几个部分：●信号调理电路●8路模拟信号的产生与A/D转换器●发送端的数据采集与传输控制器●人机通道的接口电路●数据传输接口电路数据采集与传输系统一般由信号调理电路，多路开关，采样保持电路，A/D，单片机，电平转换接口，接收端（单片机、PC或其它设备）组成。
系统框图如图1-1所示1.1 信号采集分析被测电压为0～5V 直流电压，可通过电位器调节产生。
1.1.1 信号采集多路数据采集系统多采用共享数据采集通道的结构形式。
数据采集方式选择程序控制数据采集。
程序控制数据采集，由硬件和软件两部分组成。
，据不同的采集需要，在程序存储器中，存放若干种信号采集程序，选择相应的采集程序进行采集工作，还可通过编新的程序，以满足不同采样任务的要求。
如图1-3所示。
程序控制数据采集的采样通道地址可随意选择，控制多路传输门开启的通道地址码由存储器中读出的指令确定。
基于FPGA的大动态范围数据采集系统设计
基于FPGA的大动态范围数据采集系统设计
郭威;彭卫东;漆军;张一帆
【期刊名称】《仪表技术与传感器》
【年(卷),期】2024()2
【摘要】针对传统数据采集系统受动态范围限制,进行测量时对大信号易过载、小信号易丢失等问题,设计了一种基于FPGA的大动态范围多通道数据采集系统,讨论了噪声相关性与放大器增益对动态范围的影响。
该系统采用一种分立式架构的双ADC同步采集单元,结合FPGA高速并行处理的特点进行数据融合,对前端可变增益放大电路实时控制,实现多通道数据采集系统对微小信号采集时的高分辨率以及对大信号采集时的高容差。
对采用动态范围最大为108 dB的AD7768芯片研制的实验样机进行测试,结果表明其在64 kHz的采样频率下可达到160 dB以上的动态范围,系统采样精度达到0.1%,线性度优于0.005%,通道间相位精度达到±0.05°。
【总页数】9页(P56-64)
【作者】郭威;彭卫东;漆军;张一帆
【作者单位】中国民用航空飞行学院航空电子电气学院;成都信息工程大学自动化学院
【正文语种】中文
【中图分类】TP274
【相关文献】
1.基于CPLD技术的大动态范围高速数据采集系统设计与实现
2.基于AD9650的高速大动态范围数据采集系统设计
3.宽动态范围自适应变采样率数据采集系统设计
4.高精度大动态范围数据采集系统设计
5.基于FPGA的高速大容量数据采集系统设计
因版权原因，仅展示原文概要，查看原文内容请购买。
百慧动态心电分析系统技术参数-CT-083S
动态心电分析系统技术参数CT-083S一）动态心电分析系统整机功能1.能全信息存贮患者数据，并可DVD光盘刻录备份。
2.※ 1个标准24小时的记录，可在10秒内下载完毕。
3.※系统同步分析一条记录时，自动分析时间小于20秒；二）动态心电记录盒主要功能和技术参数1.导联方式：标准12导联，10根导联线记录，真实准确采集12导心电数据。
2.轻便小巧，重量为82克，1节7号碱性电池供电，最高可连续记录168小时。
3.※可通过更换导联线，实现3导心电数据采集4.记录盒内置LCD液晶屏，大小:40mm*28mm ,分辨率:128*645.※记录盒内置时钟，碱性电池取出后依旧可以工作6.记录盒上的液晶屏可以查看数据采集模式，可以实时观察任意导联心电波形，确保电极安放成功；可以精确查看任意导联连接状态；可以查看数据采集完成进度；可以监控电池用量；能显示起博钉标识；7.采样率4000Hz，开启起搏达到10000Hz。
高信噪比（>100dB），高精度高分辨率（16bit,最高10000Hz采样）8.多通道采集起搏器信号，内置起搏器检测电路。
9.存储类型为SD存储卡，容量为16G。
确保实现最大14天的数据能够存储。
10.※导联连接正常时，记录盒可自动开始记录。
11.※内置USB接口，可通过USB接口导出存储卡内数据，初始化记录盒三）智能动态心电分析软件主要功能和技术要求1.具有精确的智能化算法，可根据数据特征自动调整分析策略，无需手动调整不应期时间，QRS波宽度，灵敏度，主分析导联等分析参数，即可获得准确的分析结果，实现房早、室早等心率失常的智能化分析。
2.※具有全程自动跟踪编辑功能（自动修正伪差心搏后房早、自动移除房颤事件中房早、自动调整最快最慢心率位置）。
3.模板分析：包括正常、房早、室早、起搏、伪差、疑问心搏模板，模板数目自适应，根据实际波形逐波生成，修改模板方便快捷，可反复修改、单波修改、多波批量修改功能，模板内有同屏心搏叠加图。
多路信号采集器的硬件电路设计
图 ４ 接收模块时序图
４ 采集存储控制程序设计
４．１ 采样主控程序设计：
此 次 系 统 我 们 使 用 ４８Ｍ 晶 振 ， 每 路 信 号 采 样 率 不 低 于
１２．５ｋｈｚ， 一 共 相 当 于 １６ 路 模 拟 量 ， 所 以 控 制 点 为 ４８Ｍ ÷
（１６１２．５ｋｈｚ）＝２４０ 点， 所以主控计数器中有 ２４０ 个计数点可以用
２．２ 信号调理设计 在本系统中， 由于模拟输入信号的电压范围 是 ０～１０Ｖ，所 以 此 次 设 计 使 用 ＬＭ３２４ 运 算 放 大 器 组 成 的 比 例 电 路 将 输 入 信 号 变换成 ０～２．５Ｖ 电压。然后输入模拟开关经过跟随器后， 再输入 Ａ／Ｄ 转换器。４ 路 数字信号使用一个 ５Ｖ 的稳压管， 将输入数字 信号中大于 ５Ｖ 的高电平 信 号 钳 制 在 ５Ｖ， 起 到 了 调 压 的 作 用 。 如果是低于 ５Ｖ， 那么电压将不改变。 ２．３ 输入通道设计 存储测试系统常常需要多通道同时采集。此次设计中根据 被 测 信 号 的 特 点 选 用 ＡＤＧ５０６ 模 拟 开 关 进 行 各 通 道 的 切 换 ， 该 模拟开关具有开关速度快、泄漏小等特点， 从而用最简单的硬件 电路完成多路信号的存储测试。 ２．４ 采集芯片选用： 此次设计采用 ＡＤ 公司的 ＡＤ７４９２ 采集芯片， ＡＤ７４９２ 为 １２ 位高速、低功耗、逐次逼近式 ＡＤ 转换器。它可在 ２．７Ｖ－ ５．２５Ｖ 的 供 电 电 压 下 工 作 ， 采 样 频 率 最 高 为 １．２５ＭＳＰＳ， 从 而 为 正 确 采 集 回 速 变 、缓 变 信 号 提 供 保 障 。 ２．５ 存储电路设计 此系统中， 我们共有 １ 路速变模拟信号， ８ 路缓变模拟信 号， ４ 路数字信号。首先， 对于单路速变信号而言， 其最低采样频 率为 ４０ｋＨｚ， 系统要求 的 最 低 记 录 时 间 为 ０．７５Ｓ 此 次 设 计 中 ， 用 了一个模拟开关和一个 ＡＤ７４９２ 循环进行数 据采集， 将 １ 路速 变信号和 ８ 路缓变信号交叉安排在 ＡＤＧ５０６ 上， 这样在每次速 变信号采集后， 紧接着采集 ８ 路缓变信号， 经过循环交叉采集 后， 便使得速变信号采样率是缓变信号采样率的 ８ 倍， 所以速变
基于USB2.0的多通道数据采集系统设计与实现
（ ｅｃ ｌ ｇ ｆ ｎ ｏｍａｉｎ Ｓ ｉ ｃ ｎ ｎ ｉ ｅ ｒ ｇ Ｙａ ｓ ａ ｉｅ ｓ ｙ Ｑｉ ｈ ａ ｇ ａ ６ ０ ４ Ｔｈ ｏｌ ｅｏ ｆ ｒ ｔ ｃｅ ｅａ ｄ Ｅ ｇｎ ｅｉ ， ｎ ｈ ｎ Ｕｎｖ ｒｉ ， ｎ ｕ ｎ ｄ ｏ ０ ６ ０ ） ｅ Ｉ ｏ ｎ ｎ ｔ
通过 已知信号对 整个 系统进行测试 ， 验证 了该 系统能完成多通道连续 采样的可行性和准确性 。 关键词 ：ＵＳ ２ Ｏ 数据采集 ｆＧ Ｉ Ｂ．； ＰＦ
中图分类号 ：ＴＰ １ ２６ 文献标识码 ：Ａ
Ｄｅ ｉ ｎ ａ ｍ ｐ ｅ ｅ ａ ｉｎ ｏ ｕ ｔ’ｈａ ｅ ａ ａ ｓｇ ｎｄ ｉ ｌｍ ｎｔ ｔｏ ｆｍ ｌｉｃ ｎｎ ｌｄ ｔ ａ ｑｕ ｓｔｏ ｙ ｔｍ ｓ ｄ ｏ Ｂ２ ０ ｃ ｉｉｉ ｎ ｓ ｓｅ ｂａ ｅ ｎ ＵＳ ．
Ａｂ ｔａ ｔ Ａｃｏ ｄｎ ｔ ｈ ｅ ｕｒｍｅ ｔ ｆ ｖｂ ａｉ ｉｎ ｌｄ ｔｃｉｎ， ｔｉ ｐ ｐ ｒ ｉｔｏ ｕ ｅ ａ ｓｒ ｃ ： ｃ ｒ ｉｇ Ｏ ｔ ｅ ｒｑ ｉｅ ｎ ｏ ｉｒｔｎ ｓｇ ａ ｅｅｔｏ ｇ ｈｓ ａ ｅ ｎ ｒｄ ｃ ｓ ｍｕｔ ｃ ａ ｎ ｌ ｄ ｔ ｌ－ｈ ｎ ｅ ａａ ｉ ａ ｑ ｉｉｏ ｙ ｔｍ ，ｗｈｃ ａ ｒ ｇ ａ ｃ ｕｓｔ ｎ ｓ ｓｅ ｉ ｉｈｈ ｓａｐｏ ｒ ｍｍａ ｌ ｉｎ ｌ ｍｐｉｉｒ ａ ａ ｌ ａ ｐｅｒ ｔ ｎ ａ ｐｅｔ ．Ｔｈｓｓ ｓｅ ｃ ｎ ｂｅｓｇ ａ ａ ｌ ｅ ，ｖ ｒ ｂｅｓ ｆ ｉ ｍ ｌ ａｅａ ｄ ｓ ｍ ｌ ｉ ｍｅ ｉ ｙ ｔｍ ａ ｓ ｐｅｓｇ ｌ ｎｄｆｅｅ ｔｃ ａ ｎ ｌ ｉ ｕｔｎ ｏ ｓｙａ ｄ ｔｅｈｇ ｅ ｔｓ ｐ ｅｒ ｔ ｆ ｎ ｈ ｎ ｅ ０ Ｌ Ｔｈ ｈ ｕ ｈｓｏ ｍ ａ ｌ ｉｎ ｉｆｒｎ ｈ ｎ ｅｓｓ ａ ｏ ｍ ｌ ｅ ｕ ｌ ｈ ｉｈ ｓ ａ ｌ ａｅｏ ｅｃ ａ ｎ ｌｓ４ ０ ａ ｎ ｍ ｏ ｉ ｅｔｏ ｇ ｔ ｆ ｔ ｅｓ ｆ ｒ ｒ ｇ ａ ，ｉｃｕ ｉ ｉｍｗａｅ ｒ ｅ ，ＤＬＬ，ａ ｐｉａｉｎ ｓ ｆ ａｅ ｒ ｅｂ ｉｆｙ ｅ ｐａｎ ｄ Ｔｈｓｐ ｐ ｒａｓ ｈ ｏ ｔ ｅｐ ｏ ｒ ｗａ ｍ ｎ ｌｄｎ ｆｒ ｒ ，ｄ ｖ ｒ ｇ ｉ ｐ ｌ ｔ ｔ ｒ ，ａ ｒｅｌ ｘ ｌｉｅ ． ｃ ｏ ｏ ｗ ｉ ａ ｌ ｅ ｏ ｄ ｅ ｌ ｎ ｌｚ ｓｔ ｅ ｃ ｎ ｒ ｌｔ ｅ ｓｑ ｅ ｃ ｅｗｅ ｎ ｔ ｅＵ Ｓ ． ｎ ｅｆｃ ｈ ｐ ＧＰ Ｆ ｎ ｎ ｌｇ ｔ ｉｉ ｌｃ ｎ ｅｔｒ ｅｐｙ ａ ａｙ ｅ ｈ ｏ ｔｏ ｉ ｅ ｕ ｎ ｅ ｂ ｔ ｅ ｈ Ｂ２ ０ ｉｔｒａ ｅｃ ｉ Ｉ ａ ｄ ａ ｏ Ｏ ｄｇｔ ｏ ｖ ｒｅ ｍ ａ ａ ＡＤ７ ９ ． Ｉ ｒ ｅ Ｏｖ ｌ ａｅｔｉ ｙ ｔｍ ｎ ｓ ｐｅｓｇ ａ ｅａ ｉｕ ｌ ｎ ｅ ｓ ｌ ，ｔｅｓ ｓｅ ｉ ｅ ｔｄｂ ｅａｒａ ｙ ８ ９ ｎｏ ｄ ｒｔ ａｉ ｔ ｈｓｓ ｓｅ ｃ ａ ｌ ｉｎ ｌｖ ｒｃｏ ｓｙａ ｄ ｆａ ｉ ｙ ｈ ｙ ｔｍ ｔｓｅ ｙ ｔ ｌｅ ｄ ｄ ａ ｍ ｂ ｓ ｈ
一、项目所需设备技术参数
一、项目所需设备技术参数
1、动态数据采集仪产品为本次采购的核心产品。
2、计算机类产品为列入《节能产品政府采购清单》中标注“★”的政府强制采购的节能产品，投标人所投产品应在国家有关部门公布的最新一期《节能产品政府采购清单》中（若政府采购活动开始后，尚未进入评审环节前，相关部门重新发布新一期《节能产品政府采购清单》的，可同时执行上期和最新一期节能清单），投标人应附所在页的复印件，及在有效期内的《国家节能产品认证证书》复印件。
清单可在中华人民共和国财政部网站（）、中国政府采购网（/）查阅,否则应当认定其投标无效。
DH5922N动态信号测试分析系统技术参数
DH5922N动态信号测试分析系统1、概述DH5922N为通用型动态信号测试分析系统，应用范围广，可完成应力应变、振动（加速度、速度、位移）、冲击、声学、温度（各种类型热电偶、铂电阻）、压力、流量、力、扭矩、电压、电流等各种物理量的测试和分析。
2、应用范围2.1 可完成全桥、半桥、1／4桥（120Ω三线制自补偿）状态的应力应变的测试和分析；2.2 配合桥式传感器，实现各种物理量的测试和分析；2.3 配合IEPE（ICP）压电式传感器，实现振动加速度、振动速度、振动位移（模拟二次积分可选）的测试和分析；2.4 配合压电式传感器，实现振动加速度、振动速度、振动位移（模拟二次积分可选）及压力、自由场的测试和分析；2.5 电压输入，与热电偶、电涡流传感器、磁电式速度传感器及各种变送器配合，对多种物理量进行测试和分析；2.6 各种热电阻（如铂电阻、铜电阻等）温度传感器和热电阻适调器配合，对温度进行测试和分析。
3、特点3.1 实现多通道并行同步高速长时间连续采样（多通道并行工作时，256kHz/通道）；3.2 高度集成：模块化设计的硬件，每个模块有16、32或64通道机箱形式；3.3 每台计算机可控制多通道以上同步并行采样，满足多通道、高精度、高速动态信号的测量需求；3.4 每通道独立电压放大器，24位A/D转换器，低通滤波器，抗混滤波器，消除通道间串扰影响，提高系统的抗干扰能力；3.5 准确的采样速率：先进的DDS数字频率合成技术产生高精度、高稳定度的采样脉冲，保证了多通道采样速率的同步性、准确性和稳定性；3.7 数字磁带机信号记录功能：实现长时间实时、无间断记录多通道信号；3.8 进口雷莫接插件：输入接插件采用了进口高性能雷莫头，大大提高了小信号输入的可靠性，操作也十分方便；3.9 信号适调器：配套各种可程控的信号适调器，通道自动识别，输入灵敏度实现归一化数据；3.10 转速/计数器通道：可接各种脉冲/频率输出型传感器或计数器，用于转速、脉冲计数或频率的测量；3.11 信号源输出通道：多通道输出互不相关，可输出多种信号，包括：正弦、正弦扫频、随机、伪随机、猝发随机、半正弦、方波、磁盘输出等，可与多种实验设备配合使用；3.12 运行于Win2000/XP/7/8操作系统，用户界面友好、操作简便灵活；3.13 计算机通过USB3.0接口与仪器通讯，对采集器进行参数设置（量程、传感器灵敏度、采样速率等）、清零、采样、停止等操作，并实时传送采样数据。
多通道采集器的设计
㊀２０２１年㊀第２期仪表技术与传感器Ｉｎｓｔｒｕｍｅｎｔ㊀Ｔｅｃｈｎｉｑｕｅ㊀ａｎｄ㊀Ｓｅｎｓｏｒ２０２１㊀Ｎｏ．２㊀基金项目：浙江省自然科学基金项目（ＬＹ１７Ｆ０１００１２）收稿日期：２０２０－０１－１７多通道采集器的设计范㊀威，楼喜中，邢国鹏，辛崇丰，全大英（中国计量大学信息工程学院，浙江省电磁波信息技术与计量检测重点实验室，浙江杭州３１００１８）㊀㊀摘要：为了满足声呐与语音信号处理中对多通道信号同步采集和采样率可变的应用需求，提出了一种基于高性能现场可编程逻辑门阵列（ＦＰＧＡ）的多通道采集器㊂该采集器使用ＦＰＧＡ作为控制器件进行模块化设计，采用２４颗高精度模数转换器（ＡＤＣ）ＡＤ７７６８，并结合上位机控制数据采集和数据处理，实现采样率可变的１９２通道并行数据采集功能㊂实验测试表明，该采集器同步性能优于２５ｎｓ，采样率可通过上位机配置切换，数据记录速率高达１９６ＭＢ／ｓ㊂关键词：多通道；同步采集；采样率；现场可编程逻辑门阵列；模数转换器；有效位数中图分类号：ＴＮ９８㊀㊀㊀文献标识码：Ａ㊀㊀㊀文章编号：１００２－１８４１（２０２１）０２－００４１－０６ＤｅｓｉｇｎｏｆＭｕｌｔｉ⁃ｃｈａｎｎｅｌＡｃｑｕｉｓｉｔｉｏｎＤｅｖｉｃｅＦＡＮＷｅｉ，ＬＯＵＸｉ⁃ｚｈｏｎｇ，ＸＩＮＧＧｕｏ⁃ｐｅｎｇ，ＸＩＮＣｈｏｎｇ⁃ｆｅｎｇ，ＱＵＡＮＤａ⁃ｙｉｎｇ（ＣｏｌｌｅｇｅｏｆＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，ＣｈｉｎａＪｉｌｉａｎｇＵｎｉｖｅｒｓｉｔｙ，ＫｅｙＬａｂｏｒａｔｏｒｙｏｆＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＷａｖｅＩｎｆｏｒｍａｔｉｏｎＴｅｃｈｎｏｌｏｇｙａｎｄＭｅｔｒｏｌｏｇｙｏｆＺｈｅｊｉａｎｇＰｒｏｖｉｎｃｅ，Ｈａｎｇｚｈｏｕ３１００１８，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｉｎｏｒｄｅｒｔｏｍｅｅｔｔｈｅｒｅｑｕｉｒｅｍｅｎｔｏｆｓｏｎａｒａｎｄｓｐｅｅｃｈｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇｆｏｒｍｕｌｔｉ⁃ｃｈａｎｎｅｌｓｉｇｎａｌｓｙｎｃｈｒｏｎｏｕｓａｃ⁃ｑｕｉｓｉｔｉｏｎａｎｄｖａｒｉａｂｌｅｓａｍｐｌｉｎｇｒａｔｅ，ａｍｕｌｔｉ⁃ｃｈａｎｎｅｌａｃｑｕｉｓｉｔｉｏｎｄｅｖｉｃｅｂａｓｅｄｏｎｈｉｇｈ⁃ｐｅｒｆｏｒｍａｎｃｅｆｉｅｌｄ⁃ｐｒｏｇｒａｍｍａｂｌｅｇａｔｅａｒｒａｙｗａｓｐｒｏｐｏｓｅｄ．Ｔｈｅａｃｑｕｉｓｉｔｉｏｎｄｅｖｉｃｅｗａｓｍｏｄｕｌａｒ⁃ｄｅｓｉｇｎｅｄ，ｕｓｉｎｇＦＰＧＡａｓｔｈｅｃｏｎｔｒｏｌｌｅｒ，ａｄｏｐｔｉｎｇ２４ｈｉｇｈｒｅｓｏｌｕｔｉｏｎａｎａｌｏｇ⁃ｔｏ⁃ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒｓＡＤ７７６８，ａｎｄｅｍｐｌｏｙｉｎｇａｈｏｓｔｃｏｍｐｕｔｅｒｔｏｃｏｎｔｒｏｌｄａｔａａｃｑｕｉｓｉｔｉｏｎａｎｄｄａｔａｐｒｏｃｅｓｓｉｎｇ，ｔｈｕｓｔｈｅｃａｐａｂｉｌｉｔｙｏｆ１９２－ｃｈａｎｎｅｌｐａｒａｌｌｅｌｄａｔａａｃｑｕｉｓｉｔｉｏｎｗｉｔｈａｖａｒｉａｂｌｅｓａｍｐｌｉｎｇｒａｔｅｗａｓａｃｈｉｅｖｅｄ．Ｅｘｐｅｒｉｍｅｎｔａｌｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅａｃｑｕｉｓｉｔｉｏｎｄｅｖｉｃｅ＇ｓｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｉｓｂｅｔｔｅｒｔｈａｎ２５ｎｓ，ｔｈｅｓａｍｐｌｉｎｇｒａｔｅｃａｎｂｅｃｏｎｆｉｇｕｒｅｄｏｒｓｗｉｔｃｈｅｄｂｙｔｈｅｈｏｓｔｃｏｍｐｕｔｅｒ，ａｎｄｔｈｅｄａｔａｒｅｃｏｒｄｉｎｇｒａｔｅｉｓｕｐｔｏ１９６ＭＢ／ｓ．Ｋｅｙｗｏｒｄｓ：ｍｕｌｔｉ⁃ｃｈａｎｎｅｌ；ｓｙｎｃｈｒｏｎｏｕｓａｃｑｕｉｓｉｔｉｏｎ；ｓａｍｐｌｉｎｇｒａｔｅ；ＦＰＧＡ；ａｎａｌｏｇ⁃ｔｏ⁃ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒ；ＥＮＯＢ０㊀引言在声呐和语音信号处理设备的科学实验㊁研发㊁生产和应用中，多通道采集器扮演着重要的角色，用于实验室和外场数据采集㊁设备中性能评估和设备检验检定等㊂根据声呐和语音信号处理的特点，采集器的采集通道数一般达到几十个甚至一百个以上，语音信号和声呐的频率范围在３Ｈｚ ９７ｋＨｚ之间㊂为了满足上述要求，文献［１］设计的搭载于自主无人航行器的多波束声呐接收系统，选用１６ｂｉｔ模数转换器ＡＤ７６５７，实现了最高采样率为２５０ＫＳＰＳ的１０８通道同步数据采集；文献［２］设计的多通道采集检测系统应用１６ｂｉｔＡＤＣ芯片ＡＤ７６０６，实现了在强噪声环境下采样率为１００ＫＳＰＳ的１２８通道并行实时数据采集功能㊂采集器除了通道数及采样率的要求外，还应考虑到采集器对于通道一致性㊁存储带宽和处理实时性的需求［３－５］㊂采集器的主控芯片可以在单片机㊁ＤＳＰ和ＦＰＧＡ芯片中选取㊂ＦＰＧＡ与单片机和ＤＳＰ对比，具有工作时钟频率高㊁高集成度㊁实时性强㊁丰富的内部逻辑资源且易于编程和研发周期短等很多优势［６－８］㊂采集器的采样精度和采样率取决于硬件设计所采用的ＡＤＣ芯片，在ＡＤＣ芯片选择的时候，需要在采样率㊁采样精度和复杂度之间折中㊂本系统采用高性能ＦＰＧＡ和高集成度的ＡＤＣ，设计通道数为１９２个㊁最高采样率为２５６ＫＳＰＳ㊁采样精度为２４ｂｉｔ的多通道信号采集器㊂该采集器能够同步采集声呐或语音信号，存储到存储板或者从主控板输出以完成进一步的分析和处理㊂１㊀总体设计多通道采集器的总体架构如图１所示㊂设备主要由采集板㊁存储板㊁主控板和标准６ＵＶＰＸ背板组成㊂将２个硬件上完全一致的９６通道采集板配置成主和㊀㊀㊀㊀㊀４２㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀图１㊀采集器系统总体架构从采集板组合的方式，实现最多１９２通道的信号采集㊂主从采集板间通过ＳＲＩＯ和控制线ＧＰＩＯ接口进行通信㊂存储板用于存储采集数据，采集板采集的数据通过ＰＣＩｅ高速接口传输到存储板㊂主控板实现音频信号采集和上位机功能㊂上位机控制音频信号采集和采样率变换，并完成设备管理和存储管理㊂２㊀硬件设计基于多通道采集器的总体架构，采用高性能ＦＰＧＡ和高精度ＡＤＣ器件并结合ＡＮＳＩ标准ＦＭＣ（ＦＰ⁃ＧＡｍｅｚｚａｎｉｎｅｃａｒｄ）载板与子卡互联结构，设计多通道采集器的硬件平台㊂２．１㊀硬件实现采集板设计为９６通道，系统采用主㊁从２块采集板实现１９２路同步采集㊂采集板采用标准６ＵＦＭＣ采集载板加双宽度ＦＭＣ子卡组合的模块化设计，以实现高集成度和模块通用化㊂６ＵＦＭＣ采集载板实现信号调理和模数转换等功能；ＦＭＣ子卡实现数字信号处理㊁数据传输和数据缓存等功能㊂采集载板根据功能划分为９６通道输入信号接口㊁信号调理单元㊁１２颗ＡＤＣ芯片㊁时钟单元和同步单元等㊂图２给出了采集载板的硬件原理框图㊂图２㊀采集载板硬件框图图３为采集载板硬件原型实物图㊂ＦＭＣ子卡根据功能划分为电源㊁时钟单元㊁Ｆｌａｓｈ模块和ＤＤＲ３数据存储单元等㊂ＦＭＣ子卡主控芯片选用Ｋｉｎｔｅｘ－７系列ＦＰＧＡＸＣ７Ｋ４１０Ｔ；ＤＤＲ３采用ＭＴ４１Ｊ５１２Ｍ８ＲＡ颗粒，总容量为２ＧＢ，最高存取速率图３㊀采集载板硬件原型实物支持１６００ＭＴ／ｓ，主要用于采集数据的高速缓存；Ｆｌａｓｈ模块采用ＮＯＲＦｌａｓｈ芯片ＭＴ２５ＱＬ２５６ＡＢＡ，用于固化和加载ＦＰＧＡ中ｂｉｔ镜像程序㊂图４为ＦＭＣ子卡硬件实现框图㊂图４㊀ＦＭＣ子卡硬件框图图５为ＦＭＣ子卡硬件原型实物图㊂图５㊀ＦＭＣ子卡原型实物２．２㊀信号调理电路设计信号调理电路包括直流隔离㊁单端转差分㊁衰减和ＡＤＣ接口匹配，用于系统的信号处理和阻抗变换等㊂信号调理电路框图如图６所示㊂图６㊀信号调理电路原理框图图６中，系统输入信号频率为３Ｈｚ ９７ｋＨｚ，需经㊀㊀㊀㊀㊀第２期范威等：多通道采集器的设计４３㊀㊀直流隔离以防止直流偏置在电路中的干扰㊂ＡＤＣ芯片输入信号要求是差分输入，需将单端信号进行差分处理㊂外部输入信号电压范围为０ ２０Ｖ，而ＡＤＣ芯片支持的单端输入信号电压范围为０ ５Ｖ，因此将单端信号进行４倍衰减，以满足ＡＤＣ芯片输入信号电压范围的需求㊂另外，需进行ＡＤＣ接口适配，以满足ＡＤＣ芯片输入高阻的要求㊂２．３㊀采样电路设计由于信号的带宽近１００ｋＨｚ，基于工程实现考虑选择２５６ｋＨｚ的最高采样率；综合考虑性能㊁集成度和成本，选用８通道ＡＤＣ芯片ＡＤ７７６８㊂ＡＤ７７６８的高集成度，降低了所需的ＰＣＢ布局面积㊂采集单板采用１２颗ＡＤＣ芯片实现９６通道采集㊂根据ＡＤＣ芯片每通道单端输入信号范围为０ ５Ｖ，将基准参考电压设定为５Ｖ㊂图７给出了ＡＤＣ芯片的详细电路设计㊂图７㊀ＡＤ７７６８配置电路设计２．４㊀时钟和同步电路设计同步采集要求各ＡＤＣ的时钟和同步信号完全同源，以实现多通道同步采集㊂２．４．１㊀时钟分配电路主采集板选择３２．７６８ＭＨｚ或２４．５７６ＭＨｚ的参考时钟，该时钟通过高性能超低抖动缓冲器ＬＭＫ００１０５后输出４路为主㊁从采集板提供时钟，主㊁从采集板再分别采用低抖动缓冲器ＣＤＣＬＶＣ１１１２输出１２路为所有ＡＤＣ芯片提供ＭＣＬＫ（主时钟）㊂同源时钟设计框图如图８所示㊂图８㊀时钟同源设计框图在图８中，ＬＭＫ００１０５芯片输出偏斜为６ｐｓ；时钟在ＰＣＢ等长布线设计中，误差不超过３００ｍｉｌ，约为５０ｐｓ的延迟误差；ＣＤＣＬＶＣ１１１２最大输出偏斜为５０ｐｓ㊂由此可知，时钟的总延迟误差约为１０６ｐｓ㊂２．４．２㊀同步信号分配电路主采集板中ＡＤＣ１产生同步信号ＳＹＮＣ＿ＯＵＴ，该同步信号通过ＣＤＣＬＶＣ１１０４输出２路为主㊁从采集板提供同步信号，主㊁从采集板再分别采用ＣＤＣＬＶＣ１１１２输出１２路为所有ＡＤＣ芯片提供同步信号㊂同步信号同源设计框图如图９所示㊂图９㊀同步信号同源设计框图在图９中，ＣＤＣＬＶＣ１１０４和ＣＤＣＬＶＣ１１１２输出的最大偏斜为５０ｐｓ；同步信号在ＰＣＢ等长布线设计中，误差小于６００ｍｉｌ，约为１００ｐｓ的延迟误差㊂在同步信号同源电路中，可计算得到同步信号的最大延迟误差约为２００ｐｓ㊂２．５㊀ＦＭＣ子卡设计ＦＭＣ子卡中ＦＰＧＡ的Ｉ／Ｏ引脚数为９００，其中可用的普通Ｉ／Ｏ引脚数约３５０，另有高速接口ＧＴｘ１６ｘ㊂而单个ＡＮＳＩ５７．１－２００８标准的ＨＰＣ（多管脚数）ＦＭＣ支持４对标准时钟管脚㊁８０对标准差分管脚或者１６０个单端管脚㊁２对高速时钟管脚以及２０对高速差分管脚㊂合理安排ＦＰＧＡ与ＦＭＣ接口的连线后，ＦＰＧＡ的引脚连线分配如图１０所示㊂ＦＭＣ标准将子卡ＦＰＧＡ与载板Ｉ／Ｏ口分离设计，简化了ＦＰＧＡ接口电路设计，更好地实现系统的通用性和灵活性，且该设计支持高速口ＰＣＩｅ和ＳＲＩＯ通信㊂３㊀软件设计采集器软件主要包括采集板间ＳＲＩＯ数据传输㊁㊀㊀㊀㊀㊀４４㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀图１０㊀ＦＭＣ与ＦＰＧＡ的连线设计ＤＤＲ３数据缓存和上位机软件㊂运行于采集板的软件设计为主从板兼容的形式，能够自动识别工作的模式，进而实现代码的可重用和可移植㊂设备工作时，通过ＶＰＸ背板连线的管脚信息判断是主９６通道还是从９６通道采集板，主采集板ＳＲＩＯ配置为接收数据模式，从采集板ＳＲＩＯ配置为发送数据模式㊂ＤＤＲ３高速缓存主从板采集数据，上位机通过ＰＣＩｅ接口控制数据采集和数据处理㊂３．１㊀采集数据传输机制采用的ＡＤＣ芯片ＡＤ７７６８支持八通道同步采集，采集数据的精度为２４ｂｉｔ，最高位为符号位㊂为了方便上位机处理数据，软件设计中对每个采样点通过符号位扩展的方式，将采样数据由原本的２４ｂｉｔ位宽扩展成３２ｂｉｔ，故一颗ＡＤＣ芯片在每个采样时刻输出８个３２ｂｉｔ数据㊂设计使用ＦＩＦＯ作为缓冲区缓存采集数据㊂如图１１所示，从采集板每颗ＡＤＣ芯片对应一个命名为ＦＩＦＯ０的缓冲区，每个缓冲区的读写数据的位宽为２５６ｂｉｔ㊂主采集板建立１２个命名为ＦＩＦＯ１的ＦＩＦＯ缓冲区对传输得到的从采集板采集数据进行缓存，主㊁从采集板之间通过ＳＲＩＯ接口完成ＦＩＦＯ０到ＦＩＦＯ１缓冲区数据传输㊂主㊁从采集板间数据传输设计如图１１所示㊂图１１㊀采集板间数据传输设计２块采集板ＦＰＧＡ之间通信采用５ＧｂｐｓＳＲＩＯ４ｘ进行通信㊂实测ＳＲＩＯ４ｘ接口的传输速率为１．２ＧＢ／ｓ，而从采集板的最大采集数据速率约为９６ＭＢ／ｓ㊂ＳＲＩＯ４ｘ接口传输速率超过从采集板数据采集速率，可以满足采集数据传输的需求㊂３．２㊀采集数据存储为了满足１９２通道同时工作的需求，软件中主采集板一共设计２４个命名为ＦＩＦＯ２的ＦＩＦＯ缓冲区缓存采集数据，通过软件配置使能需要使用的ＦＩＦＯ２㊂主从采集板一起工作时，从采集板的采集数据按照时序通过ＳＲＩＯ接口送到主采集板，主采集板将２块采集板的采集数据整理好并缓存在主采集板的ＤＤＲ３中，当ＤＤＲ３缓存的数据量大于等于１ＭＢ时，上位机开启ＰＣＩｅ的ＤＭＡ读数据通道，读取这１ＭＢ数据后关闭读数据通道，等待ＤＤＲ３缓存数据量再次达到１ＭＢ时重复以上步骤㊂同时上位机将数据连续存入存储板或作进一步处理㊂１９２通道采集数据存储设计如图１２所示㊂图１２㊀采集数据存储设计图１２中，当设备１９２通道全部开启时，系统最大的并行采集速率约为９２ＭＢ／ｓ，而ＤＤＲ３实际的读写速率为１０ＧＢ／ｓ㊂可知，实时采集数据速率远远小于ＤＤＲ３的读写速率，即ＤＤＲ３性能满足系统实时缓存采集数据的要求㊂采用的高性能ＦＰＧＡ芯片ＸＣ７Ｋ４１０Ｔ支持Ｇｅｎ２ＰＣＩｅ４ｘ接口，ＰＣＩｅ４ｘ接口传输速率为２ＧＢ／ｓ，故采用ＰＣＩｅ４ｘ接口传输满足系统最大的并行采集数据速率要求㊂ＰＣＩｅ接口通信有２种模式：采集板与上位机之间数据批量传输采用ＰＣＩｅ的ＤＭＡ通信模式；而对于上位机与采集板之间控制信号的接收和下发，采用ＰＣＩｅ的读写寄存器通信模式㊂４㊀实验信号源为采集板提供输入信号，上位机通过ＰＣＩｅ控制系统采样率并控制处理采集数据，采集板采集的数据通过ＰＣＩｅ保存到存储板，ＵＳＢ从主控板中导出采集数据，在调试ＰＣ利用ＭＡＴＬＡＢ分析采集器的性能㊂用于采集器性能测试的实验系统如图１３所示㊂㊀㊀㊀㊀㊀第２期范威等：多通道采集器的设计４５㊀㊀图１３㊀采集器性能测试实验系统４．１㊀采集功能验证４．１．１㊀采集板数据采集功能测试按图１３搭建实验系统，配置采集器正常采集数据，通过ＦＰＧＡ调试实时采集数据㊂采用Ｖｉｖａｄｏ２０１７．４ＩＬＡ抓取２块采集板ＡＤＣ数据采集时序，其中ｍａｓｔｅｒ＿ｆｌａｇ为１是主９６通道采集板，ｍａｓｔｅｒ＿ｆｌａｇ为０是从９６通道采集板㊂２块采集板的数据采集时序如图１４所示㊂图１４㊀采集板数据采集时序从图１４可以看出主从采集板能够正常采集数据㊂进一步通过比较主从采集板间硬件连接的同步信号，可以发现两板实现了同步采集㊂４．１．２㊀上位机采集测试启动设备，打开如图１５所示的上位机软件㊂图１５中，实测数据记录速率为１９６ＭＢ／ｓ，与１９２通道数据最大并行采集速率一致㊂系统选取了ＡＤＣ的４种抽取工作模式，再结合ＦＰＧＡ控制ＡＤＣ所处的ＰＩＮ模式并选择ＡＤＣ芯片的ＭＣＬＫ频率，能够实现采样率在图１５㊀系统上位机采集测试界面２５６㊁１９２㊁１２８㊁９６㊁６４㊁４８㊁３２㊁２４ＫＳＰＳ之间的任意改变㊂４．２㊀采集精度测试信号源ＳＭＡ１００Ｂ提供输入信号１ｋＨｚ正弦波，任意选择ＡＤＣ芯片ＡＤ７７６８的一个通道，在采样率为２５６ＫＳＰＳ下采集数据，导出数据后得到如图１６所示的信号频谱㊂（ａ）没有加滤波器的频谱（ｂ）加滤波器的频谱图１６㊀ＡＤ７７６８采集获得的频谱图１６中，有效位数（ＥＮＯＢ）和信纳比（ＳＩＮＡＤ，单位ｄＢｃ）的关系由ＥＮＯＢ＝（ＳＩＮＡＤ－１．７６３）／６．０２（ｂｉｔｓ）得到㊂图１６（ａ）为没有加滤波器采集结果，图１６（ｂ）为加滤波器后的结果，所加的滤波器为８阶低通滤波器，其截止频率为８ｋＨｚ㊂由图１６（ａ）和图１６（ｂ）的测试结果对比可知信号源的二次谐波（２ｋＨｚ）性能差，导致ＳＦＤＲ（无杂散动态范围）指标整体偏低㊂ＡＤ７７６８在快速工作模式时，最高采样率为２５６ＫＳＰＳ㊂表１列出了ＡＤ７７６８数据手册针对输入信号１ｋＨｚ正弦波主要的动态性能参数：信噪比（ＳＮＲ）㊁ＳＩＮＡＤ㊁ＳＦＤＲ和总谐波失真（ＴＨＤ）㊂表１㊀ＡＤ７７６８数据手册给定的动态参数采样率／ＫＳＰＳ输入信号／ｋＨｚＳＮＲ／ｄＢＦＳＳＩＮＡＤ／ｄＢｃＳＦＤＲ／ｄＢｃＴＨＤ／ｄＢｃ２５６１ȡ１０６．２ȡ１０９ȡ１０６ɤ－１１３㊀㊀㊀㊀㊀４６㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀图１６（ｂ）显示的结果与表１对比，虽然在实验中采用了最大截止频率为８ｋＨｚ的滤波器，但是由于信号源输出的二次谐波性能差，所以导致ＡＤ７７６８中ＳＦＤＲ和ＴＨＤ的测试结果与器件手册给出的参数相比稍差，而其他动态性能指标与手册中给出的参数相当㊂４．３㊀同步性能测试信号源输出１ｋＨｚ正弦波信号，在功分后输入ＡＤＣ完成采样率为２５６ＫＳＰＳ的同步采样㊂同步采集得到的信号波形如图１７所示㊂㊀（ａ）３２通道同步测试波形（ｂ）放大后３２通道同步测试波形图１７㊀采集数据同步波形因测试条件限制，测试１９２通道同步时需切换６次完成所有通道间的同步性能测试㊂以通道１㊁３３㊁６５㊁９７㊁１２９㊁１６１为参考基准，每次进行ＦＦＴ分析，并计算正弦波的相位，可以得到其他３１个通道与参考基准间的通道延迟和角度偏差㊂测试通道间同步性能结果如表２所示㊂表２㊀通道间同步测试结果测试通道通道间最大延迟／ｎｓ通道间最大角度偏差／（ʎ）ｃｈ１－３２１４．１１４１．３０１ｃｈ３３－６４１６．６１５１．５３１ｃｈ６５－９６２２．９４４２．１１５ｃｈ９７－１２８１２．８７２１．１８６ｃｈ１２９－１６０１５．７５４１．４５２ｃｈ１６１－１９２１７．３１１１．５９５㊀㊀表２的实测结果表明，系统通道间同步性能小于２５ｎｓ，满足大部分声呐及语音信号处理要求㊂４．４㊀性能分析表３列出了近年来多通道采集器所采用的主控芯片㊁采集通道数㊁最高采样率和采样精度㊂本文所设计的采集器的采集通道数为１９２个㊁最高采样率为２５６ＫＳＰＳ且采样精度为２４ｂｉｔ，与表３列出的设备比较，该采集器在采集通道数和采样精度上表３㊀已有多通道采集器性能对比表文献主控芯片采集通道数最高采样率／ＫＳＰＳ采样精度／ｂｉｔ［１］ＦＰＧＡ１０８２５０１６［２］ＦＰＧＡ１２８２００１６［３］ＦＰＧＡ１２８２０００１６［４］ＦＰＧＡ１８０６５０００１２［６］ＦＰＧＡ９６１４４２４［７］ＦＰＧＡ６０４００１８有一定的优势，但在采样率方面作了折中处理㊂这是由声呐与语音信号的特点决定的，在大部分场合语音信号对采样率的要求并不高，本文所设计的采集器在通道数㊁采样精度和采样率等方面可以满足声呐与语音信号应用的需求㊂５㊀结束语采用双宽度ＦＭＣ结构，选用高性能ＦＰＧＡ和高精度ＡＤＣ并结合上位机软件控制，设计了一种通用性强的高精度多通道采集器系统㊂测试结果表明，该采集器支持１９２通道并行数据同步采集，通道延迟误差小㊁采样率可配置切换㊁数据吞吐速率和实时性高㊂满足在声呐与语音信号处理中的应用需求㊂对多通道采集器的研究设计与工程实现，具有一定的参考价值和借鉴意义㊂参考文献：［１］㊀阚成良．ＡＵＶ载多波束声呐接收系统硬件平台设计与实现［Ｄ］．哈尔滨：哈尔滨工程大学，２０１９．［２］㊀易志强，韩宾，鲜龙，等．旋转环境下基于ＦＰＧＡ的多通道数据采集系统设计［Ｊ］．电子技术应用，２０１９，４５（９）：６０－６４．［３］㊀唐亮，刘晓东，刘治宇．一种通用多通道高频相控发射和采集系统［Ｊ］．声学技术，２０１６，３５（２）：１７４－１７９．［４］㊀杨成，夏伟杰，杨康，等．多波束成像声呐调理采集电路的设计［Ｊ］．电子测量技术，２０１３，３６（１２）：１０８－１１７．［５］㊀杨博，张加宏，李敏，等．基于ＡＲＭ的多通道数据采集系统［Ｊ］．仪表技术与传感器，２０１５（２）：１０４－１０７．［６］㊀张理京．基于９６通道同步数据采集系统的软硬件设计与实现［Ｄ］．西安：西安电子科技大学，２０１４．［７］㊀董卫珍，衡总，张磊磊．基于ＦＰＧＡ的多通道采集传输模块的设计［Ｊ］．电子技术与软件工程，２０１７（１７）：１１７－１１８．［８］㊀韩宾，易志强，江虹，等．一种高精度多通道实时数据采集系统设计［Ｊ］．仪表技术与传感器，２０１９（９）：４２－４５．作者简介：范威（１９９２ ），硕士研究生，主要研究领域为数字信号处理实现㊂Ｅ⁃ｍａｉｌ：ｓ１７０３０８１００１＠ｃｊｌｕ．ｅｄｕ．ｃｎ通信作者：楼喜中（１９７６ ），副教授，博士，主要研究领域为无线定位㊁ＭＥＭＳ传感器导航定位㊁多天线技术㊁信道编码㊂Ｅ⁃ｍａｉｌ：ｌｏｕ９９９＠ｃｊｌｕ．ｅｄｕ．ｃｎ（上接第３５页）［１０］㊀ＺＨＡＯＣ，ＷＯＯＤＧＳ，ＸＩＥＪ，ｅｔａｌ．Ａｆｏｒｃｅｓｅｎｓｏｒｂａｓｅｄｏｎｔｈｒｅｅｗｅａｋｌｙｃｏｕｐｌｅｄｒｅｓｏｎａｔｏｒｓｗｉｔｈｕｌｔｒａｈｉｇｈｓｅｎｓｉｔｉｖｉｔｙ［Ｊ］．Ｓｅｎｓｏｒｓ＆ＡｃｔｕａｔｏｒｓＡＰｈｙｓｉｃａｌ，２０１５，２３２：１５１－１６２．作者简介：修日（１９９４ ），硕士研究生，主要研究方向是基于模态局域化的微型电场传感器㊂Ｅ⁃ｍａｉｌ：ｘｉｕｒｉ＠ｍａｉｌ．ｕｓｔｃ．ｅｄｕ．ｃｎ杨鹏飞（１９８６ ），讲师，博士，主要研究方向是微传感器与微系统㊁新型电学量传感器㊁低频电场探测㊂Ｅ⁃ｍａｉｌ：ｙａｎｇ３３０６５０５９１＠１２６．ｃｏｍ。
ADS1262多通道数据采集系统设计
ADS1262多通道数据采集系统设计徐聪辉; 李彩; 张振昭【期刊名称】《《中国测试》》【年(卷),期】2019(045)009【总页数】6页(P112-117)【关键词】数据采集系统; 体散射函数; ADS1262; STM32; 多通道【作者】徐聪辉; 李彩; 张振昭【作者单位】中国科学院南海海洋研究所热带海洋环境国家重点实验室广东广州510301; 中国科学院大学北京100049【正文语种】中文【中图分类】TN9110 引言海洋光学中，体散射函数是描述光在水体中某一散射体上散射光角度分布的一个重要的固有光学特性参数。
利用体散射函数及吸收/衰减系数可以推算得到水体及其组分的所有特征性固有光学特性参数及遥感反射率。
其在水色遥感[1]、水下军事目标跟踪[2]、生态系统建模及近海灾害的预警预告[3]等领域中有着重要的研究意义，体散射函数，尤其是覆盖0°～180°范围的广角水体体散射函数测量是水体光学特性研究中一个十分棘手的国际难题，这主要归因于散射光信号强的方向性[4]，能量主要集中在前向小角度，后向能量极其微弱，前后向不同角度甚至不同海区同一角度散射能量相差可达5个量级，其中90°～120°散射光能量最微弱，要求探测系统必须具备纳瓦级微弱光信号探测能力。
目前对水体体散射函数的测量主要基于单一探测器机械转动式和多探测器同步阵列式两种测量方式[5]，转动式测量技术基于单一光源、单一探测器，通过旋转光源或探测器实现0°～180°范围不同角度散射通量及体散射函数的测量，该测量方式虽具有较高的角度分辨率，但测量仪的重复性较差，测量频率低，功耗较高，不适用于水下原位测量，阵列式探测技术基于在不同方向固定安装探头来实现不同角度光通量同步采集（即多通道测量），具有速度快、重复性和可靠性高等优势[2, 6]。
本文在采用硅光电倍增管解决宽动态范围微弱光高灵敏度探测的基础上，设计了一款基于ADS1262和STM32单片机的多通道高精度数据采集系统，该系统可实现20通道模拟信号的高精度量化及实时存储，数据可根据需要实时或后下载至上位机进行分析处理。