6.1输入输出缓冲器
合集下载
6.1基本运算电路
1
t
(U
0.1m s
I
)dt
uO
(0.1ms)
5
(
t
0.1ms)
5
uo
(0.3
ms)
[
5 0.1ms
(0.3ms
0.1ms)ຫໍສະໝຸດ 5]V5V
正峰值未达运放的正饱和电压10V，所以仍正常线性积分．
例6.1.3 积分电路及输入波形如下，运放最大输出电压为10V， t =0 时电容电压为零，试画出输出电压波形。
二、变跨导模拟乘法器的基本工作原理
用压控电流源代 替了差分放大电 路中的恒流源。
二、变跨导模拟乘法器的基本工作原理
当 uY >> uBE3 时，iC3≈uY/RE
V1、V2管的跨导
gm
I E1 UT
iC3 2U T
uY
2REU T
uO
β
RC rbe
uX
gm RCuX
KuX uY
K RC
当rbIeC1、rbI'uCe Y2较有小限/时制g，m：必须为正且应较2R大EU。T
6.1.2 加减运算电路
一、求和运算电路
1. 反相求和运算电路
平衡电阻
R3 =R1 // R2 // RF
电路特点： 输入信号均加至运放反相端
分析：
根据“虚短”“虚断”，可得
un up 0
if i1 + i2
故得
uo ui1 ui2 RF R1 R2
uo
RF
(
ui1 R1
ui2 R2
)
优点：调节方便。
特点：1. 信号加至反相端，反相放大或缩小电压信号。
2. un up 0，运放输入端虚地。 uic 0 ，故对 KCMR 的要求低。这两点也是所有反相运算电路的特点。
微机第6章并行通信和串行通信
(2)同步传送：5~8位/字符，内部或外部同步可 自动插人同步字符
(3)异步传送：5~8位/字符，时钟速率为通信波 特率的1、16或64倍
(4)可自动产生、检测和处理终止字符， 可产生1、1.5或2位的停止位
(5)波特率在同步方式时为0～64Kbps， 异步方式时为0～19.2Kbps
(6)全双工、双缓冲器发送器和接收器
3. 信号传输方式（续）
常用的调制方式有三种： 调幅、调频和调相，分别如下图所示。
4. 调制解调器
• 调制（Modulating）
– 把数字信号转换为电话线路传送的模拟信号
• 解调（Demodulating）
– 将电话线路的模拟信号转换为数字信号
• 调制解调器MODEM
– 具有调制和解调功能的器件合制在一个装置
与并行相比串行通信的特点
将数据分解成二进制位用一条信号线， 既传送数据信息，又传送控制信息
要求数据格式固定，分为异步和同步数 据格式
串行通信中对信号的逻辑定义与TTL不 兼容，需进行逻辑关系和逻辑电平转换
串行传送信息的速率需要控制，要求双 方约定通信传输的波特率
6.4 可编程并行通信接口芯片8255A
3．端口C的使用较特殊，除工作在方式0作为数据端 口之外，当工作在方式1和方式2时，它的大部分 引脚被用作联络信号，端口C还可以进行按位置位 /复位操作
二．8255A的编程结构
8255A由以下几部分组成：见图 1．三个数据端口A，B，C 这三个端口均可看作是I/O 口，但它们的结构和功能也 稍有不同。 A口：是一个独立的8位I/O 口，它的内部有对数据
字符速率与波特率两者关系
字符速率：每秒钟传输的字符数。 波特率：指单位时间内传送二进制数据的 位数。单位为：b/s
(3)异步传送：5~8位/字符，时钟速率为通信波 特率的1、16或64倍
(4)可自动产生、检测和处理终止字符， 可产生1、1.5或2位的停止位
(5)波特率在同步方式时为0～64Kbps， 异步方式时为0～19.2Kbps
(6)全双工、双缓冲器发送器和接收器
3. 信号传输方式（续）
常用的调制方式有三种： 调幅、调频和调相，分别如下图所示。
4. 调制解调器
• 调制（Modulating）
– 把数字信号转换为电话线路传送的模拟信号
• 解调（Demodulating）
– 将电话线路的模拟信号转换为数字信号
• 调制解调器MODEM
– 具有调制和解调功能的器件合制在一个装置
与并行相比串行通信的特点
将数据分解成二进制位用一条信号线， 既传送数据信息，又传送控制信息
要求数据格式固定，分为异步和同步数 据格式
串行通信中对信号的逻辑定义与TTL不 兼容，需进行逻辑关系和逻辑电平转换
串行传送信息的速率需要控制，要求双 方约定通信传输的波特率
6.4 可编程并行通信接口芯片8255A
3．端口C的使用较特殊，除工作在方式0作为数据端 口之外，当工作在方式1和方式2时，它的大部分 引脚被用作联络信号，端口C还可以进行按位置位 /复位操作
二．8255A的编程结构
8255A由以下几部分组成：见图 1．三个数据端口A，B，C 这三个端口均可看作是I/O 口，但它们的结构和功能也 稍有不同。 A口：是一个独立的8位I/O 口，它的内部有对数据
字符速率与波特率两者关系
字符速率：每秒钟传输的字符数。 波特率：指单位时间内传送二进制数据的 位数。单位为：b/s
IO接口与总线
? 不同的寄存器有不同的端口地址，即用地址访问 ? 端口由一个或多个寄存器组成 ? 接口由若干个端口加上相应的控制逻辑组成
2 I/O端口的寻址方式
? CPU 对外设访问实质上是对 IO 接口中的 端口进行 访问。为了区分接口电路的各个端口，系统为它们 各自分配了一个地址，称为 I/O 端口地址 ，通过译 码电路访问。
接口电路的结构
实现对CPU 数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB
地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU 一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
Байду номын сангаас
寻址操作
读/写操作和时序控制
I/O端口
? 传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
? 接口特点
? CPU的DB→I/O 接口(输出锁存器)→外设（CPU驱动LED） ? CPU的DB←I/O 接口(输入缓冲器)←外设（CPU读按键信
息）
无条件程序控制方式（二）
DB
AB M/IO RD WR
端口 译码
器
数据输入
缓冲器端
/G
口
数据输出
锁存器端
G
口
输入数据 输出数据
无条件程序控制方式（三）
………….. 处理K1 的程序
JMP
EXIT
………………….
程序查询输入方式 ( 条件传送方式 )
? 三种数据传送方式： ? 程序控制方式：无条件程序控制和程序查询 ? 中断控制方式 ? 直接存储器存取方式，DMA 方式
2 I/O端口的寻址方式
? CPU 对外设访问实质上是对 IO 接口中的 端口进行 访问。为了区分接口电路的各个端口，系统为它们 各自分配了一个地址，称为 I/O 端口地址 ，通过译 码电路访问。
接口电路的结构
实现对CPU 数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB
地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU 一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
Байду номын сангаас
寻址操作
读/写操作和时序控制
I/O端口
? 传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
? 接口特点
? CPU的DB→I/O 接口(输出锁存器)→外设（CPU驱动LED） ? CPU的DB←I/O 接口(输入缓冲器)←外设（CPU读按键信
息）
无条件程序控制方式（二）
DB
AB M/IO RD WR
端口 译码
器
数据输入
缓冲器端
/G
口
数据输出
锁存器端
G
口
输入数据 输出数据
无条件程序控制方式（三）
………….. 处理K1 的程序
JMP
EXIT
………………….
程序查询输入方式 ( 条件传送方式 )
? 三种数据传送方式： ? 程序控制方式：无条件程序控制和程序查询 ? 中断控制方式 ? 直接存储器存取方式，DMA 方式
可编程ASIC IO单元 互连 设计软件
图6.8 电源眺变。(a)下拉器件 M1切换时 使得 GND 网 (Vss 值)有跳变;
12
Company Logo
6.2
AC输出
t
图6.8 (b)电源跳变取 决于输出压摆率;
当M1吸入电流而将OUT1拉低[见图6.8(b)中的VO1]时，相当大的 电流 IOL可能流过电阻Rs和电感Ls。它们是在芯片上的GND网和芯 片外的地连接之间。 改变Vss值，Rs和Ls上的压降在GND网上产生一个尖峰(或瞬变) ，而导致所谓的电源跳变问题。图中Vss跳变的最大值是VOLP 。
27
Company Logo
6.4
由实验发现颠倒概率p为:
AC输入
(一秒钟内的每个数据事件和每个时钟沿，其单位用Hz-1 • Hz-1•S-1表示)其中tr是采样器(触发器或锁存器)分辨采样器 的输出所需的时间;T0和τc是采样器电路设计的常数。让我 们看一看这个问题有多严重。如果tr= 5ns,τc=O.1ns,T0=0.1s ，则颠倒的概率为: 这个值非常小，但数据和时钟可能以几MHz运行，因此 致使采样器有许多颠倒的机会。
28
Company Logo
6.5
一、时钟输入
时钟输入和电源输入
当将时钟信号引人芯片时，我们需要调整逻辑电平(时 钟信号通常由高电流输出能力的TTL驱动器驱动)，然后在整 个芯片上分布所需要的时钟信号。FPGA一般提供专门的时钟 缓冲器和时钟网络。我们需将时钟延迟(或等待时间)减小到 最小，还需将时钟偏移减小到最小。 有些FPGA提供能用做电路部分的触发器或锁存器(带寄存 器的)。在这两种情况中，输入建立时间都是重要参数。与触 发器时钟信号有关的建立时间，或与时钟输入焊盘时钟信号 有关的建立时间是可以测量的，这两个参数之间的区别是时 钟延迟 。
第六章输入输出接口基础(CPU与外设之间的数据传输)
§6.1 接口的基本概念
3、什么是微机接口技术？
处理微机系统与外设间联系的技术 注意其软硬结合的特点 根据应用系统的需要，使用和构造相应的接 口电路，编制配套的接口程序，支持和连接 有关的设备
§6.1 接口的基本概念
4、接口的功能
⑴对I/O端口进行寻址，对送来的片选信号进行 识别；
(2)根据读/写信号决定当前进行的是输入操作还 是输出操作，对输入输出数据进行缓冲和锁存 输出接口有锁存环节；输入接口有缓冲环节 实际的电路常见： 输出锁存缓冲环节、输入锁存缓冲环节
对接口内部寄存器的寻址。
P279
§6.2 CPU与外设之间数据的传送方式
CPU与外设之间传输数据的控制方式通常有 三种： 程序方式:
• 无条件传送方式和有条件传送方式
中断方式 DMA方式
§6.2 CPU与外设之间数据的传送方式
一、程序方式 指用输入/输出指令，来控制信息传输
的方式，是一种软件控制方式，根据程序控 制的方法不同，又可以分为无条件传送方式 和条件传送方式。
输入数据寄存器：保存外设给CPU的数据 输出数据寄存器：保存CPU给外设的数据
⑵ 状态寄存器
保存外设或接口电路的状态
⑶ 控制寄存器
保存CPU给外设或接口电路的命令
§6.1 接口的基本概念
接口电路的外部特性 主要体现在引脚上，分成两侧信号 面向CPU一侧的信号：
用于与CPU连接 主要是数据、地址和控制信号
程序不易阅读（不易分 清访存和访问外设）
00000
I/O 部分
§6.1 接口的基本概念
独立编址方式
FFFFF
优点：
I/O端口的地址空间独立
内存 空间
控制和地址译码电路相对简单 FFFF I/O
微机原理与接口技术输入输出接口技术
Annual Work Summary Report
2021
2023
本章重点
O1
I/O接口的基本概念
O2
输入输出IN/OUT指令
O3
程序查询输入输出方式
O4
中断输入输出方式
O5
DMA输入输出方式
O6
I/O端口地址分配
6.1 接口技术基本概念
计算机系统的I/O接口
为什么输入输出设备不能像存储器一样直接连在总线上？
4
无条件方式 CPU认为外设的输入数据始终有效，随时可以输入；或外设的状态始终就绪，随时可以输出。
程序查询方式
CPU 和 I/O 串行工作
踏步等待
从I/O接口中读 一个字到CPU
从CPU向主存 写入一个字
CPU向I/O发 读指令
CPU读I/O状态
检查状态
Байду номын сангаас
完成否
未准备就绪
现行程序
问题的关键在于：输入时究竟什么时候输入设备数据成为就绪? 输出时什么时候输出设备的状态才成为就绪。很显然由于输入输出设备本身的速度差异很大，对于不同速度的外围设备，需要有不同的定时方式。
CPU与外围设备的定时有三种情况：
CPU和这类设备的数据交换不需要定时，CPU认为它们始终处于就绪状态，例如：机械开关，CPU认为输入设备的数据一定就绪，因为只要根据开关的闭/合就可以输入0/1信号；例如:显示二极管，CPU认为输出设备的状态一定就绪，因为只要CPU输出0/1信号，显示二级就可以灭/亮。
I/O接口的作用相当与一个转换器,它可以保证外围设备用计算机所要求的形式发送或接受信息。
I/O接口的功能
进行译码选址——在具有多台外设的系统中，外设接口必须能够进行地址译码，确定本设备是否被选中 转换信息格式——接口电路完成串／并转换、并／串转换 协调定时差异——为了缓解主机与外设之间的速度差异，对传输的数据或地址加以缓冲或锁存 提供联络信号——接口电路向主机提供外部设备“就绪”、“忙”，数据缓冲器“满”、“空”等状态信号 中断管理功能——接口电路有产生并管理中断请求和DMA请求的能力，以满足实时系统以及大批量数据传送的能力 可编程——对一些通用的接口电路，应该具有通过软件编程控制外设工作方式的能力 错误检测功能——对通信过程中的传输错误或者溢出错误能够进行实时检测
2021
2023
本章重点
O1
I/O接口的基本概念
O2
输入输出IN/OUT指令
O3
程序查询输入输出方式
O4
中断输入输出方式
O5
DMA输入输出方式
O6
I/O端口地址分配
6.1 接口技术基本概念
计算机系统的I/O接口
为什么输入输出设备不能像存储器一样直接连在总线上？
4
无条件方式 CPU认为外设的输入数据始终有效，随时可以输入；或外设的状态始终就绪，随时可以输出。
程序查询方式
CPU 和 I/O 串行工作
踏步等待
从I/O接口中读 一个字到CPU
从CPU向主存 写入一个字
CPU向I/O发 读指令
CPU读I/O状态
检查状态
Байду номын сангаас
完成否
未准备就绪
现行程序
问题的关键在于：输入时究竟什么时候输入设备数据成为就绪? 输出时什么时候输出设备的状态才成为就绪。很显然由于输入输出设备本身的速度差异很大，对于不同速度的外围设备，需要有不同的定时方式。
CPU与外围设备的定时有三种情况：
CPU和这类设备的数据交换不需要定时，CPU认为它们始终处于就绪状态，例如：机械开关，CPU认为输入设备的数据一定就绪，因为只要根据开关的闭/合就可以输入0/1信号；例如:显示二极管，CPU认为输出设备的状态一定就绪，因为只要CPU输出0/1信号，显示二级就可以灭/亮。
I/O接口的作用相当与一个转换器,它可以保证外围设备用计算机所要求的形式发送或接受信息。
I/O接口的功能
进行译码选址——在具有多台外设的系统中，外设接口必须能够进行地址译码，确定本设备是否被选中 转换信息格式——接口电路完成串／并转换、并／串转换 协调定时差异——为了缓解主机与外设之间的速度差异，对传输的数据或地址加以缓冲或锁存 提供联络信号——接口电路向主机提供外部设备“就绪”、“忙”，数据缓冲器“满”、“空”等状态信号 中断管理功能——接口电路有产生并管理中断请求和DMA请求的能力，以满足实时系统以及大批量数据传送的能力 可编程——对一些通用的接口电路，应该具有通过软件编程控制外设工作方式的能力 错误检测功能——对通信过程中的传输错误或者溢出错误能够进行实时检测
微型计算机原理与接口技术(何宏)章 (6)
第6章 输入/输出接口技术
2．端口编址方式 既然端口可被微处理器访问，如同存储单元，那么每个端口 也存在着编址的方式问题。在当今流行的各类微机中，对I/O接口 的端口编址有两种办法，即端口统一编址和端口独立编址。用 Motorola公司的微处理器，如6800、68000系列构成的微型机采用 前一种方法；而用Zilog和Intel 公司的微处理器，如Z-80、Z800、8086/8088、80286、80386、80486、Pentium等系列构成的 微型机都采用后一种方法。
期(WR为低电平时)呈现在数据总线上，这样短的时间用于向低速 外围设备传送是不可能的，因此，要在接口电路中设置数据锁存 器，将CPU输出的信息先放在锁存器中锁存，再由外设进行处理， 以解决双方的速度匹配问题。
第6章 输入/输出接口技术
2．缓冲隔离功能 CPU与外设的信息交换是通过CPU的数据总线完成的，系统不 允许外设长期占用数据总线，而仅允许被选中的设备在读周期(或 写周期)占用数据总线。通过接口电路，就可以实现外围设备信息 在CPU允许期内传递到CPU数据总线上，其他时间对CPU总线呈高阻 状态，这样，设备之间可互不干扰。一般在接口电路中设置输入 三态缓冲器满足上述要求。 3．转换功能 通过接口电路，可以实现模拟量与数字量之间的转换。若外 设电平幅度不符合CPU要求，则通过接口电路进行电平匹配，也可 以实现串行数据与并行数据的转换。
息、状态信息和控制信息3种类型。 1．数据信息 CPU和外围设备交换的基本信息就是数据，数据通常为8位或
16位。数据信息大致分为以下3种类型。 (1) 数字量。数字量是指由键盘、磁盘、扫描仪等输入设备
读入的信息，或者主机发送给打印机、磁盘、显示器、绘图仪等 输出设备的信息，它们是二进制形式的数据或是以ASCII码表示的 数据及字符，通常为8位。
IO接口
第六章
6.1 6.2 6.3 6.4
基本输入/输出接口
I/O接口的功能 I/O端口及其寻址方式 CPU与外设间的数据传送方式 简单的输入输出接口芯片
6.1 I/O接口的功能
计算机所处理的信息均要由输入设备提供，而 处理后的信息则要通过输出设备以各种形式提供给 用户。这些输入输出设备统称为计算机的外部设 备，或称为外设或I/O设备。 把计算机与外部设备间交换数据、状态和控制 命令的过程称为通信。 外部设备种类繁多，它们对其所传输的信息的 要求也各不相同，因此外设和计算机之间的信息交 换存在一些问题。
6.1 I/O接口的功能
2）接口的功能 接口电路的主要功能是解决CPU与外设之间的 不匹配，它在处理总线和外设之间一般具有以下基 本功能： （1）设置数据缓冲器以解决两者速度差异所带来 的不协调问题；
输入： 输入设备数据线 三态缓冲器 DB CPU
寻 址 等待数据输入 等待输入的数据 输入缓冲器 读入数据 输入缓冲器 DB CPU
例：设状态口的地址为PORT_SI,输入数据口的地址 为PORT_IN,传送数据的总字节数为COUNT_1,则查 询式输入数据的程序段为：
MOV BX，0 MOV CX，COUNT_1 RDS1：IN AL，PORT_SI TEST AL，01H ;检查数据是否准备好？ JZ RDS1 IN AL，PORT_IN ;准备好 MOV [BX]，AL INC BX LOOP RDS1
6.1 I/O接口的功能
（2）设置信号电平转换电路以解决两者之间信号 电平的不一致问题，例如：在串行通信中，常采用 MAX232等芯片实现电平转换。
（3）设置信息转换逻辑以满足对各自信号格式的 要求。 例如：A/D转换，D/A转换，串/并转换， 并/串转换等。
6.1 6.2 6.3 6.4
基本输入/输出接口
I/O接口的功能 I/O端口及其寻址方式 CPU与外设间的数据传送方式 简单的输入输出接口芯片
6.1 I/O接口的功能
计算机所处理的信息均要由输入设备提供，而 处理后的信息则要通过输出设备以各种形式提供给 用户。这些输入输出设备统称为计算机的外部设 备，或称为外设或I/O设备。 把计算机与外部设备间交换数据、状态和控制 命令的过程称为通信。 外部设备种类繁多，它们对其所传输的信息的 要求也各不相同，因此外设和计算机之间的信息交 换存在一些问题。
6.1 I/O接口的功能
2）接口的功能 接口电路的主要功能是解决CPU与外设之间的 不匹配，它在处理总线和外设之间一般具有以下基 本功能： （1）设置数据缓冲器以解决两者速度差异所带来 的不协调问题；
输入： 输入设备数据线 三态缓冲器 DB CPU
寻 址 等待数据输入 等待输入的数据 输入缓冲器 读入数据 输入缓冲器 DB CPU
例：设状态口的地址为PORT_SI,输入数据口的地址 为PORT_IN,传送数据的总字节数为COUNT_1,则查 询式输入数据的程序段为：
MOV BX，0 MOV CX，COUNT_1 RDS1：IN AL，PORT_SI TEST AL，01H ;检查数据是否准备好？ JZ RDS1 IN AL，PORT_IN ;准备好 MOV [BX]，AL INC BX LOOP RDS1
6.1 I/O接口的功能
（2）设置信号电平转换电路以解决两者之间信号 电平的不一致问题，例如：在串行通信中，常采用 MAX232等芯片实现电平转换。
（3）设置信息转换逻辑以满足对各自信号格式的 要求。 例如：A/D转换，D/A转换，串/并转换， 并/串转换等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
转换电平
V
VDD K r VTN 1 Kr K r VDD VTP 1 K r
V
V V V , V V 噪声容限 NHM DD NLM
回滞电压
VH V V , V VH 2
11
史密特触发器做输 入缓冲器
利用回滞电压特性抑制输入噪声干扰
无缓冲器 （单级反相 器驱动）
S (CL / Cin)1/N tp NStp0
N CL / Cin
有缓冲器 缓冲器级数
1/ N
tp0
tp / tp0
tp / tp0
10 100 1000 10000
10 100 1000 10000
6.3 12.5 18.8 25.0
2 5 7 9
22
输出缓冲器
不同结构输出级MOS管对电路速度的影响
23
本节总结
输入缓冲器：电平转换/抑制噪声 输出缓冲器 ：提高驱动能力
24
2
S CL / Cin
1/N
每级反相器的延迟时间 是：Stp 0
CL S N Cin .
tp NStp0 N CL / Cin
1/ N
tp0
17
输出缓冲器：反相器链
使tp最小的N与S的最优值
N ln(CL / Cin)
得到驱动大电容优化结果：根据CL和Cin，求出最 优反相器链级数N，每级尺寸增大S倍 一般情况下，每级尺寸增大2.72倍速度相对优化
一般用多级反相器构成的 反相器链做输出缓冲器
15
输出缓冲器
驱动不同负载电容时，输入/输出电压波形及 充放电电流
使反相器链逐级增大相同的比例 ，则每级反 相器有近似相同的延迟 ，有利于提高速度
16
输出缓冲器
t p 0为反相器驱动一个
相同反相器负载的 延迟时间
逐级增大S倍的反相器链
C1 SCin , C2 S Cin ,
2
CMOS集成电路的I/O设计
输入缓冲器 输出缓冲器 ESD保护电路 三态输出的双向I/O缓冲器
3
输入缓冲器
两方面作用 电平转换接口 过滤外部信号噪声
4
输入缓冲器:电平转换
将来自其它芯片的TTL电平，正确识别并输 入CMOS芯片 电平兼容 TTL电路逻辑摆幅小 VILmax 0.8V VIHmin =2.0V CMOS电路摆幅（VDD=5V）
19
输出缓冲器
负载10PF，最终输出级的上升、下降时间是1ns 的 驱动电路的三种设计方案
20
输出缓冲器
性能比较
实际缓冲器的设计应从速度、功耗和面积综合考虑
21
输出缓冲器
采用梳状(叉指状)结构的大宽长比MOS 管 相当于把
宽度很大的 MOS管变成 多个并联的 小管子 ，减 小了多晶硅 线的RC延迟
9
输入缓冲器
Vin>=Vtn，Mn1导通， Mn2截止；Vx为Mn3和Mn1 分压值；Vout输出高电平 Vin=Vtn+Vx=V+ 计算Vx：Mn1和Mn3都处于 饱和区，列出直流电流相等 公式，利用上式，求出V+
V
VDD K r VTN 1 Kr
10
史密特触发器：输入缓冲器
12
Noise Suppression using Schmitt Trigger
13
CMOS集成电路的I/O设计
6.3 ESD保护电路 6.4 三态输出的双向I/O缓冲器
14
输出缓冲器
在驱动很大的负载电容时，需要设计合理的输 出缓冲器 提供所驱动负载需要的电流 使缓冲器的总延迟时间最小
KN Kr 21.7 Kp
输入缓冲器：电平转换 1 1 K
Vin Vit =
r
VTN 1 K r VDD VTP
VTN 1 K r VDD VTP 1 1 Kr
K r VTN VDD VTP 1 Kr
改进电路
增加二极管，使 反相器上的有效电 源电压降低 PMOS加衬底偏 压，增大其阈值电 压的绝对值 增加反馈管MP2 ， 改善输出高电平
•
•
NMOS管占用大量芯片面积
输入为VIHmin时有静态功耗
7
输入缓冲器：抑制输入噪声
用CMOS史密特触发器做输入缓冲器
8
输入缓冲器
Vin=0，Mn1,Mn2截止， Mp1,Mp2导通；Vx为（Vdd-Vtn）； Vout输出高电平
当Vin>=Vtn，Mn1导通， Mn2截止；Vx为Mn3和Mn1 分压值；Vout输出高电平 Vin=Vtn+Vx=V+，Mn2才 导通，Vout下降；Mn3逐渐 截止 这样电路走完靠右的一条 VTC
第六章 CMOS I/O设计
输入缓冲器和输出缓冲器
1
输入输出缓冲器
联系芯片内部电路和封装管脚/PCB的功能电路 输入缓冲器：将来自PCB板的外部信号，通过 封装管脚---钝化层开孔（压焊点）/金属，缓 冲器，输入给芯片内部电路（反相器输入端） 输出缓冲器：将芯片内部的输出信号（反相器 的输出端），经过钝化层开孔/金属---封装管 脚，输出到PCB板上的其他电路 输入/输出缓冲器：二者功能的结合
5
1 1 Kr
输入缓冲器:电平转换
Vit =
VTN 1 K r VDD VTP 1 1 Kr
VDD
逻辑阈值设计
VIH min VIL max Vit 1.4V 2
V in V ou t
t
求算导电因子比例
VDD 5V,VTN VTP 0.8V
NMOS管占用大量芯片面积； V VILmax 0.8V IHmin =2.0V 输入为VIHmin时有静态功耗
S (CL / Cin)
1/N
e 2.72
如果满足速度要求，可以减少N，适当增大S，以减 少面积和功耗
如果对最终输出级的上升、下降时间有要求，根据 时间要求和负载大小，设计出最终输出级反相器的 18 尺寸，再设计前几级电路
N ln(CL / Cin)
输出缓冲器
CL / Cin